CN107396541A - 一种优化视频信号线阻抗匹配的方法 - Google Patents

一种优化视频信号线阻抗匹配的方法 Download PDF

Info

Publication number
CN107396541A
CN107396541A CN201710767041.7A CN201710767041A CN107396541A CN 107396541 A CN107396541 A CN 107396541A CN 201710767041 A CN201710767041 A CN 201710767041A CN 107396541 A CN107396541 A CN 107396541A
Authority
CN
China
Prior art keywords
video signal
signal cable
line
impedance
line width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710767041.7A
Other languages
English (en)
Other versions
CN107396541B (zh
Inventor
柯华英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhengzhou Yunhai Information Technology Co Ltd
Original Assignee
Zhengzhou Yunhai Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhengzhou Yunhai Information Technology Co Ltd filed Critical Zhengzhou Yunhai Information Technology Co Ltd
Priority to CN201710767041.7A priority Critical patent/CN107396541B/zh
Publication of CN107396541A publication Critical patent/CN107396541A/zh
Application granted granted Critical
Publication of CN107396541B publication Critical patent/CN107396541B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0002—Apparatus or processes for manufacturing printed circuits for manufacturing artworks for printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0005—Apparatus or processes for manufacturing printed circuits for designing circuits by computer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0776—Resistance and impedance
    • H05K2201/0784—Uniform resistance, i.e. equalizing the resistance of a number of conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供了一种优化视频信号线阻抗匹配的方法，它包括以下过程：读取印刷线路板的叠层信息，从中提取出与视频信号线线路有关的参数；选取布线层对应的阻抗模型，将与视频信号线线路有关的参数作为阻抗模型的输入，将线路阻抗目标值作为阻抗模型的输出目标值；获取视频信号线出引脚处有参考层位置时最接近线路阻抗目标值的线路阻抗值对应的视频信号线线宽，并在视频信号线出引脚处有参考层的位置按照此线宽进行布线；获取视频信号线出引脚处无参考层位置时最接近线路阻抗目标值的线路阻抗值对应的视频信号线线宽，并在视频信号线出引脚处无参考层的位置按照此线宽进行布线。本发明提高了视频信号线上信号的完整性与可靠性。

Description

一种优化视频信号线阻抗匹配的方法
技术领域
本发明涉及服务器主板研发设计领域，具体涉及一种优化视频信号线阻抗匹配的方法。
背景技术
随着经济社会的高速发展，我国即将迎来互联网+时代，互联网+时代的来临伴随着服务器产业的迅速崛起，高速零件的广泛运用，致使印刷电路板(PCB)的设计布局必须跟上时代的脚步与之相适应。
近些年来，随着集成电路集成度的不断提高与应用、高速元器件的广泛应用，印刷电路板上的信号传输频率越来越高，电路的工作速度越来越快，印刷电路板已不仅仅作为元器件的载体，印刷电路板上导线也必须成为一种高性能的信号传输线，保证输出端信号的完整性与线路的阻抗匹配，减少通信信号在传输过程中的反射损耗与受干扰现象，防止信号的失真或丧失，使高频信号得以顺利传播。
服务器中信号的完整性、可靠性是产品的重要技术指标，目前很多工程师在设计过程中只重视电路原理和产品功能的设计，在设计好PCB布局后，认为线路布线布通就可以了，而忽视了信号传输线(如视频信号线)在产品中的重要作用，在设计时只是将信号传输线进行简单连接，不注重阻抗匹配和最优化特性电阻的选择，导致服务器内信号传输的完整性、可靠性差，不能保证信号传输质量。
发明内容
为解决以上技术问题，本发明提供了一种优化视频信号线阻抗匹配的方法。
本发明解决其技术问题采取的技术方案是：
一种优化视频信号线阻抗匹配的方法，包括以下过程：：
读取印刷线路板的叠层信息，从中提取出与视频信号线线路有关的参数；
选取布线层对应的阻抗模型，将与视频信号线线路有关的参数作为阻抗模型的输入，将线路阻抗目标值作为阻抗模型的输出目标值；
获取视频信号线出引脚处有参考层位置时最接近线路阻抗目标值的线路阻抗值对应的视频信号线线宽，并在视频信号线出引脚处有参考层的位置按照此线宽进行布线；
获取视频信号线出引脚处无参考层位置时最接近线路阻抗目标值的线路阻抗值对应的视频信号线线宽，并在视频信号线出引脚处无参考层的位置按照此线宽进行布线。
进一步的，所述获取视频信号线出引脚处有参考层位置时最接近线路阻抗目标值的线路阻抗值对应的视频信号线线宽的过程具体为：
调整视频信号线的线宽使其线路阻抗值与线路阻抗目标值相差最小，并将此时的视频信号线的线宽作为常规线宽W，在视频信号线出引脚处有参考层的位置，按照此线宽W进行布线。
进一步的，所述获取视频信号线出引脚处无参考层位置时最接近线路阻抗目标值的线路阻抗值对应的视频信号线线宽的过程包括以下步骤：
设定若干线宽，可以包括：2W、3W、4W和5W；
利用仿真软件根据设定的线宽和印刷线路板的叠层信息计算设定的线宽对应的线路阻抗值；
选择线路阻抗值与线路阻抗目标值相差最小的视频信号线设定的线宽作为线宽W0，在视频信号线出引脚处无参考层的位置，按照此线宽W0进行布线。
进一步的，在印刷电路板的布局中，视频信号线出引脚处的连接器管脚占据内层电源层和接地层之间的空间，使内层电源层和接地层之间存在隔离焊盘，此时视频信号线出引脚处无GND参考层，即视频信号线出引脚处是在未增加PCB叠层的基础上进行布线的。
进一步的，所述与视频信号线线路有关的参数包括：介电常数ER1、视频信号线线路到参考层之间的介质层厚度H1和信号层铜厚T1。
进一步的，所述线路阻抗目标值为75欧姆，还可以对50欧姆或300欧姆视频信号线进行阻抗匹配。
进一步的，所述视频信号线采用同轴电缆，所述同轴电缆不可铰接，同轴电缆的各部分通过低损耗的连接器相连接。
本发明的有益效果是：
针对视频信号线出引脚处有参考层的位置，本发明通过在PCB布局设计中，改变视频信号线的线宽，实现了阻抗匹配，保证了信号完整性和可靠性，提高了信号传输质量，达到了特性电阻为75欧姆的最优化设计；
针对视频信号线出引脚处无参考层的位置，本发明使用仿真软件选择出最接近阻抗匹配目标值的线宽，用于布线，实现了阻抗匹配，保持了良好的阻抗连续性，保证了信号完整性和可靠性，提高了信号传输质量。
附图说明
图1是本发明的优化视频信号线阻抗匹配的方法流程图；
图2是利用本发明所述方法进行优化视频信号线阻抗匹配的流程图；
图3是HFSS仿真曲线图；
图4是优化后的视频布线图；
具体实施方式
以下结合附图详细说明本发明的具体实施方式，下文的公开提供了许多不同的实施例用来实现本发明的装置及方法，使本领域的技术人员更清楚地理解如何实现本发明。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。此外，本发明可以在不同例子中重复参考数字或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例或设置之间的关系。应当注意，在附图中所图示的部件不一定按比例绘制。本发明省略了对公知组件和处理技术及工艺的描述以避免不必要地限制本发明。应当理解，尽管本发明描述了其优选的具体实施方案，然而这些只是对实施方案的阐述，而不是限制本发明的范围。
在PCB布局设计中，一个好的PCB叠层结构是对大多数信号完整性和信号可靠性的最佳防范措施，然而PCB叠层结构中布线线路的设计也会对线路阻抗匹配和阻抗连续产生作用，继而对信号完整性与可靠性产生影响。
PCB叠层结构如果各层之间没有地平面或电源平面，就会导致交互电容增大，各信号层本身和各信号层之间会产生信号串扰。PCB叠层结构中电流围绕各电源层流动且与信号并行(如视频信号)，大量电流进入主电源层并通过地线层返回，形成电流的环流，PCB的EMC特性会因为环流的增大而恶化。此外，信号离控制层越远，由于信号传输线周围存在其他导体越多，阻抗控制的精度就越低。在一些实际的PCB设计项目，基于各种元器件大小、位置、安装的考虑，仅仅借助PCB叠层结构的设计容易失去对线路阻抗的控制。
印刷电路板上特性阻抗是布局设计的一个重要指标，特别是在高频电路的PCB设计中，必须考虑导线的特性阻抗和器件或信号所要求的特性阻抗是否一致，是否匹配。而影响PCB走线阻抗的主要因素之一就是导线的宽度。所以在PCB设计时对板上走线的阻抗进行控制，才能尽可能避免信号的反射以及其他电磁干扰和信号完整性问题，这种控制方法可以通过阻抗匹配来完成。
阻抗匹配是指在线路板中，若有信号传递时，信号在电源的发出端起，在能量的最小损失状况下，顺利传送到输出端，且输出端将信号完全吸收并且不做任何反射，而线路中的阻抗必须与输出端内部的阻抗相等。
如图1所示，本发明的一种优化视频信号线阻抗匹配的方法，可以包括以下过程：
读取印刷线路板的叠层信息，从中提取出与视频信号线线路有关的参数。
选取布线层对应的阻抗模型，将与视频信号线线路有关的参数作为阻抗模型的输入，将线路阻抗目标值作为阻抗模型的输出目标值。
获取视频信号线出引脚处有参考层位置时最接近线路阻抗目标值的线路阻抗值对应的视频信号线线宽，并在视频信号线出引脚处有参考层的位置按照此线宽进行布线；即：调整视频信号线的线宽使其线路阻抗值与线路阻抗目标值相差最小，并将此时的视频信号线的线宽作为常规线宽W，在视频信号线出引脚处有参考层的位置，按照此线宽W进行布线。
获取视频信号线出引脚处无参考层位置时最接近线路阻抗目标值的线路阻抗值对应的视频信号线线宽，并在视频信号线出引脚处无参考层的位置按照此线宽进行布线；该过程包括以下步骤：
设定若干线宽；
利用仿真软件根据设定的线宽和印刷线路板的叠层信息计算设定的线宽对应的线路阻抗值；
选择线路阻抗值与线路阻抗目标值相差最小的视频信号线设定的线宽作为线宽W0，在视频信号线出引脚处无参考层的位置，按照此线宽W0进行布线。
在本发明中，所述的视频信号线可选用同轴电缆，同轴电缆是局域网中最常见的传输介质之一，分为50欧姆基带电缆和75欧姆基带电缆，视频信号线选用的特性电阻为75欧姆，75欧姆的视频信号线具有物理学证明的最优化信号衰减特性。同轴电缆不可铰接，各部分是通过低损耗的连接器相连接的，同轴电缆连接器的管脚(即引脚)很大，在印刷电路板的布局设计中，内层电源层和地层的隔离焊盘比较大，造成该部分视频信号线走线无GND参考层，视频信号线的线路阻抗变大，信号的完整性及可靠性变差。
如图2至图4所示，利用本发明所述方法进行优化视频信号线阻抗匹配的具体过程如下：
根据PCB项目要求，完成相应的PCB叠层结构设计；
提取PCB叠层结构中的介电常数ER1、走线线路到参考层之间的介质层厚度H1、信号层铜厚T1等信息；
利用线路阻抗设计软件POLAR SI9000对视频信号线的75欧姆阻抗计算线宽为W1，并将该线宽作为常规线宽；
对于视频信号线连接器出引脚处的视频信号线，由于其正上方和正下方无对应的参考层，先设定几种不同的线宽值，如2W1、3W1、4W1、5W1。如图3所示，利用仿真软件HFSS，将叠层信息导入到该软件中，然后分别仿真出上述几种线宽对应的阻抗值，从中选取阻抗值最接近75欧姆所对应的线宽，将该线宽标记为W0；
进行布线设计，如图4所示，视频信号线出引脚的地方引出线宽为W0，至有参考层的地方改变走线宽度为W1，完成其余部分走线。
按照上述步骤，即完成了一种视频信号线阻抗匹配的优化设计。
此外，本发明的应用范围不局限于说明书中描述的特定实施例的工艺、机构、制造、物质组成、手段、方法及步骤。从本发明的公开内容，作为本领域的普通技术人员将容易地理解，对于目前已存在或者以后即将开发出的工艺、机构、制造、物质组成、手段、方法或步骤，其中它们执行与本发明描述的对应实施例大体相同的功能或者获得大体相同的结果，依照本发明可以对它们进行应用。因此，本发明所附权利要求旨在将这些工艺、机构、制造、物质组成、手段、方法或步骤包含在其保护范围内。

Claims (8)

1.一种优化视频信号线阻抗匹配的方法，其特征是，包括以下过程：
读取印刷线路板的叠层信息，从中提取出与视频信号线线路有关的参数；
选取布线层对应的阻抗模型，将与视频信号线线路有关的参数作为阻抗模型的输入，将线路阻抗目标值作为阻抗模型的输出目标值；
获取视频信号线出引脚处有参考层位置时最接近线路阻抗目标值的线路阻抗值对应的视频信号线线宽，并在视频信号线出引脚处有参考层的位置按照此线宽进行布线；
获取视频信号线出引脚处无参考层位置时最接近线路阻抗目标值的线路阻抗值对应的视频信号线线宽，并在视频信号线出引脚处无参考层的位置按照此线宽进行布线。
2.根据权利要求1所述的一种优化视频信号线阻抗匹配的方法，其特征是，所述获取视频信号线出引脚处有参考层位置时最接近线路阻抗目标值的线路阻抗值对应的视频信号线线宽的过程具体为：
调整视频信号线的线宽使其线路阻抗值与线路阻抗目标值相差最小，并将此时的视频信号线的线宽作为常规线宽W，在视频信号线出引脚处有参考层的位置，按照此线宽W进行布线。
3.根据权利要求2所述的一种优化视频信号线阻抗匹配的方法，其特征是，所述获取视频信号线出引脚处无参考层位置时最接近线路阻抗目标值的线路阻抗值对应的视频信号线线宽的过程包括以下步骤：
设定若干线宽；
利用仿真软件根据设定的线宽和印刷线路板的叠层信息计算设定的线宽对应的线路阻抗值；
选择线路阻抗值与线路阻抗目标值相差最小的视频信号线设定的线宽作为线宽W0，在视频信号线出引脚处无参考层的位置，按照此线宽W0进行布线。
4.根据权利要求3所述的一种优化视频信号线阻抗匹配的方法，其特征是，所述设定的若干线宽包括：2W、3W、4W和5W。
5.根据权利要求3所述的一种优化视频信号线阻抗匹配的方法，其特征是，在印刷电路板的布局中，视频信号线的连接器管脚占据内层电源层和接地层之间的空间，使内层电源层和接地层之间存在隔离焊盘，此时视频信号线出引脚处无GND参考层，即视频信号线出引脚处是在未增加PCB叠层的基础上进行布线的。
6.根据权利要求1至5任意一项所述的一种优化视频信号线阻抗匹配的方法，其特征是，所述与视频信号线线路有关的参数包括：介电常数ER1、视频信号线线路到参考层之间的介质层厚度H1和信号层铜厚T1。
7.根据权利要求1至5任意一项所述的一种优化视频信号线阻抗匹配的方法，其特征是，所述线路阻抗目标值为75欧姆。
8.根据权利要求1至5任意一项所述的一种优化视频信号线阻抗匹配的方法，其特征是，所述视频信号线采用同轴电缆，所述同轴电缆不可铰接，同轴电缆的各部分通过低损耗的连接器相连接。
CN201710767041.7A 2017-08-30 2017-08-30 一种优化视频信号线阻抗匹配的方法 Active CN107396541B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710767041.7A CN107396541B (zh) 2017-08-30 2017-08-30 一种优化视频信号线阻抗匹配的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710767041.7A CN107396541B (zh) 2017-08-30 2017-08-30 一种优化视频信号线阻抗匹配的方法

Publications (2)

Publication Number Publication Date
CN107396541A true CN107396541A (zh) 2017-11-24
CN107396541B CN107396541B (zh) 2019-05-10

Family

ID=60348354

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710767041.7A Active CN107396541B (zh) 2017-08-30 2017-08-30 一种优化视频信号线阻抗匹配的方法

Country Status (1)

Country Link
CN (1) CN107396541B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110361599A (zh) * 2019-06-26 2019-10-22 深圳市广和通无线股份有限公司 阻抗控制的方法
CN110996505A (zh) * 2019-12-31 2020-04-10 联想(北京)有限公司 一种印制电路板及电子设备
CN111770637A (zh) * 2020-07-22 2020-10-13 浪潮电子信息产业股份有限公司 一种pcb上引脚处的走线方法、走线装置及走线设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101031182A (zh) * 2007-03-23 2007-09-05 华为技术有限公司 印制线路板及其设计方法
US20110094782A1 (en) * 2009-10-28 2011-04-28 Hong Fu Jin Precision Industry (Shenzhen) Co., Ltd. Printed circuit board
CN104470266A (zh) * 2014-12-09 2015-03-25 深圳怡化电脑股份有限公司 一种控制高速pcb信号阻抗的方法
CN104967426A (zh) * 2015-04-29 2015-10-07 福州瑞芯微电子有限公司 差分信号无参考平面时的阻抗装配装置及阻抗控制方法
CN106604550A (zh) * 2016-12-16 2017-04-26 郑州云海信息技术有限公司 一种线路阻抗调节方法和系统

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101031182A (zh) * 2007-03-23 2007-09-05 华为技术有限公司 印制线路板及其设计方法
US20110094782A1 (en) * 2009-10-28 2011-04-28 Hong Fu Jin Precision Industry (Shenzhen) Co., Ltd. Printed circuit board
CN104470266A (zh) * 2014-12-09 2015-03-25 深圳怡化电脑股份有限公司 一种控制高速pcb信号阻抗的方法
CN104967426A (zh) * 2015-04-29 2015-10-07 福州瑞芯微电子有限公司 差分信号无参考平面时的阻抗装配装置及阻抗控制方法
CN106604550A (zh) * 2016-12-16 2017-04-26 郑州云海信息技术有限公司 一种线路阻抗调节方法和系统

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110361599A (zh) * 2019-06-26 2019-10-22 深圳市广和通无线股份有限公司 阻抗控制的方法
CN110361599B (zh) * 2019-06-26 2021-12-07 深圳市广和通无线股份有限公司 阻抗控制的方法
CN110996505A (zh) * 2019-12-31 2020-04-10 联想(北京)有限公司 一种印制电路板及电子设备
CN111770637A (zh) * 2020-07-22 2020-10-13 浪潮电子信息产业股份有限公司 一种pcb上引脚处的走线方法、走线装置及走线设备

Also Published As

Publication number Publication date
CN107396541B (zh) 2019-05-10

Similar Documents

Publication Publication Date Title
Svensson et al. Time domain modeling of lossy interconnects
CN107396541B (zh) 一种优化视频信号线阻抗匹配的方法
Xiao et al. Analysis of crosstalk between finite-length microstrip lines: FDTD approach and circuit-concept modeling
CN203040005U (zh) 印制电路板
Pan et al. Characterization of via structures in multilayer printed circuit boards with an equivalent transmission-line model
Yong et al. Comprehensive and practical way to look at far-end crosstalk for transmission lines with lossy conductor and dielectric
Cheng et al. Novel differential-mode equalizer with broadband common-mode filtering for Gb/s differential-signal transmission
Adiprabowo et al. Dual-band high absorbing and broadband suppressing common-mode noise filter
Rimolo-Donadio et al. Analysis and mitigation of parasitic mode conversion for microstrip to stripline transitions
Huang et al. Suppression of crosstalk using serpentine guard trace vias
Carmona-Cruz et al. Via transition optimization using a domain decomposition approach
US7307492B2 (en) Design, layout and method of manufacture for a circuit that taps a differential signal
Moran et al. Methods to reduce radiation from split ground planes in RF and mixed signal packaging structures
JP5240828B2 (ja) 半導体パッケージ基板の設計方法
Soleimani et al. Crosstalk analysis of multi‐microstrip coupled lines using transmission line modeling
Beyene et al. Design, modeling, and hardware correlation of a 3.2 Gb/s/pair memory channel
Chuang et al. Suppression of common-mode radiation and mode conversion for slot-crossing GHz differential signals using novel grounded resonators
Zwillich et al. Signal integrity analysis of a 1.5 Gbit/s LVDS video link
Kavitha et al. 16-Layer PCB Channel Design with Minimum Crosstalk and Optimization of VIA and TDR Analysis
Choi et al. Analysis of inter-bundle crosstalk in multimode signaling for high-density interconnects
CN104849572B (zh) 一种基于电磁场模式分解的高速信号线串扰抑制方法
Cai et al. Using Square Cross Structure for Far-End Crosstalk Reduction on Microstrip Signal Lines in DDR5
TW201141332A (en) Printed circuit board and layout method thereof
CN109743834B (zh) 一种优化usb链路阻抗的方法
Chen et al. A synthetic design of eliminating crosstalk within MTLS

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant