CN110361599B - 阻抗控制的方法 - Google Patents

阻抗控制的方法 Download PDF

Info

Publication number
CN110361599B
CN110361599B CN201910560861.8A CN201910560861A CN110361599B CN 110361599 B CN110361599 B CN 110361599B CN 201910560861 A CN201910560861 A CN 201910560861A CN 110361599 B CN110361599 B CN 110361599B
Authority
CN
China
Prior art keywords
impedance
development board
radio frequency
pcb design
target
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910560861.8A
Other languages
English (en)
Other versions
CN110361599A (zh
Inventor
温包根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fibocom Wireless Inc
Original Assignee
Fibocom Wireless Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fibocom Wireless Inc filed Critical Fibocom Wireless Inc
Priority to CN201910560861.8A priority Critical patent/CN110361599B/zh
Publication of CN110361599A publication Critical patent/CN110361599A/zh
Application granted granted Critical
Publication of CN110361599B publication Critical patent/CN110361599B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/281—Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
    • G01R31/2812—Checking for open circuits or shorts, e.g. solder bridges; Testing conductivity, resistivity or impedance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本发明涉及一种阻抗控制的方法，应用于射频通信模块，所述的方法包括：设置设有所述射频通信模块的开发板的阻抗参数和射频连接器参数，根据所述阻抗参数和所述射频连接器参数提供多个PCB设计参数；所述PCB设计参数用于调节所述开发板上的匹配阻抗；根据所述多个PCB设计参数制作对应的多个开发板，对各个所述开发板进行阻抗收敛测试获取对应的阻抗测试结果；根据所述阻抗测试结果确定出目标PCB设计参数。通过提供多个PCB设计参数设置多个开发板，并对多个开发板进行阻抗收敛测试，根据测试结果确定出目标PCB设计参数，提高阻抗匹配的概率，进一步的降低功率损耗且提升射频性能。

Description

阻抗控制的方法
技术领域
本发明涉及集成电路领域，特别是涉及一种阻抗控制的方法。
背景技术
制造通信模块过程中，需要对通信模块的质量进行测试。由于通信模块没有外围电路支持，测试过程需要飞线，操作复杂且测试精度低。此时，往往需要适配转接板(adapter，ADP)来与通信模块进行转接，并在ADP上进行通信模块模块的性能测试。
但是通信模块与ADP连接后，通信模块阻抗不匹配将会导致通信模块功率损耗增大，进一步的造成通信模块射频性能下降。
发明内容
基于此，有必要针对通信模块阻抗不匹配造成功率损耗增大及射频性能下降问题，提供一种阻抗控制的方法。
一种阻抗控制的方法，应用于射频通信模块，所述的方法包括：
设置设有所述射频通信模块的开发板的阻抗参数和射频连接器参数，根据所述阻抗参数和所述射频连接器参数提供多个PCB设计参数；所述PCB设计参数用于调节所述开发板上的匹配阻抗；
根据所述多个PCB设计参数制作对应的多个开发板，对各个所述开发板进行阻抗收敛测试获取对应的阻抗测试结果；
根据所述阻抗测试结果确定出目标PCB设计参数。
在其中一个实施例中，所述阻抗参数包括：所述开发板的阻抗线宽和阻抗线参考层，所述射频连接器参数包括：射频连接器和射频连接器参考层，所述根据所述阻抗参数和所述射频连接器参数提供多个PCB设计参数，包括：
设置所述开发板的阻抗线宽、所述阻抗线参考层、所述射频连接器和所述射频连接器参考层；
根据所述开发板的阻抗线宽、所述阻抗线参考层、所述射频连接器和所述射频连接器参考层，基于单一变量法获取所述多个PCB设计参数。
在其中一个实施例中，所述设置所述射频连接器参考层，包括：当所述开发板为多层线路板时，在所述射频连接器的底座下层线路板上设置与所述底座大小匹配的挖空区域，对所述挖空区域作挖空设置。
在其中一个实施例中，所述PCB设计参数还用于调节插入损耗。
在其中一个实施例中，所述阻抗测试结果包括：插损测试值和阻抗测试值，所述根据所述阻抗测试结果确定出目标PCB设计参数，包括：
根据多个所述开发板对应的插损测试值和阻抗测试值确定出所述目标开发板；
将所述目标开发板对应的PCB设计参数作为所述目标PCB设计参数。
在其中一个实施例中，所述根据各个所述开发板的插入损耗和阻抗测试值确定出所述目标开发板，包括：选择包括最小插损和最优阻抗匹配的阻抗测试结果对应的开发板作为所述目标开发板，所述最优阻抗匹配表征所述阻抗测试值与阻抗预设值差距最小。
在其中一个实施例中，所述阻抗预设值的范围为30-70欧姆。
在其中一个实施例中，所述将所述目标开发板对应的PCB设计参数作为所述目标PCB设计参数，包括：
控制所述目标开发板与适配转接板连接并进行质量验证测试；
当所述目标开发板的质量信息满足预设条件时，将所述目标开发板对应的PCB设计参数作为所述目标PCB设计参数。
在其中一个实施例中，所述控制所述目标开发板与适配转接板连接并进行质量验证测试，包括：控制所述目标开发板与适配转接板连接，并利用网络分析仪获取所述目标开发板的质量信息，所述质量信息包括引入插损、射频性能和匹配阻抗。
在其中一个实施例中，所述当所述目标开发板的质量信息满足预设条件时，将所述目标开发板对应的PCB设计参数作为所述目标PCB设计参数，包括：
根据所述目标开发板的质量信息获取所述目标开发板的阻抗匹配程度；
当所述目标开发板的阻抗匹配程度满足所述预设条件时，将所述目标开发板对应的PCB设计参数作为所述目标PCB设计参数。
在其中一个实施例中，所述设置设有所述射频通信模块的开发板的阻抗参数和射频连接器参数之前，所述方法还包括：将设置有所述射频通信模块的原始电路板进行改板获取所述开发板。
上述阻抗控制的方法，应用于射频通信模块，所述的方法包括：设置设有所述射频通信模块的开发板的阻抗参数和射频连接器参数，根据所述阻抗参数和所述射频连接器参数提供多个PCB设计参数；所述PCB设计参数用于调节所述开发板上的匹配阻抗；根据所述多个PCB设计参数制作对应的多个开发板，对各个所述开发板进行阻抗收敛测试获取对应的阻抗测试结果；根据所述阻抗测试结果确定出目标PCB设计参数。通过提供多个PCB设计参数设置多个开发板，并对多个开发板进行阻抗收敛测试，根据测试结果确定出目标PCB设计参数，提高阻抗匹配的概率，进一步的降低功率损耗且提升射频性能。
附图说明
图1为本申请一实施例中阻抗控制的方法的流程图；
图2为本申请一实施例中PCB设计参数的示意图；
图3为本申请一实施例中步骤：根据所述阻抗参数和所述射频连接器参数提供多个PCB设计参数的流程图；
图4为本申请一实施例中步骤：根据所述阻抗测试结果确定出目标PCB设计参数的流程图；
图5为本申请一实施例中步骤：当所述目标开发板的质量信息满足预设条件时，将所述目标开发板对应的PCB设计参数作为所述目标PCB设计参数的流程图。
具体实施方式
为了便于理解本申请，为使本申请的上述目的、特征和优点能够更加明显易懂，下面结合附图对本申请的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本申请，附图中给出了本申请的较佳实施方式。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施方式。相反地，提供这些实施方式的目的是使对本申请的公开内容理解的更加透彻全面。本申请能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本申请内涵的情况下做类似改进，因此本申请不受下面公开的具体实施例的限制。
在本申请的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中所使用的术语只是为了描述具体的实施方式的目的，不是旨在于限制本申请。
图1为本申请一实施例中阻抗控制的方法的流程图，本申请提供一种阻抗控制的方法，应用于射频通信模块，阻抗控制的方法包括步骤102到步骤106。
步骤102、设置设有射频通信模块的开发板的阻抗参数和射频连接器参数，根据阻抗参数和射频连接器参数提供多个PCB设计参数。PCB设计参数用于调节开发板上的匹配阻抗。
具体地，设置开发板的阻抗参数和射频连接器参数，开发板上设有射频通信模块。阻抗参数是指射频通信模块的开发板上的匹配阻抗相关的参数，可以包括阻抗线宽、阻抗线长和/或阻抗线参考层等数据。射频连接器参数是指射频通信模块的开发板上的射频连接器的相关参数，可以包括：射频连接器型号、射频连接器材质和/或射频连接器的参考地等。根据阻抗参数和射频连接器参数提供多个PCB设计参数，即阻抗参数、射频连接器参数与开发板上的匹配阻抗存在映射关系，根据阻抗参数、射频连接器参数设置多个PCB设计参数。如图2所示PCB设计参数包括：板材、设置层级、厚度、阻抗、屏蔽层等。
步骤104、根据多个PCB设计参数制作对应的多个开发板，对各个开发板进行阻抗收敛测试获取对应的阻抗测试结果。
具体地，根据每个PCB设计参数制作一个开发板，则多个PCB设计参数能够制定出多个对应的开发板。对每个开发板做阻抗收敛测试并获取对应的阻抗测试结果。阻抗收敛测试是指连接适配转接板在网络分析仪上进行测试，能够获取阻抗测试值、插入损耗等阻抗测试结果。其中，插入损耗指的是将某些器件或分支电路(滤波器、阻抗匹配器等)加进某一电路时，能量或增益的损耗。常见的阻抗线是微带线，阻抗计算公式为Z＝{87/[sqrt(Er+1.41)]}ln[5.98H/(0.8W+T)]，其中，W为线宽，T为走线的铜皮厚度，H为走线到参考平面的距离，Er是PCB板材质的介电常数。每个开发板的阻抗测试值由阻抗线宽、走线的铜皮厚度、参考地、PCB板材质的介电常数等决定。
步骤106、根据阻抗测试结果确定出目标PCB设计参数。
其中，根据阻抗测试结果包含如阻抗测试值、插入损耗等信息，一般多个开发板的阻抗测试结果不同，对每个阻抗测试结果进行分析，选择阻抗测试结果与预设条件最符合的结果作为最优阻抗测试结果，最优阻抗测试结果对应的开发板的PCB设计参数即为目标PCB设计参数。
上述阻抗控制的方法，应用于射频通信模块，包括：设置设有射频通信模块的开发板的阻抗参数和射频连接器参数，根据阻抗参数和射频连接器参数提供多个PCB设计参数；PCB设计参数用于调节开发板上的匹配阻抗；根据多个PCB设计参数制作对应的多个开发板，对各个开发板进行阻抗收敛测试获取对应的阻抗测试结果；根据阻抗测试结果确定出目标PCB设计参数。通过提供多个PCB设计参数设置多个开发板，并对多个开发板进行阻抗收敛测试，根据测试结果确定出目标PCB设计参数，提高阻抗匹配的概率，进一步的降低功率损耗且提升射频性能。
在其中一个实施例中，阻抗参数包括：开发板的阻抗线宽和阻抗线参考层，射频连接器参数包括：射频连接器和射频连接器参考层，根据阻抗参数和射频连接器参数提供多个PCB设计参数，包括：
步骤302、设置开发板的阻抗线宽、阻抗线参考层、射频连接器和射频连接器参考层。
具体地，阻抗参数可以包括：开发板的阻抗线宽和阻抗线参考层。阻抗线宽指的是IC生产工艺可达到的最小阻抗导线宽度，是IC工艺先进水平的主要指标，可以设置如：4微米/1微米/0.6微米/0.35微米等微米级的任意值。PCB设计中的阻抗，是指PCB走线的特性阻抗，在高速信号中，只有当阻抗匹配时，信号线的反射才最小，信号完整性才好。阻抗线参考层是信号电流的回流路径，理想的参考层可以提供最短的回流路径，保证实际做出来的PCB阻抗和计算出来的阻抗一致，达到阻抗匹配的目的。射频连接器参数包括：射频连接器和射频连接器参考层。射频连接器即射频同轴连接器,通常被认为是装在开发板上的一种元件,作为传输线电气连接或分离的元件。射频连接器主要规格包括：阻抗、电压驻波比、频率范围、插入损耗、运转周期、功率等。射频连接器参考层可以是邻层参考或隔层参考。
步骤304、根据开发板的阻抗线宽、阻抗线参考层、射频连接器和射频连接器参考层，基于单一变量法获取多个PCB设计参数。
其中，单一变量法是指其他因素不变,只改变其中一个因素，然后获取多个PCB设计参数。工作过程举例来说，首先，多次改变阻抗线宽，控制阻抗线参考层、射频连接器和射频连接器参考层保持不变，获取多个对应的PCB设计参数；然后，多次改变阻抗线参考层，控制阻抗线宽、射频连接器和射频连接器参考层保持不变，获取多个对应的PCB设计参数；再次，多次改变射频连接器，控制阻抗线宽、阻抗线参考层和射频连接器参考层不变，获取多个对应的PCB设计参数；最后，多次改变射频连接器参考层，控制阻抗线宽、阻抗线参考层和射频连接器不变，获取多个对应的PCB设计参数,。
在其中一个实施例中，设置射频连接器参考层，包括：当开发板为多层线路板时，在射频连接器的底座下层线路板上设置与底座大小匹配的挖空区域，对挖空区域作挖空设置。
其中，射频连接器底座下方的走线不同与微带线，在射频连接器底座下方的那一段阻抗线与射频连接器底座下方的材质有关。由于寄生效应，射频连接器底座及其下方的覆铜层产生等效电容，从而会影响射频连接器底座下方的一段走线的阻抗。当开发板为多层线路板时，在射频连接器的底座下层线路板上设置与底座大小匹配的挖空区域，对挖空区域作挖空设置，即将射频连接器的底座下层线路板挖空一个和底座尺寸相同或相近的区域，去掉这个挖空区域的覆铜，以防止寄生效应。
在其中一个实施例中，PCB设计参数还用于调节插入损耗。
具体地，通过调整PCB设计参数能够开发板的插入损耗。插损损耗是指在开发板上加入适配转接板导致开发板的能量或增益的损耗。
在其中一个实施例中，阻抗测试结果包括：插损测试值和阻抗测试值，根据阻抗测试结果确定出目标PCB设计参数，包括：步骤402、根据多个开发板对应的插损测试值和阻抗测试值确定出目标开发板。步骤404、将目标开发板对应的PCB设计参数作为目标PCB设计参数。
具体地，从多个开发板的阻抗测试结果中解析出插损测试值和阻抗测试值，根据插损测试值与插损预设值的差距、阻抗测试值与阻抗预设值的差距确定出目标开发板。原则上，目标开发板的插损测试值与插损预设值的差距最小、对应的阻抗测试值与阻抗预设值的差距也最小。将目标开发板对应的PCB设计参数作为目标PCB设计参数。
在其中一个实施例中，根据各个开发板的插入损耗和阻抗测试值确定出目标开发板，包括：选择包括最小插损和最优阻抗匹配的阻抗测试结果对应的开发板作为目标开发板，最优阻抗匹配表征阻抗测试值与阻抗预设值差距最小。优选的，阻抗预设值的范围为30-70欧姆。
具体地，从多个开发板的阻抗测试结果中解析出插损测试值和阻抗测试值，选择包括最小插损和最优阻抗匹配的阻抗测试结果对应的开发板作为目标开发板，最优阻抗匹配表征阻抗测试值与阻抗预设值差距最小。阻抗测试值与阻抗预设值差距可以是差值、平方差值等表征。此外阻抗预设值是由工程师根据开发板的功能进行设置的，其取值范围往往是30-70欧姆，优选50欧姆。
在其中一个实施例中，将目标开发板对应的PCB设计参数作为目标PCB设计参数，包括：控制目标开发板与适配转接板连接并进行质量验证测试。当目标开发板的质量信息满足预设条件时，将目标开发板对应的PCB设计参数作为目标PCB设计参数。
具体的，控制目标开发板与适配转接板连接并进行质量验证测试，质量验证测试可以直观的获取插损测试值和阻抗测试值，判断该插损测试值和阻抗测试值是否满足预设条件，其中预设条件是工程师设置的目标开发板误差允许范围。插损测试值是指在开发板上加入适配转接板导致开发板的能量或增益的实际损耗。阻抗测试值指的是连接适配转接板后测量获得的开发板的实际阻抗。当目标开发板的质量信息满足预设条件时，将目标开发板对应的PCB设计参数作为目标PCB设计参数。
在其中一个实施例中，控制目标开发板与适配转接板连接并进行质量验证测试，包括：控制目标开发板与适配转接板连接，并利用网络分析仪获取目标开发板的质量信息，质量信息包括引入插损、射频性能和匹配阻抗。
具体地，控制目标开发板与适配转接板连接并进行质量验证测试，质量验证测试可以直观的获取插损测试值和阻抗测试值，判断该插损测试值和阻抗测试值是否满足预设条件。质量验证测试还可获取目标开发板的质量信息，质量信息包括引入插损、射频性能和匹配阻抗。引入插损是指在开发板上加入适配转接板导致能量或增益的损耗。射频性能指的是开发板上加入适配转接板导致开发板射频性能下降的程度，射频性能往往用功率、带内波动、峰均比、1dB压缩点、三阶交调等指标来表征。匹配阻抗指的是阻抗测试值与预设阻抗值的匹配程度。
在其中一个实施例中，当目标开发板的质量信息满足预设条件时，将目标开发板对应的PCB设计参数作为目标PCB设计参数，包括：步骤502、根据目标开发板的质量信息获取目标开发板的阻抗匹配程度。步骤504、当目标开发板的阻抗匹配程度满足预设条件时，将目标开发板对应的PCB设计参数作为目标PCB设计参数。
具体地，根据目标开发板的质量信息获取目标开发板的阻抗匹配程度。阻抗匹配程度满足预设条件时指的是：开发板上加入适配转接板导致能量或增益的损耗低于插损阈值，且开发板上加入适配转接板后射频性能的测量值高于射频性能阈值，且开发板上加入适配转接板后阻抗测试值与预设阻抗值的差距低于差值阈值。当目标开发板的阻抗匹配程度满足预设条件时，将目标开发板对应的PCB设计参数作为目标PCB设计参数。
应该理解的是，虽然图1和图3-5的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，图1和图3-5中的至少一部分步骤可以包括多个子步骤或者多个阶段，这些子步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些子步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。
在其中一个实施例中，设置设有射频通信模块的开发板的阻抗参数和射频连接器参数之前，方法还包括：将设置有射频通信模块的原始电路板进行改板获取开发板。
具体地，改板指的是根据设计完成的电路板线路图或功能模块电路设计来生产出相同功能的完整电路板的过程。依照原始电路板的线路设计在开发板上复制出完整的电路，以使开发板能够完全实现原始线路板的功能。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (9)

1.一种阻抗控制的方法，应用于射频通信模块，其特征在于，所述的方法包括：
设置设有所述射频通信模块的开发板的阻抗参数和射频连接器参数，根据所述阻抗参数和所述射频连接器参数提供多个PCB设计参数；所述PCB设计参数用于调节所述开发板上的匹配阻抗；
根据所述多个PCB设计参数制作对应的多个开发板，对各个所述开发板进行阻抗收敛测试获取对应的阻抗测试结果，所述阻抗测试结果包括阻抗测试值和插损测试值；
根据所述阻抗测试结果确定出目标PCB设计参数；
其中，所述阻抗参数包括所述开发板的阻抗线宽和阻抗线参考层，所述射频连接器参数包括射频连接器和射频连接器参考层，所述根据所述阻抗参数和所述射频连接器参数提供多个PCB设计参数，包括：
设置所述开发板的阻抗线宽、所述阻抗线参考层、所述射频连接器和所述射频连接器参考层；
根据所述开发板的阻抗线宽、所述阻抗线参考层、所述射频连接器和所述射频连接器参考层，基于单一变量法获取所述多个PCB设计参数。
2.根据权利要求1所述的方法，其特征在于，所述设置所述射频连接器参考层，包括：
当所述开发板为多层线路板时，在所述射频连接器的底座下层线路板上设置与所述底座大小匹配的挖空区域，对所述挖空区域作挖空设置。
3.根据权利要求1所述的方法，其特征在于，所述PCB设计参数还用于调节插入损耗。
4.根据权利要求3所述的方法，其特征在于，所述根据所述阻抗测试结果确定出目标PCB设计参数，包括：
根据多个所述开发板对应的插损测试值和阻抗测试值确定出所述目标开发板；
将所述目标开发板对应的PCB设计参数作为所述目标PCB设计参数。
5.根据权利要求4所述的方法，其特征在于，所述根据各个所述开发板的插入损耗和阻抗测试值确定出所述目标开发板，包括：
选择包括最小插损和最优阻抗匹配的阻抗测试结果对应的开发板作为所述目标开发板，所述最优阻抗匹配表征所述阻抗测试值与阻抗预设值差距最小。
6.根据权利要求5所述的方法，其特征在于，所述阻抗预设值的范围为30-70欧姆。
7.根据权利要求4所述的方法，其特征在于，所述将所述目标开发板对应的PCB设计参数作为所述目标PCB设计参数，包括：
控制所述目标开发板与适配转接板连接并进行质量验证测试；
当所述目标开发板的质量信息满足预设条件时，将所述目标开发板对应的PCB设计参数作为所述目标PCB设计参数。
8.根据权利要求7所述的方法，其特征在于，所述控制所述目标开发板与适配转接板连接并进行质量验证测试，包括：
控制所述目标开发板与适配转接板连接，并利用网络分析仪获取所述目标开发板的质量信息，所述质量信息包括引入插损、射频性能和匹配阻抗。
9.根据权利要求7所述的方法，其特征在于，所述当所述目标开发板的质量信息满足预设条件时，将所述目标开发板对应的PCB设计参数作为所述目标PCB设计参数，包括：
根据所述目标开发板的质量信息获取所述目标开发板的阻抗匹配程度；
当所述目标开发板的阻抗匹配程度满足所述预设条件时，将所述目标开发板对应的PCB设计参数作为所述目标PCB设计参数。
CN201910560861.8A 2019-06-26 2019-06-26 阻抗控制的方法 Active CN110361599B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910560861.8A CN110361599B (zh) 2019-06-26 2019-06-26 阻抗控制的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910560861.8A CN110361599B (zh) 2019-06-26 2019-06-26 阻抗控制的方法

Publications (2)

Publication Number Publication Date
CN110361599A CN110361599A (zh) 2019-10-22
CN110361599B true CN110361599B (zh) 2021-12-07

Family

ID=68217531

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910560861.8A Active CN110361599B (zh) 2019-06-26 2019-06-26 阻抗控制的方法

Country Status (1)

Country Link
CN (1) CN110361599B (zh)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1329812A (zh) * 1998-12-02 2002-01-02 泰拉丁公司 印刷电路板及其制造方法
CN102291951A (zh) * 2011-06-20 2011-12-21 华为终端有限公司 柔性印刷电路板的阻抗控制方法及其结构
CN102427663A (zh) * 2011-09-13 2012-04-25 四川卫士通信息安全平台技术有限公司 高速pcb设计信号阻抗的控制方法
CN104470266A (zh) * 2014-12-09 2015-03-25 深圳怡化电脑股份有限公司 一种控制高速pcb信号阻抗的方法
CN105550460A (zh) * 2015-12-30 2016-05-04 迈普通信技术股份有限公司 一种电子线路板布线评估方法及装置
CN105653752A (zh) * 2014-12-05 2016-06-08 王丽香 一种数字信号阻抗匹配电路设计方法
CN106535470A (zh) * 2016-12-26 2017-03-22 郑州云海信息技术有限公司 一种基于sma接口的pcb布线方法、线宽确定装置及pcb
CN107396541A (zh) * 2017-08-30 2017-11-24 郑州云海信息技术有限公司 一种优化视频信号线阻抗匹配的方法
CN107992689A (zh) * 2017-12-07 2018-05-04 上海斐讯数据通信技术有限公司 一种阻抗匹配的方法及系统
CN108985396A (zh) * 2018-06-12 2018-12-11 Oppo广东移动通信有限公司 射频芯片的匹配方法及装置
CN109462448A (zh) * 2018-12-13 2019-03-12 厦门美图移动科技有限公司 一种射频测试方法、移动终端及存储介质

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102603140B1 (ko) * 2016-04-06 2023-11-17 삼성전자주식회사 커넥터의 실장 불량 검출 장치
CN106855590A (zh) * 2016-11-18 2017-06-16 深圳崇达多层线路板有限公司 一种pcb阻抗模块结构及其检测方法
CN208547670U (zh) * 2018-07-11 2019-02-26 Oppo广东移动通信有限公司 射频器件测试系统
CN108964798B (zh) * 2018-07-18 2021-04-06 Oppo广东移动通信有限公司 射频电路调试方法及相关装置
CN108880577B (zh) * 2018-07-27 2020-06-30 Oppo（重庆）智能科技有限公司 阻抗匹配结构、无线模块及终端

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1329812A (zh) * 1998-12-02 2002-01-02 泰拉丁公司 印刷电路板及其制造方法
CN102291951A (zh) * 2011-06-20 2011-12-21 华为终端有限公司 柔性印刷电路板的阻抗控制方法及其结构
CN102427663A (zh) * 2011-09-13 2012-04-25 四川卫士通信息安全平台技术有限公司 高速pcb设计信号阻抗的控制方法
CN105653752A (zh) * 2014-12-05 2016-06-08 王丽香 一种数字信号阻抗匹配电路设计方法
CN104470266A (zh) * 2014-12-09 2015-03-25 深圳怡化电脑股份有限公司 一种控制高速pcb信号阻抗的方法
CN105550460A (zh) * 2015-12-30 2016-05-04 迈普通信技术股份有限公司 一种电子线路板布线评估方法及装置
CN106535470A (zh) * 2016-12-26 2017-03-22 郑州云海信息技术有限公司 一种基于sma接口的pcb布线方法、线宽确定装置及pcb
CN107396541A (zh) * 2017-08-30 2017-11-24 郑州云海信息技术有限公司 一种优化视频信号线阻抗匹配的方法
CN107992689A (zh) * 2017-12-07 2018-05-04 上海斐讯数据通信技术有限公司 一种阻抗匹配的方法及系统
CN108985396A (zh) * 2018-06-12 2018-12-11 Oppo广东移动通信有限公司 射频芯片的匹配方法及装置
CN109462448A (zh) * 2018-12-13 2019-03-12 厦门美图移动科技有限公司 一种射频测试方法、移动终端及存储介质

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
无线通讯基站设备中PCB 之间的射频互连设计;吴贵瑜;《电脑与信息技术》;20160228;第24卷(第1期);全文 *

Also Published As

Publication number Publication date
CN110361599A (zh) 2019-10-22

Similar Documents

Publication Publication Date Title
US9337941B2 (en) Antenna systems and methods for over-the-air transmitter signal measurement
US6960920B2 (en) Method for correcting measurement error and electronic component characteristic measurement apparatus
US7856709B2 (en) Method for high-frequency tuning an electrical device
Novak Measuring milliohms and picohenrys in power distribution networks
US7439748B2 (en) Method and apparatus for measuring high-frequency electrical characteristics of electronic device, and method for calibrating apparatus for measuring high-frequency electrical characteristics
CN112684253A (zh) 一种非接触式负载阻抗测试系统及其工作方法
CN112213617A (zh) Ic芯片电磁兼容性测试方法、装置和可读存储介质
Huang et al. De-embedding method to accurately measure high-frequency impedance of an O-shape spring contact
US7265534B2 (en) Test system for device characterization
CN110361599B (zh) 阻抗控制的方法
US6873162B1 (en) System and method for determining a dielectric property associated with a substrate
Kondo et al. Simulation of bulk current injection test using integrated circuit immunity macro model and electromagnetic analysis
Cui et al. Lumped-element sections for modeling coupling between high-speed digital and I/O lines
Marin et al. 40 GHz PCB Interconnect Validation: Expectations vs. Reality.
WO2022271518A1 (en) System and method for compensating for power loss due to a radio frequency (rf) signal probe mismatch in conductive signal testing
Marin et al. Systematic approach to PCB interconnects analysis to measurement validation
van der Merwe et al. S-parameter measurements yielding the characteristic matrices of multiconductor transmission lines
Mubarak et al. Brief on pcb modeling for sub-thz transceiver module design
US9964573B2 (en) Method for measuring characteristic impedance of electric transmission line
Haase et al. General method for characterization of power-line EMI/RFI filters based on S-parameter evaluation
CN107528563B (zh) 一种用于射频电路匹配调试的调试装置
Ginste et al. Efficient analysis and design strategies for radio frequency boards dedicated to integrity monitoring of integrated circuits using an electromagnetic/circuit co-design technique
Yoshioka et al. A Study of Millimeter Wave Transmission Between Two Grounded Coplanar Lines with U-shaped Slot
US9400300B2 (en) Electric circuit evaluation method
Deutschmann et al. Measuring the electromagnetic emissions of integrated circuits with IEC 61967-4 (the measuring method and its weaknesses)

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant