CN111770637A - 一种pcb上引脚处的走线方法、走线装置及走线设备 - Google Patents
一种pcb上引脚处的走线方法、走线装置及走线设备 Download PDFInfo
- Publication number
- CN111770637A CN111770637A CN202010710159.8A CN202010710159A CN111770637A CN 111770637 A CN111770637 A CN 111770637A CN 202010710159 A CN202010710159 A CN 202010710159A CN 111770637 A CN111770637 A CN 111770637A
- Authority
- CN
- China
- Prior art keywords
- position information
- information
- impedance
- differential signal
- pin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0005—Apparatus or processes for manufacturing printed circuits for designing circuits by computer
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明公开了一种PCB上引脚处的走线方法、走线装置、走线设备及计算机可读存储介质，通过获取PCB文件上差分信号线的绕引脚走线区域的第一位置信息和第一阻抗信息，以及差分信号线的等距走线区域的第二位置信息和第二阻抗信息；调整第一位置信息，以使第一阻抗信息与第二阻抗信息之间的差值在预设范围内，得到差分信号线在绕引脚走线区域的第三位置信息。通过调整差分信号线在绕引脚走线区域的线宽和线距，减少差分信号线在绕引脚走线区域处的阻抗突变，从而降低了PCB上引脚处包pin设计时对信号质量的影响，提高了差分信号线整体的信号质量。
Description
技术领域
本发明涉及PCB技术领域，特别是涉及一种PCB上引脚处的走线方法、走线装置、走线设备及计算机可读存储介质。
背景技术
在PCB上进行差分信号线的布局时，常常会受到布线空间和引脚(pin)分布的影响，导致差分信号线不能一直保持固定的线宽线距。在引脚区域，受到布线空间的限制，一对差分信号线只能做包pin设计，即差分信号线的正、负两根线分别从引脚的两侧绕线。
这种差分信号线包pin设计的方案导致一对差分信号线中两根信号线的线距发生变化，进而导致阻抗突变，这将引起严重的反射并影响信号质量。
发明内容
本发明的目的是提供一种PCB上引脚处的走线方法、走线装置、走线设备及计算机可读存储介质，降低PCB上引脚处包pin设计时对信号质量的影响。
为解决上述技术问题，本发明提供一种PCB上引脚处的走线方法，包括：
获取PCB文件上差分信号线的绕引脚走线区域的第一位置信息和第一阻抗信息，以及所述差分信号线的等距走线区域的第二位置信息和第二阻抗信息；
调整所述第一位置信息，以使所述第一阻抗信息与所述第二阻抗信息之间的差值在预设范围内，得到所述差分信号线在所述绕引脚走线区域的第三位置信息；
其中，所述绕引脚走线区域为所述差分信号线中的两条信号线分别围绕同一引脚两侧走线的区域；所述第一位置信息、所述第二位置信息、所述第三位置信息均包括所述差分信号线的线宽和线距。
可选的，所述调整所述第一位置信息，以使所述第一阻抗信息与所述第二阻抗信息之间的差值在预设范围内，得到所述差分信号线在所述绕引脚走线区域的第三位置信息，具体为：
增加所述第一位置信息中的线宽，以使所述第一阻抗信息与所述第二阻抗信息之间的差值在预设范围内，得到所述第三位置信息。
可选的，所述增加所述第一位置信息中的线宽，以使所述第一阻抗信息与所述第二阻抗信息之间的差值在预设范围内，得到所述第三位置信息，具体为：
根据所述第一位置信息中的线距变化趋势，确定所述差分信号线在所述绕引脚走线区域的线宽变化趋势，以使所述第一阻抗信息与所述第二阻抗信息之间的差值在预设范围内，得到所述第三位置信息。
可选的，所述调整所述第一位置信息，以使所述第一阻抗信息与所述第二阻抗信息之间的差值在预设范围内，得到所述差分信号线在所述绕引脚走线区域的第三位置信息，具体为：
增加所述第一位置信息中的线宽，缩减所述第一位置信息中的线距，以使所述第一阻抗信息与所述第二阻抗信息之间的差值在预设范围内，得到所述第三位置信息。
可选的，所述调整所述第一位置信息，以使所述第一阻抗信息与所述第二阻抗信息之间的差值在预设范围内，得到所述差分信号线在所述绕引脚走线区域的第三位置信息，具体包括：
调整所述第一位置信息，对所述PCB文件进行仿真测试，更新所述第一阻抗信息；
判断更新后的第一阻抗信息与所述第二阻抗信息之间的差值是否在所述预设范围内；
如果是，则以调整后的第一位置信息为所述第三位置信息；
如果否，则以所述调整后的第一位置信息进行所述调整所述第一位置信息，对所述PCB文件进行仿真测试，更新所述第一阻抗信息的步骤。
可选的，在所述调整所述第一位置信息之前，还包括：
判断所述第二阻抗信息是否满足对所述差分信号线的目标管控阻抗；
如果是，则进入所述调整所述第一位置信息的步骤；
如果否，则调整所述第二位置信息后，返回所述判断所述第二阻抗信息是否满足对所述差分信号线的目标管控阻抗的步骤。
为解决上述技术问题，本发明还提供一种PCB上引脚处的走线装置，包括：
获取单元，用于获取PCB文件上差分信号线的绕引脚走线区域的第一位置信息和第一阻抗信息，以及所述差分信号线的等距走线区域的第二位置信息和第二阻抗信息；
调整单元，用于调整所述第一位置信息，以使所述第一阻抗信息与所述第二阻抗信息之间的差值在预设范围内，得到所述差分信号线在所述绕引脚走线区域的第三位置信息；
其中，所述绕引脚走线区域为所述差分信号线中的两条信号线分别围绕同一引脚两侧走线的区域；所述第一位置信息、所述第二位置信息、所述第三位置信息均包括所述差分信号线的线宽和线距。
为解决上述技术问题，本发明还提供一种PCB上引脚处的走线设备，包括：
存储器，用于存储指令，所述指令包括上述任意一项所述PCB上引脚处的走线方法的步骤；
处理器，用于执行所述指令。
为解决上述技术问题，本发明还提供一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现如上述任意一项所述PCB上引脚处的走线方法的步骤。
本发明所提供的PCB上引脚处的走线方法，包括：获取PCB文件上差分信号线的绕引脚走线区域的第一位置信息和第一阻抗信息，以及差分信号线的等距走线区域的第二位置信息和第二阻抗信息；调整第一位置信息，以使第一阻抗信息与第二阻抗信息之间的差值在预设范围内，得到差分信号线在绕引脚走线区域的第三位置信息；其中，绕引脚走线区域为差分信号线中的两条信号线分别围绕同一引脚两侧走线的区域；第一位置信息、第二位置信息、第三位置信息均包括差分信号线的线宽和线距。通过调整差分信号线在绕引脚走线区域的线宽和线距，减少差分信号线在绕引脚走线区域处的阻抗突变，从而降低了PCB上引脚处包pin设计时对信号质量的影响，提高了差分信号线整体的信号质量。
本发明还提供一种PCB上引脚处的走线装置、走线设备及计算机可读存储介质，具有上述有益效果，在此不再赘述。
附图说明
为了更清楚的说明本发明实施例或现有技术的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种PCB上引脚处的走线方法的流程图；
图2为本发明实施例提供的一种PCB上差分信号线绕引脚的走线示意图；
图3为本发明实施例提供的一种PCB上引脚处的走线装置的结构示意图；
图4为本发明实施例提供的一种PCB上引脚处的走线设备的结构示意图。
具体实施方式
本发明的核心是提供一种PCB上引脚处的走线方法、走线装置、走线设备及计算机可读存储介质，降低PCB上引脚处包pin设计时对信号质量的影响。
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
图1为本发明实施例提供的一种PCB上引脚处的走线方法的流程图；图2为本发明实施例提供的一种PCB上差分信号线绕引脚的走线示意图。
如图1所示，本发明实施例提供的PCB上引脚处的走线方法包括：
S201：获取PCB文件上差分信号线的绕引脚走线区域的第一位置信息和第一阻抗信息，以及差分信号线的等距走线区域的第二位置信息和第二阻抗信息。
S202：调整第一位置信息，以使第一阻抗信息与第二阻抗信息之间的差值在预设范围内，得到差分信号线在绕引脚走线区域的第三位置信息。
其中，绕引脚走线区域为差分信号线中的两条信号线分别围绕同一引脚两侧走线的区域；第一位置信息、第二位置信息、第三位置信息均包括差分信号线的线宽和线距。
需要说明的是，本申请中所述的线宽为差分信号线中一条信号线的宽度，线距为差分信号线中两条信号线之间的线间距。
差分信号线全程需保持阻抗一致性，但允许误差，根据设计要求制定目标管控阻抗，以及允许在目标管控阻抗上下波动的预设范围。
在具体实施中，获取初始设计的PCB文件上差分信号线的绕引脚走线区域的第一位置信息和第一阻抗信息，以及差分信号线的等距走线区域的第二位置信息和第二阻抗信息。
以PCB材料为IT170GRA1为例,结合材料的介电常数(dielectric constant，DK)及线宽、线距，计算内存(DDR)的差分信号线在正常区域(等距走线区域)和绕引脚走线区域的阻抗如表1。
表1调整前DDR差分信号线在不同区域的阻抗
从表1可以看出，由于DDR差分信号线在绕引脚走线区域的线距变大，阻抗突变为87.85ohm，这将引起严重的反射并影响信号质量。为了优化链路的阻抗一致性，可以通过调整绕引脚走线区域处差分信号线的线宽和线距，具体可以为增加第一位置信息中的线宽，缩减第一位置信息中的线距，以使第一阻抗信息与第二阻抗信息之间的差值在预设范围内，得到第三位置信息。
由于绕引脚走线区域处差分信号线的线距通常是设定好的，通常不建议进行变动，则步骤S202具体为：增加第一位置信息中的线宽，以使第一阻抗信息与第二阻抗信息之间的差值在预设范围内，得到第三位置信息。即在第一位置信息中，保持线距不变，增加线宽，以此降低绕引脚走线区域处差分信号线的阻抗，使之与等距走线区域保持阻抗一致性。
如图2所示，绕引脚走线区域处差分信号线的一种走线方式，具体由过渡区W1和包pin区W2组成，首先在过渡区W1差分信号线的线距逐渐变大，而后在包pin区W2差分信号线的线距保持不变，再到达另一个过渡区W1，差分信号线的线距逐渐变小至与等距走线区域W3一致。因此在绕引脚走线区域处差分信号线的阻抗呈现的是渐变的趋势，为了更好的保持差分信号线的阻抗一致性，步骤S202具体为：根据第一位置信息中的线距变化趋势，确定差分信号线在绕引脚走线区域的线宽变化趋势，以使第一阻抗信息与第二阻抗信息之间的差值在预设范围内，得到第三位置信息，最后得到如图2所示的在绕引脚走线区域处差分信号线线宽渐变的效果。
通过对PCB文件进行仿真测试以获得第一阻抗信息与第二阻抗信息之间的差值。则步骤S202具体可以包括：
调整第一位置信息，对PCB文件进行仿真测试，更新第一阻抗信息；
判断更新后的第一阻抗信息与第二阻抗信息之间的差值是否在预设范围内；
如果是，则以调整后的第一位置信息为第三位置信息；
如果否，则以调整后的第一位置信息进行调整第一位置信息，对PCB文件进行仿真测试，更新第一阻抗信息的步骤。
对图2中调整过后的PCB文件进行仿真，得到如表2的数据。
表2调整后DDR差分信号线在不同区域的阻抗
结合仿真分析可以看到，差分信号线的线宽和线距可以显著影响链路阻抗，在进行差分信号线布局设计时，若由于空间限制而必须使用包pin设计时，可以将链路分区并进行线路优化，保持链路的阻抗一致性，进而提高信号传输质量。
本发明实施例提供的PCB上引脚处的走线方法，包括：获取PCB文件上差分信号线的绕引脚走线区域的第一位置信息和第一阻抗信息，以及差分信号线的等距走线区域的第二位置信息和第二阻抗信息；调整第一位置信息，以使第一阻抗信息与第二阻抗信息之间的差值在预设范围内，得到差分信号线在绕引脚走线区域的第三位置信息；其中，绕引脚走线区域为差分信号线中的两条信号线分别围绕同一引脚两侧走线的区域；第一位置信息、第二位置信息、第三位置信息均包括差分信号线的线宽和线距。通过调整差分信号线在绕引脚走线区域的线宽和线距，减少差分信号线在绕引脚走线区域处的阻抗突变，从而降低了PCB上引脚处包pin设计时对信号质量的影响，提高了差分信号线整体的信号质量。
在上述实施例的基础上，为了进一步提高差分信号线的信号质量，保证设计合理，在步骤S202之前，本发明实施例提供的PCB上引脚处的走线方法还包括：
判断第二阻抗信息是否满足对差分信号线的目标管控阻抗；
如果是，则进入调整第一位置信息的步骤；
如果否，则调整第二位置信息后，返回判断第二阻抗信息是否满足对差分信号线的目标管控阻抗的步骤。
在对绕引脚走线区域进行调整之前，应先保证等距走线区域的差分信号线的阻抗满足要求。通过对PCB文件进行仿真测试，得到等距走线区域的第二阻抗信息，检测第二阻抗信息是否处于目标管控阻抗的预设误差范围内，保证绕引脚走线区域以外区域的信号质量。
如针对材料为IT170GRA1的PCB，应用场合为内存中的DQS差分信号线为例，目标管控阻抗可以设置为75ohm。
上文详述了PCB上引脚处的走线方法对应的各个实施例，在此基础上，本发明还公开了与上述方法对应的PCB上引脚处的走线装置、走线设备及计算机可读存储介质。
图3为本发明实施例提供的一种PCB上引脚处的走线装置的结构示意图。
如图3所示，本发明实施例提供的PCB上引脚处的走线装置包括：
获取单元401，用于获取PCB文件上差分信号线的绕引脚走线区域的第一位置信息和第一阻抗信息，以及差分信号线的等距走线区域的第二位置信息和第二阻抗信息；
调整单元402，用于调整第一位置信息，以使第一阻抗信息与第二阻抗信息之间的差值在预设范围内，得到差分信号线在绕引脚走线区域的第三位置信息；
其中，绕引脚走线区域为差分信号线中的两条信号线分别围绕同一引脚两侧走线的区域；第一位置信息、第二位置信息、第三位置信息均包括差分信号线的线宽和线距。
由于装置部分的实施例与方法部分的实施例相互对应，因此装置部分的实施例请参见方法部分的实施例的描述，这里暂不赘述。
图4为本发明实施例提供的一种PCB上引脚处的走线设备的结构示意图。
如图4所示，本发明实施例提供的PCB上引脚处的走线设备包括：
存储器510，用于存储指令，所述指令包括上述任意一项实施例所述的PCB上引脚处的走线方法的步骤；
处理器520，用于执行所述指令。
其中，处理器520可以包括一个或多个处理核心，比如3核心处理器、8核心处理器等。处理器520可以采用数字信号处理DSP(Digital Signal Processing)、现场可编程门阵列FPGA(Field－Programmable Gate Array)、可编程逻辑阵列PLA(Programmable LogicArray)中的至少一种硬件形式来实现。处理器520也可以包括主处理器和协处理器，主处理器是用于对在唤醒状态下的数据进行处理的处理器，也称中央处理器CPU(CentralProcessing Unit)；协处理器是用于对在待机状态下的数据进行处理的低功耗处理器。在一些实施例中，处理器520可以集成有图像处理器GPU(Graphics Processing Unit)，GPU用于负责显示屏所需要显示的内容的渲染和绘制。一些实施例中，处理器520还可以包括人工智能AI(Artificial Intelligence)处理器，该AI处理器用于处理有关机器学习的计算操作。
存储器510可以包括一个或多个计算机可读存储介质，该计算机可读存储介质可以是非暂态的。存储器510还可包括高速随机存取存储器，以及非易失性存储器，比如一个或多个磁盘存储设备、闪存存储设备。本实施例中，存储器510至少用于存储以下计算机程序511，其中，该计算机程序511被处理器520加载并执行之后，能够实现前述任一实施例公开的PCB上引脚处的走线方法中的相关步骤。另外，存储器510所存储的资源还可以包括操作系统512和数据513等，存储方式可以是短暂存储或者永久存储。其中，操作系统512可以为Windows。数据513可以包括但不限于上述方法所涉及到的数据。
在一些实施例中，PCB上引脚处的走线设备还可包括有显示屏530、电源540、通信接口550、输入输出接口560、传感器570以及通信总线580。
本领域技术人员可以理解，图4中示出的结构并不构成对PCB上引脚处的走线设备的限定，可以包括比图示更多或更少的组件。
本申请实施例提供的PCB上引脚处的走线设备，包括存储器和处理器，处理器在执行存储器存储的程序时，能够实现如上所述的PCB上引脚处的走线方法，效果同上。
需要说明的是，以上所描述的装置、设备实施例仅仅是示意性的，例如，模块的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个模块或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或模块的间接耦合或通信连接，可以是电性，机械或其它的形式。作为分离部件说明的模块可以是或者也可以不是物理上分开的，作为模块显示的部件可以是或者也可以不是物理模块，即可以位于一个地方，或者也可以分布到多个网络模块上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。
另外，在本申请各个实施例中的各功能模块可以集成在一个处理模块中，也可以是各个模块单独物理存在，也可以两个或两个以上模块集成在一个模块中。上述集成的模块既可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。
集成的模块如果以软件功能模块的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，执行本发明各个实施例所述方法的全部或部分步骤。
为此，本发明实施例还提供一种计算机可读存储介质，该计算机可读存储介质上存储有计算机程序，计算机程序被处理器执行时实现如PCB上引脚处的走线方法的步骤。
该计算机可读存储介质可以包括：U盘、移动硬盘、只读存储器ROM(Read-OnlyMemory)、随机存取存储器RAM(Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
本实施例中提供的计算机可读存储介质所包含的计算机程序能够在被处理器执行时实现如上所述的PCB上引脚处的走线方法的步骤，效果同上。
以上对本发明所提供的一种PCB上引脚处的走线方法、走线装置、走线设备及计算机可读存储介质进行了详细介绍。说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置、设备及计算机可读存储介质而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以对本发明进行若干改进和修饰，这些改进和修饰也落入本发明权利要求的保护范围内。
还需要说明的是，在本说明书中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
Claims (9)
1.一种PCB上引脚处的走线方法，其特征在于，包括：
获取PCB文件上差分信号线的绕引脚走线区域的第一位置信息和第一阻抗信息，以及所述差分信号线的等距走线区域的第二位置信息和第二阻抗信息；
调整所述第一位置信息，以使所述第一阻抗信息与所述第二阻抗信息之间的差值在预设范围内，得到所述差分信号线在所述绕引脚走线区域的第三位置信息；
其中，所述绕引脚走线区域为所述差分信号线中的两条信号线分别围绕同一引脚两侧走线的区域；所述第一位置信息、所述第二位置信息、所述第三位置信息均包括所述差分信号线的线宽和线距。
2.根据权利要求1所述的走线方法，其特征在于，所述调整所述第一位置信息，以使所述第一阻抗信息与所述第二阻抗信息之间的差值在预设范围内，得到所述差分信号线在所述绕引脚走线区域的第三位置信息，具体为：
增加所述第一位置信息中的线宽，以使所述第一阻抗信息与所述第二阻抗信息之间的差值在预设范围内，得到所述第三位置信息。
3.根据权利要求2所述的走线方法，其特征在于，所述增加所述第一位置信息中的线宽，以使所述第一阻抗信息与所述第二阻抗信息之间的差值在预设范围内，得到所述第三位置信息，具体为：
根据所述第一位置信息中的线距变化趋势，确定所述差分信号线在所述绕引脚走线区域的线宽变化趋势，以使所述第一阻抗信息与所述第二阻抗信息之间的差值在预设范围内，得到所述第三位置信息。
4.根据权利要求1所述的走线方法，其特征在于，所述调整所述第一位置信息，以使所述第一阻抗信息与所述第二阻抗信息之间的差值在预设范围内，得到所述差分信号线在所述绕引脚走线区域的第三位置信息，具体为：
增加所述第一位置信息中的线宽，缩减所述第一位置信息中的线距，以使所述第一阻抗信息与所述第二阻抗信息之间的差值在预设范围内，得到所述第三位置信息。
5.根据权利要求1所述的走线方法，其特征在于，所述调整所述第一位置信息，以使所述第一阻抗信息与所述第二阻抗信息之间的差值在预设范围内，得到所述差分信号线在所述绕引脚走线区域的第三位置信息，具体包括：
调整所述第一位置信息，对所述PCB文件进行仿真测试，更新所述第一阻抗信息；
判断更新后的第一阻抗信息与所述第二阻抗信息之间的差值是否在所述预设范围内；
如果是，则以调整后的第一位置信息为所述第三位置信息；
如果否，则以所述调整后的第一位置信息进行所述调整所述第一位置信息，对所述PCB文件进行仿真测试，更新所述第一阻抗信息的步骤。
6.根据权利要求1所述的走线方法，其特征在于，在所述调整所述第一位置信息之前，还包括：
判断所述第二阻抗信息是否满足对所述差分信号线的目标管控阻抗；
如果是，则进入所述调整所述第一位置信息的步骤；
如果否，则调整所述第二位置信息后，返回所述判断所述第二阻抗信息是否满足对所述差分信号线的目标管控阻抗的步骤。
7.一种PCB上引脚处的走线装置，其特征在于，包括：
获取单元，用于获取PCB文件上差分信号线的绕引脚走线区域的第一位置信息和第一阻抗信息，以及所述差分信号线的等距走线区域的第二位置信息和第二阻抗信息；
调整单元，用于调整所述第一位置信息，以使所述第一阻抗信息与所述第二阻抗信息之间的差值在预设范围内，得到所述差分信号线在所述绕引脚走线区域的第三位置信息；
其中，所述绕引脚走线区域为所述差分信号线中的两条信号线分别围绕同一引脚两侧走线的区域；所述第一位置信息、所述第二位置信息、所述第三位置信息均包括所述差分信号线的线宽和线距。
8.一种PCB上引脚处的走线设备，其特征在于，包括：
存储器，用于存储指令，所述指令包括权利要求1至6任意一项所述PCB上引脚处的走线方法的步骤；
处理器，用于执行所述指令。
9.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现如权利要求1至6任意一项所述PCB上引脚处的走线方法的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010710159.8A CN111770637A (zh) | 2020-07-22 | 2020-07-22 | 一种pcb上引脚处的走线方法、走线装置及走线设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010710159.8A CN111770637A (zh) | 2020-07-22 | 2020-07-22 | 一种pcb上引脚处的走线方法、走线装置及走线设备 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111770637A true CN111770637A (zh) | 2020-10-13 |
Family
ID=72728640
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010710159.8A Withdrawn CN111770637A (zh) | 2020-07-22 | 2020-07-22 | 一种pcb上引脚处的走线方法、走线装置及走线设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111770637A (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112946365A (zh) * | 2021-03-01 | 2021-06-11 | 广州广合科技股份有限公司 | 自动制作阻抗测试文件的方法、电子设备及存储介质 |
| CN113177384A (zh) * | 2021-04-30 | 2021-07-27 | 深圳市华星光电半导体显示技术有限公司 | 显示面板的走线设计方法及其走线设计装置、存储介质 |
| CN114297979A (zh) * | 2021-12-23 | 2022-04-08 | 苏州浪潮智能科技有限公司 | 一种高频信号下鼓包补偿的方法、装置、设备及可读介质 |
| CN114861587A (zh) * | 2022-04-07 | 2022-08-05 | 珠海妙存科技有限公司 | 一种芯片载板引脚排布设计方法、系统、装置与存储介质 |
| WO2022266881A1 (en) * | 2021-06-23 | 2022-12-29 | Intel Corporation | Printed circuit board pin field signal routing |
| CN112946365B (zh) * | 2021-03-01 | 2024-05-28 | 广州广合科技股份有限公司 | 自动制作阻抗测试文件的方法、电子设备及存储介质 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6677831B1 (en) * | 2001-01-31 | 2004-01-13 | 3Pardata, Inc. | Differential impedance control on printed circuit |
| US20040061570A1 (en) * | 2000-10-04 | 2004-04-01 | Mikalauskas Frank G. | Transmission line parasitic element discontinuity cancellation |
| JP2005340506A (ja) * | 2004-05-27 | 2005-12-08 | Fuji Xerox Co Ltd | プリント配線基板 |
| US20120007688A1 (en) * | 2010-07-12 | 2012-01-12 | Hon Hai Precision Industry Co., Ltd. | Printed circuit board |
| CN103995942A (zh) * | 2014-06-10 | 2014-08-20 | 浪潮电子信息产业股份有限公司 | 一种减小阻抗突变的封装引脚区域布线方法 |
| CN106535470A (zh) * | 2016-12-26 | 2017-03-22 | 郑州云海信息技术有限公司 | 一种基于sma接口的pcb布线方法、线宽确定装置及pcb |
| CN107396541A (zh) * | 2017-08-30 | 2017-11-24 | 郑州云海信息技术有限公司 | 一种优化视频信号线阻抗匹配的方法 |
| US20180368260A1 (en) * | 2015-12-04 | 2018-12-20 | Guangzhou Fastprint Circuit Tech Co., Ltd. | High-speed printed circuit board and differential wiring method thereof |
-
2020
- 2020-07-22 CN CN202010710159.8A patent/CN111770637A/zh not_active Withdrawn
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040061570A1 (en) * | 2000-10-04 | 2004-04-01 | Mikalauskas Frank G. | Transmission line parasitic element discontinuity cancellation |
| US6677831B1 (en) * | 2001-01-31 | 2004-01-13 | 3Pardata, Inc. | Differential impedance control on printed circuit |
| JP2005340506A (ja) * | 2004-05-27 | 2005-12-08 | Fuji Xerox Co Ltd | プリント配線基板 |
| US20120007688A1 (en) * | 2010-07-12 | 2012-01-12 | Hon Hai Precision Industry Co., Ltd. | Printed circuit board |
| CN102333413A (zh) * | 2010-07-12 | 2012-01-25 | 鸿富锦精密工业（深圳）有限公司 | 印刷电路板 |
| CN103995942A (zh) * | 2014-06-10 | 2014-08-20 | 浪潮电子信息产业股份有限公司 | 一种减小阻抗突变的封装引脚区域布线方法 |
| US20180368260A1 (en) * | 2015-12-04 | 2018-12-20 | Guangzhou Fastprint Circuit Tech Co., Ltd. | High-speed printed circuit board and differential wiring method thereof |
| CN106535470A (zh) * | 2016-12-26 | 2017-03-22 | 郑州云海信息技术有限公司 | 一种基于sma接口的pcb布线方法、线宽确定装置及pcb |
| CN107396541A (zh) * | 2017-08-30 | 2017-11-24 | 郑州云海信息技术有限公司 | 一种优化视频信号线阻抗匹配的方法 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112946365A (zh) * | 2021-03-01 | 2021-06-11 | 广州广合科技股份有限公司 | 自动制作阻抗测试文件的方法、电子设备及存储介质 |
| CN112946365B (zh) * | 2021-03-01 | 2024-05-28 | 广州广合科技股份有限公司 | 自动制作阻抗测试文件的方法、电子设备及存储介质 |
| CN113177384A (zh) * | 2021-04-30 | 2021-07-27 | 深圳市华星光电半导体显示技术有限公司 | 显示面板的走线设计方法及其走线设计装置、存储介质 |
| CN113177384B (zh) * | 2021-04-30 | 2023-07-25 | 深圳市华星光电半导体显示技术有限公司 | 显示面板的走线设计方法及其走线设计装置、存储介质 |
| WO2022266881A1 (en) * | 2021-06-23 | 2022-12-29 | Intel Corporation | Printed circuit board pin field signal routing |
| CN114297979A (zh) * | 2021-12-23 | 2022-04-08 | 苏州浪潮智能科技有限公司 | 一种高频信号下鼓包补偿的方法、装置、设备及可读介质 |
| CN114297979B (zh) * | 2021-12-23 | 2024-01-16 | 苏州浪潮智能科技有限公司 | 一种高频信号下鼓包补偿的方法、装置、设备及可读介质 |
| CN114861587A (zh) * | 2022-04-07 | 2022-08-05 | 珠海妙存科技有限公司 | 一种芯片载板引脚排布设计方法、系统、装置与存储介质 |
| CN114861587B (zh) * | 2022-04-07 | 2023-03-10 | 珠海妙存科技有限公司 | 一种芯片载板引脚排布设计方法、系统、装置与存储介质 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111770637A (zh) | 一种pcb上引脚处的走线方法、走线装置及走线设备 | |
| CN111125882B (zh) | 一种pcb传输线等长设置的走线方法、装置及设备 | |
| CN109858092B (zh) | Pcb元件布局的方法、装置、计算机设备及存储介质 | |
| CN109344479B (zh) | 优化bga区信号线阻抗的方法、装置、设备及存储介质 | |
| WO2023087718A1 (zh) | 信号线的布线方法、装置、设备及可读存储介质 | |
| CN112135414A (zh) | 一种印刷电路板及其挖空区布线调整方法、装置及设备 | |
| CN111447732A (zh) | 一种pcb差分对走线的阻抗匹配方法 | |
| CN115329712A (zh) | 一种pcb走线生成方法、装置、设备及服务器板卡 | |
| CN115270687A (zh) | 芯片布局方法、装置、设备及存储介质 | |
| CN111144060B (zh) | 一种pcb差分高速信号线的走线方法、装置及设备 | |
| CN113939091B (zh) | 链路静电阻抗器的阻抗匹配设计方法、装置、印制电路板 | |
| CN117119671A (zh) | 高速信号线的优化方法、系统、电子设备及可读存储介质 | |
| CN112507650B (zh) | 一种ddr布线的等长设计方法及相关组件 | |
| CN109598067A (zh) | 印刷电路板的布线方法、布线系统、存储介质及电子设备 | |
| CN116009638B (zh) | 一种参考电压生成电路及其控制方法、装置及介质 | |
| CN114254582B (zh) | 差分线的布线方法、装置、电子设备及可读存储介质 | |
| CN114063758B (zh) | 一种获取电流值方法、装置以及介质 | |
| CN113947056A (zh) | 一种差分走线设计方法及差分线 | |
| WO2021013044A1 (zh) | 电路连线保存方法、fpga系统及存储介质 | |
| CN113037506A (zh) | 接口切换控制方法、装置、设备及计算机可读存储介质 | |
| CN114885491B (zh) | 一种pcb、屏蔽器件的确定方法、装置、设备及介质 | |
| CN113286444A (zh) | 一种pcb阻抗管控的方法、装置、设备及可读存储介质 | |
| CN114441858A (zh) | Pcb板传输线插入损耗测试方法、装置、介质及服务器 | |
| TW202016775A (zh) | 船舶電纜佈設減磁分析系統 | |
| CN116776822A (zh) | 一种链路阻抗一致性的控制方法、装置及介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WW01 | Invention patent application withdrawn after publication | ||
| WW01 | Invention patent application withdrawn after publication |
Application publication date: 20201013 |