CN112946365B - 自动制作阻抗测试文件的方法、电子设备及存储介质 - Google Patents
自动制作阻抗测试文件的方法、电子设备及存储介质 Download PDFInfo
- Publication number
- CN112946365B CN112946365B CN202110224783.1A CN202110224783A CN112946365B CN 112946365 B CN112946365 B CN 112946365B CN 202110224783 A CN202110224783 A CN 202110224783A CN 112946365 B CN112946365 B CN 112946365B
- Authority
- CN
- China
- Prior art keywords
- impedance
- line
- length
- impedance line
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 85
- 238000000034 method Methods 0.000 title claims abstract description 45
- 238000003860 storage Methods 0.000 title claims description 20
- 238000004519 manufacturing process Methods 0.000 title abstract description 21
- 238000013461 design Methods 0.000 claims abstract description 17
- 238000004364 calculation method Methods 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 48
- 238000010586 diagram Methods 0.000 description 12
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- 230000006870 function Effects 0.000 description 6
- 230000002085 persistent effect Effects 0.000 description 6
- 238000004590 computer program Methods 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- 238000005553 drilling Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 238000007650 screen-printing Methods 0.000 description 3
- 230000006872 improvement Effects 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000004422 calculation algorithm Methods 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 239000002355 dual-layer Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000012549 training Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
- G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
- G01R31/281—Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
- G01R31/2812—Checking for open circuits or shorts, e.g. solder bridges; Testing conductivity, resistivity or impedance
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Measurement Of Resistance Or Impedance (AREA)
Abstract
本申请是关于一种自动制作阻抗测试文件的方法。该方法包括：获取第一阻抗信息，该第一阻抗信息为用户要求的阻抗信息；获取第二阻抗信息，该第二阻抗信息为PCB印制电路板的阻抗设计图像信息；根据该第一阻抗信息中的原稿线距，确定阻抗线类型；根据该第二阻抗信息中的抗阻线端点坐标，计算阻抗线长度；将该阻抗线长度与阻抗线阈值比较，确定两个目标端点坐标；基于该阻抗值、该阻抗公差、该阻抗线类型和该两个目标端点坐标，生成阻抗测试文件。本申请提供的方案，能够实现自动化对阻抗线的挑选、阻抗线长度的计算、确定阻抗线端点及接地点，提高制作阻抗测试文件的效率，降低制作成本。
Description
技术领域
本申请涉及阻抗测试技术领域，尤其涉及一种自动制作阻抗测试文件的方法。
背景技术
PCB印制电路板(Printed Circuit Board)生产制造过程中通常需要预先制作PCB阻抗测试文件，用于判定相应的阻值是否满足客户设定的要求；随着电子产品的功能不断提高，线路板阻抗线的数量也在成倍增长，对于高速电路板来说，必须保证在信号传输路径上阻抗的连续性，避免信号产生大的反射。
在PCB的阻抗测试过程中，前期阻抗测试文件的制作是通过多种PCB辅助设计软件(IGI、TDR Surpport、TPG、ERP、Genesis)等的组合输出才能完成，由于使用到的软件众多，而且需要人工手动操作，步骤繁琐且冗长，学习难度大、培训周期长；随着PCB的集成化程度越来越高，PCB设计的层次也越来越高，需要控制的阻抗组数也越来越多，在人工手动操作时，制作人员在每一层进行阻抗测试文件制作，不但耗费大量的人力和时间，工作效率低，而且极易出现漏挑选、错选、错挑的问题，也很难做到成本控制。
发明内容
为克服相关技术中存在的问题，本申请提供一种自动制作阻抗测试文件的方法，该方法能够实现自动化对阻抗线的挑选、阻抗线长度的计算、确定阻抗线端点及接地点，提高制作阻抗测试文件的效率，降低制作成本。
本申请提供一种自动制作阻抗测试文件的方法，包括：
获取第一阻抗信息，该第一阻抗信息为用户要求的阻抗信息，包括：原稿线距、阻抗值和阻抗公差；
获取第二阻抗信息，该第二阻抗信息为PCB印制电路板的阻抗设计图像信息，包括：阻抗线、阻抗线端点、抗阻线端点坐标和阻抗线网络线距；
根据该第一阻抗信息中的原稿线距，确定阻抗线类型；
根据该第二阻抗信息中的抗阻线端点坐标，计算阻抗线长度；
将该阻抗线长度与阻抗线阈值比较，确定两个目标端点坐标，该两个目标端点坐标分别为长度大于该阻抗线阈值的阻抗线的两端端点坐标；
基于该阻抗值、该阻抗公差、该阻抗线类型和该两个目标端点坐标，生成阻抗测试文件。
在一种实施方法中，该确定阻抗线类型，包括：
该原稿线距为非负数；
若该原稿线距等于0，则确定第一阻抗线类型，该第一阻抗线类型为单端阻抗线；
若该原稿线距大于0，则确定第二阻抗线类型，该第二阻抗线类型为差分阻抗线。
在一种实施方法中，该计算阻抗线长度L，包括：
基于该第二阻抗信息中的抗阻线端点坐标，生成直角三角形，该直角三角形的斜边为该抗阻线的两个端点连线；
根据该直角三角形，计算得到阻抗线长度，该阻抗线长度为该直角三角形斜边的长度。
在一种实施方法中，该计算得到阻抗线长度，包括：
根据公式一计算阻抗线长度；
该公式一为：
a2×b2＝c2；
该a为两个端点在x轴上的直线距离，该b为两个端点在y轴上的直线距离，该c为两个端点的直线距离。
在一种实施方法中，该确定两个目标端点坐标，包括：
若该阻抗线长度大于或等于6inch，则确定第一类型的目标端点坐标，该第一类型的目标端点坐标为优先级输出的目标阻抗线两端端点坐标参数；
若该阻抗线长度大于2inch且小于6inch，则确定第二类型的目标端点坐标，该第二类型的目标端点坐标为次级输出的目标阻抗线两端端点坐标参数。
在一种实施方法中，该获取第二阻抗信息之后，还包括：
根据该抗阻线端点，确定测试接地点，该测试接地点为阻抗测试设备用于测试阻抗值的起点或终端，包括：
该测试接地点在圆形范围内，该圆形范围为以抗阻线端点为原点，半径为4mm的圆。
在一种实施方法中，该生成阻抗测试文件之后，包括：
根据该阻抗线长度L，确定测试区间范围；
该测试区间范围在该阻抗线之内，且长度大于0.3L。
本申请提供一种电子设备，包括：
处理器；以及
存储器，其上存储有可执行代码，当所述可执行代码被所述处理器执行时，使所述处理器执行如上所述的方法。
本申请提供一种非暂时性机器可读存储介质，其上存储有可执行代码，当所述可执行代码被电子设备的处理器执行时，使所述处理器执行如上所述的方法。
本申请提供的技术方案可以包括以下有益效果：实现自动化对阻抗线的挑选、阻抗线长度的计算、确定阻抗线端点及接地点，提高制作阻抗测试文件的效率，降低制作成本，同时降低了人为操作错误的风险。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本申请。
附图说明
通过结合附图对本申请示例性实施方式进行更详细的描述，本申请的上述以及其它目的、特征和优势将变得更加明显，其中，在本申请示例性实施方式中，相同的参考标号通常代表相同部件。
图1是本申请实施例示出的自动制作阻抗测试文件的方法流程示意图；
图2是本申请实施例示出的确定测试接地点的方法流程示意图；
图3是本申请实施例示出确定测试区间范围的方法流程示意图；
图4是本申请实施例示出的电子设备的结构示意图。
具体实施方式
下面将参照附图更详细地描述本申请的优选实施方式。虽然附图中显示了本申请的优选实施方式，然而应该理解，可以以各种形式实现本申请而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了使本申请更加透彻和完整，并且能够将本申请的范围完整地传达给本领域的技术人员。
在本申请使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本申请。在本申请和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。
应当理解，尽管在本申请可能采用术语“第一”、“第二”、“第三”等来描述各种信息，但这些信息不应限于这些术语。这些术语仅用来将同一类型的信息彼此区分开。例如，在不脱离本申请范围的情况下，第一信息也可以被称为第二信息，类似地，第二信息也可以被称为第一信息。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
针对上述问题，本申请实施例提供一种自动制作阻抗测试文件的方法，能够实现自动化对阻抗线的挑选、阻抗线长度的计算、确定阻抗线端点及接地点，提高制作阻抗测试文件的效率，降低制作成本。
以下结合附图详细描述本申请实施例的技术方案。
图1是本申请实施例示出的自动制作阻抗测试文件的方法流程示意图。
参见图1，本申请实施例中自动制作阻抗测试文件的方法一个实施例包括：
101、获取第一阻抗信息，该第一阻抗信息为用户要求的阻抗信息，包括：原稿线距、阻抗值和阻抗公差；
在本实施申请例中，该第一阻抗信息是指从ERP系统(Enterprise ResourcePlanning)导出的PCB板具体设计要求信息；该阻抗信息集合了客户对电路板所有的设计要求，具体包括有：工作层，参考层A，参考层B，原稿线宽，原稿线距，原稿线到铜，工作线宽，工作线距，工作线到铜，阻抗值和阻抗组数。
其中，工作层包括Signal Layers(信号层)、Mechanical Layers(机械层)、Masks(阻焊层)、Silk screen(丝印层)、Internal Planes(内部电源/接地层)、遮蔽层(MaskLayers)和Keep out layer(禁止布线层)等信息，在PCB设计时执行菜单命令(Design)设计/(Options)选项可以设置各工作层的可见性；参考层A和参考层B是指在对PCB板确定阻抗的时候，设定的两个对应参考层；原稿线宽是指PCB板设计时的PCB板阻抗线线路宽度；原稿线距是指PCB板设计时PCB板阻抗线之间的阻抗线距离；原稿线到铜是指阻抗线和铜皮之间的距离；工作线宽是指PCB板设计时的PCB板信号线线路宽度；工作线距是指PCB板设计时PCB板信号线之间的信号线距离；工作线到铜是指信号线和铜皮之间的距离；阻抗值是指在具有电阻、电感和电容的电路里，对电路中的电流所起的阻碍作用的物理量；阻抗组数是指阻抗线的数量。
102、获取第二阻抗信息，该第二阻抗信息为PCB印制电路板的阻抗设计图像信息，包括：阻抗线、阻抗线端点、抗阻线端点坐标和阻抗线网络线距；
在本实施申请例中，该第二阻抗信息是指PCB板电路设计图信息，该电路设计图是一种TGZ格式(以.tar.gz为扩展名的是一种压缩文件)的压缩图像文件，具体包括有线路层、防焊层、文字层、钻孔层、阻抗线、阻抗线端点、抗阻线端点坐标和阻抗线网络线距等数据信息；其中，线路层(line layer)是指PCB电路板线路走线的层级，线路层主要由PCB板层级确定，PCB板有多少层，线路层就有多少层；若按位置划分可以分为顶层、中间层、底层等，若按功能划分可以分为电源层、地层、信号层等；防焊层(Solder Mask)又称绿油层，是指PCB非布线层(焊盘与线路板的隔离层)，用于制成丝网印板，将不需要焊接的地方涂上防焊剂隔离层，隔离物质一般是绿油；文字层(Over Layer)又称丝印层，是指PCB板中的最上面一层，一般用于注释印刷板上下两表面印刷上所需要的标志图案和文字代号等；钻孔层(Drill layer)是指PCB板过孔层，主要提供电路板制造过程中的钻孔信息(如焊盘，过孔就需要钻孔)。
在本实施申请例中，所述阻抗线、阻抗线端点、抗阻线端点坐标和阻抗线网络线距均在PCB板设计图中的网络表存在，其中，网络表是对电气原理图中各元件之间电气连接的定义，是指从图形化的原理图中提炼出来的元件连接网络的文字表达形式，在PCB设计工艺中，起到很重要的作用，是连接电气原理图和PCB板的桥梁。在网络表中，存在若干条阻抗线，每条阻抗线有两个端点，记录每个端点对应的坐标位置，同时，阻抗线之间的距离也在网络表中显示记录。
在实际应用中，所述第二阻抗信息可以通过多拼图像信息的形式表示，所述多拼图像信息为通过对所述阻抗设计图像进行镜像处理得到。
103、根据该第一阻抗信息中的原稿线距，确定阻抗线类型；
在本实施申请例中，所述阻抗线类型主要分类两类，分别为单端阻抗线和差分阻抗线，其中，单端阻抗线和差分阻抗线之间的差别主要在于，单端阻抗线只有一个点，需要一个接地点来确保信号的完成；而差分阻抗线有两个点，不需要使用到接地点；可以确定的是，没有原稿线距(即线距为0)的阻抗线为单端阻抗线，有原稿线距(即线距为大于0)的阻抗线为差分阻抗线。
值得注意的是，电线接地端又称接地点(Ground)，是代表地线或0线，是出于应用而假设的一个地，对于电源来说，就是一个电源的负极。
104、根据该第二阻抗信息中的抗阻线端点坐标，计算阻抗线长度；
在本实施申请例中，所述抗阻线端点坐标是指阻抗线对于的两个端点的坐标，所述计算阻抗线长度也是基于抗阻线端点坐标计算得出，包括：基于该抗阻线端点坐标，生成直角三角形，该直角三角形的斜边为该抗阻线的两个端点连线；根据该直角三角形，计算得到阻抗线长度，所述阻抗线长度为该直角三角形斜边的长度。例如，假设抗阻线的两个端点分别为A和B，端点A的坐标为(3inch，4inch)，端点B的坐标为(4inch，3inch)，根据端点A的坐标和端点B的坐标可以确定第三端点C，所述端点C的坐标可以为(3inch，3inch)或(4inch，4inch)，分别连接三点ABC，得到直角三角形ABC，其中，以a为两个端点在x轴上的直线距离(即A与C点的直线距离)，以b为两个端点在y轴上的直线距离(即B与C点的直线距离)，以c为两个端点的直线距离(即阻抗线长度)；根据勾股定理，可以确定公式一：
a2×b2＝c2
将a、b和c代入公式一求得，c等于5inch，即阻抗线长度为5inch，值得注意的是，1inch＝25.4mm。
105、将该阻抗线长度与阻抗线阈值比较，确定两个目标端点坐标，该两个目标端点坐标分别为长度大于该阻抗线阈值的阻抗线的两端端点坐标；
在本实施申请例中，所述确定两个目标端点坐标包括：若阻抗线长度大于或等于6inch，则确定第一类型的目标端点坐标，所述第一类型的目标端点坐标为优先级输出的目标阻抗线两端端点坐标参数；若所述阻抗线长度大于2inch且小于6inch，则确定第二类型的目标端点坐标，所述第二类型的目标端点坐标为次级输出的目标阻抗线两端端点坐标参数。
值得注意的是，所述阻抗线阈值分为两个阈值，第一阈值为6inch；第二阈值为2inch至6inch之间；若计算出来的所有阻抗线长度均少于小于2inch，则不输出目标阻抗线端点坐标；例如，根据上述所计算出来的阻抗线长度为5inch，所述5inch在第二阈值(大于2inch且小于6inch)之间，则次级输出阻抗线的两个端点坐标，分别为端点A(3inch，4inch)和端点B(4inch，3inch)；所述次级输出是指在没有阻抗线长度大于6inch的情况下，优先输出阻抗线长度在第二阈值之间的端点坐标；若有阻抗线长度大于6inch的情况下，则优先输出阻抗线长度满足第一阈值(即大于或等于6inch)的端点坐标，次级端点坐标排在优先级端点坐标之后。
在实际应用中，由于一个PCB板有若干条阻抗线，计算出所述若干条阻抗线的长度之后，还需要将阻抗线长度与阈值比较，满足第一阈值(即大于或等于6inch)的阻抗线优先排放在测试文件的前列，满足第二阈值(即大于2inch且小于6inch)的阻抗线则排放在优先阻抗线后面。
106、基于该阻抗值、该阻抗公差、该阻抗线类型和该两个目标端点坐标，生成阻抗测试文件。
在本实施申请例中，所述基于该阻抗值、该阻抗公差、该阻抗线类型和该两个目标端点坐标是指，通过计算机提取阻抗值参数，阻抗公差参数，阻抗线类型和两个目标端点坐标参数生成阻抗测试文件，所述阻抗测试文件为逗号分隔值(Comma-Separated Values，CSV，有时也称为字符分隔值，因为分隔字符也可以不是逗号)，CSV文件以纯文本形式存储表格数据(数字和文本)，由任意数目的记录组成，记录间以某种换行符分隔，每条记录由字段组成，字段间的分隔符是其它字符或字符串，最常见的是逗号或制表符。
在实际应用中，阻抗测试文件(即CSV文件)往往是以表格的形式表现，例如，基于该阻抗值、该阻抗公差、该阻抗线类型和该两个目标端点坐标生产的文件，如下表格：
为了便于理解，以下提供了自动制作阻抗测试文件的方法一个应用实施例进行说明，请参阅图2，图2为获取第二阻抗信息之后，确定测试接地点的方法流程示意图，包括：
201、根据该抗阻线端点，确定测试接地点，该测试接地点为阻抗测试设备用于测试阻抗值的起点或终端；
在本实施申请例中，该抗阻线端点包括端点A和端点B，所述端点A和端点B的坐标分别为(3inch，4inch)和(4inch，3inch)；根据已知的坐标，确定端点的位置，以该端点A和该端点B为接地点的起点或者终点，例如，假设以阻抗线端点A为测试阻值的接地点起点，则端点B为测试阻值的接地点终端；假设以阻抗线端点B为测试阻值的接地点起点，则端点A为测试阻值的接地点终端。
在实际应用中，确定测试接地点往往在测试点的一定区域范围内，该种确定测试接地点的方法并不会对阻值造成太大的影响，测试阻值结果仍在合理阻值范围内。
202、该测试接地点在圆形范围内，该圆形范围为以抗阻线端点为原点，半径为4mm的圆。
在本实施申请例中，该测试接地点在一个圆形区域范围内，该圆形区域为以阻抗线端点A或阻抗线端点B为原点，预设半径值的圆形区域；所述预设半径值为一般取4mm；值得注意的是，每个网络都有一个最大网络测试点，该最大网络测试点就是阻抗线长度的两个端点之中的一个(即阻抗线端点A或阻抗线端点B)，其中，测试接地点可以是该圆形区域范围内的任一个点(包括原点)。
为了便于理解，以下提供了自动制作阻抗测试文件的方法一个应用实施例进行说明，请参阅图3，图3为生成阻抗测试文件之后，确定测试区间范围的方法流程示意图，包括：
301、根据该阻抗线长度L，确定测试区间范围；
在本实施申请例中，生成阻抗测试文件之后，对所述阻抗线进行阻抗值测试，该阻抗值测试是为了检测设计阻抗值是否满足客户的设计要求；在测试阻抗值时，需要对阻抗线长度L进行测试区间范围确定，所述阻抗线长度L是指阻抗线两个端点(即端点A和端点B)之间的长度，所述测试区间范围在阻抗线长度L之内，测试区间范围一般由客户的要求确定，在客户没有对测试区间范围确定要求时，根据经验确定测试区间范围，所述经验测试区间范围为阻抗线长度L的五分之二，其中，阻抗线取其线长的30％作为起点、70％作为终点进行测量阻值(即取阻抗线中间的五分之二度)。
302、该测试区间范围在该阻抗线之内，且长度大于0.3L。
在本实施申请例中，该测试区间范围在该阻抗线之内是指，测试区间范围不得超过阻抗线的长度，而且测试范围最短为0.3倍阻抗线长度L；在实际应用中，若阻值测试的区间范围过短，测试出来的阻抗线阻值与真实的阻值误差就会更大，不但不能真是反映阻抗线的真实阻值情况，还会影响使用，严重时还会对PCB板造成短路。
与前述应用功能实现方法实施例相对应，本申请还提供了一种自动制作阻抗测试文件的装置、电子设备及相应的实施例。
图4是本申请实施例示出的电子设备的结构示意图。
参见图4，电子设备401包括存储器402和处理器403。
处理器403可以是中央处理单元(Central Processing Unit，CPU)，还可以是其他通用处理器、数字信号处理器(Digital Signal Processor，DSP)、专用集成电路(Application Specific Integrated Circuit，ASIC)、现场可编程门阵列(Field-Programmable Gate Array，FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。
存储器402可以包括各种类型的存储单元，例如系统内存、只读存储器(ROM)，和永久存储装置。其中，ROM可以存储处理器402或者计算机的其他模块需要的静态数据或者指令。永久存储装置可以是可读写的存储装置。永久存储装置可以是即使计算机断电后也不会失去存储的指令和数据的非易失性存储设备。在一些实施方式中，永久性存储装置采用大容量存储装置(例如磁或光盘、闪存)作为永久存储装置。另外一些实施方式中，永久性存储装置可以是可移除的存储设备(例如软盘、光驱)。系统内存可以是可读写存储设备或者易失性可读写存储设备，例如动态随机访问内存。系统内存可以存储一些或者所有处理器在运行时需要的指令和数据。此外，存储器402可以包括任意计算机可读存储媒介的组合，包括各种类型的半导体存储芯片(DRAM，SRAM，SDRAM，闪存，可编程只读存储器)，磁盘和/或光盘也可以采用。在一些实施方式中，存储器402可以包括可读和/或写的可移除的存储设备，例如激光唱片(CD)、只读数字多功能光盘(例如DVD-ROM，双层DVD-ROM)、只读蓝光光盘、超密度光盘、闪存卡(例如SD卡、min SD卡、Micro-SD卡等等)、磁性软盘等等。计算机可读存储媒介不包含载波和通过无线或有线传输的瞬间电子信号。
存储器402上存储有可执行代码，当可执行代码被处理器403处理时，可以使处理器403执行上文述及的方法中的部分或全部。
上文中已经参考附图详细描述了本申请的方案。在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详细描述的部分，可以参见其他实施例的相关描述。本领域技术人员也应该知悉，说明书中所涉及的动作和模块并不一定是本申请所必须的。另外，可以理解，本申请实施例方法中的步骤可以根据实际需要进行顺序调整、合并和删减，本申请实施例装置中的模块可以根据实际需要进行合并、划分和删减。
此外，根据本申请的方法还可以实现为一种计算机程序或计算机程序产品，该计算机程序或计算机程序产品包括用于执行本申请的上述方法中部分或全部步骤的计算机程序代码指令。
或者，本申请还可以实施为一种非暂时性机器可读存储介质(或计算机可读存储介质、或机器可读存储介质)，其上存储有可执行代码(或计算机程序、或计算机指令代码)，当所述可执行代码(或计算机程序、或计算机指令代码)被电子设备(或电子设备、服务器等)的处理器执行时，使所述处理器执行根据本申请的上述方法的各个步骤的部分或全部。
本领域技术人员还将明白的是，结合这里的申请所描述的各种示例性逻辑块、模块、电路和算法步骤可以被实现为电子硬件、计算机软件或两者的组合。
附图中的流程图和框图显示了根据本申请的多个实施例的系统和方法的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段或代码的一部分，所述模块、程序段或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。也应当注意，在有些作为替换的实现中，方框中所标记的功能也可以以不同于附图中所标记的顺序发生。例如，两个连续的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。也要注意的是，框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合，可以用执行规定的功能或操作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。
以上已经描述了本申请的各实施例，上述说明是示例性的，并非穷尽性的，并且也不限于所披露的各实施例。在不偏离所说明的各实施例的范围和精神的情况下，对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。本文中所用术语的选择，旨在最好地解释各实施例的原理、实际应用或对市场中的技术的改进，或者使本技术领域的其它普通技术人员能理解本文披露的各实施例。
Claims (6)
1.一种自动制作阻抗测试文件的方法，其特征在于：
获取第一阻抗信息，所述第一阻抗信息为用户要求的阻抗信息，包括：原稿线距、阻抗值和阻抗公差；
获取第二阻抗信息，所述第二阻抗信息为PCB印制电路板的阻抗设计图像信息，包括：阻抗线、阻抗线端点、抗阻线端点坐标和阻抗线网络线距；
根据所述第一阻抗信息中的原稿线距，确定阻抗线类型；
根据所述第二阻抗信息中的抗阻线端点坐标，计算阻抗线长度；
将所述阻抗线长度与阻抗线阈值比较，确定两个目标端点坐标，所述两个目标端点坐标分别为长度大于所述阻抗线阈值的阻抗线的两端端点坐标；
基于所述阻抗值、所述阻抗公差、所述阻抗线类型和所述两个目标端点坐标，生成阻抗测试文件；
所述确定两个目标端点坐标，包括：
若所述阻抗线长度大于或等于6inch，则确定第一类型的目标端点坐标，所述第一类型的目标端点坐标为优先级输出的目标阻抗线两端端点坐标参数；
若所述阻抗线长度大于2inch且小于inch，则确定第二类型的目标端点坐标，所述第二类型的目标端点坐标为次级输出的目标阻抗线两端端点坐标参数；
所述获取第二阻抗信息之后，还包括：
根据所述抗阻线端点，确定测试接地点，所述测试接地点为阻抗测试设备用于测试阻抗值的起点或终端，包括：
所述测试接地点在圆形范围内，所述圆形范围为以抗阻线端点为原点，半径为4mm的圆；
所述生成阻抗测试文件之后，包括：
根据所述阻抗线长度L，确定测试区间范围；
所述测试区间范围在所述阻抗线之内，且长度大于0.3L；
经验测试区间范围为阻抗线长度L的五分之二，其中，阻抗线取其线长的30％作为起点、70％作为终点进行测量阻值。
2.根据权利要求1所述的方法，其特征在于，所述确定阻抗线类型，包括：
所述原稿线距为非负数；
若所述原稿线距等于0，则确定第一阻抗线类型，所述第一阻抗线类型为单端阻抗线；
若所述原稿线距大于0，则确定第二阻抗线类型，所述第二阻抗线类型为差分阻抗线。
3.根据权利要求1所述的方法，其特征在于，所述计算阻抗线长度L，包括：
基于所述第二阻抗信息中的抗阻线端点坐标，生成直角三角形，所述直角三角形的斜边为所述抗阻线的两个端点连线；
根据所述直角三角形，计算得到阻抗线长度，所述阻抗线长度为所述直角三角形斜边的长度。
4.根据权利要求3所述的方法，其特征在于，所述计算得到阻抗线长度，包括：
根据公式一计算阻抗线长度；
所述公式一为：
a2×b2＝c2
所述a为两个端点在x轴上的直线距离，所述b为两个端点在y轴上的直线距离，所述c为两个端点的直线距离。
5.一种电子设备，其特征在于，包括：
处理器；以及
存储器，其上存储有可执行代码，当所述可执行代码被所述处理器执行时，使所述处理器执行如权利要求1-4中任一项所述的方法。
6.一种非暂时性机器可读存储介质，其上存储有可执行代码，当所述可执行代码被电子设备的处理器执行时，使所述处理器执行如权利要求1-4中任一项所述的方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110224783.1A CN112946365B (zh) | 2021-03-01 | 2021-03-01 | 自动制作阻抗测试文件的方法、电子设备及存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110224783.1A CN112946365B (zh) | 2021-03-01 | 2021-03-01 | 自动制作阻抗测试文件的方法、电子设备及存储介质 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112946365A CN112946365A (zh) | 2021-06-11 |
| CN112946365B true CN112946365B (zh) | 2024-05-28 |
Family
ID=76246879
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110224783.1A Active CN112946365B (zh) | 2021-03-01 | 2021-03-01 | 自动制作阻抗测试文件的方法、电子设备及存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112946365B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114152615A (zh) * | 2021-10-12 | 2022-03-08 | 宏华胜精密电子(烟台)有限公司 | 电路板检测设备的检测方法、装置、设备及存储介质 |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101364174A (zh) * | 2007-08-09 | 2009-02-11 | 鸿富锦精密工业（深圳）有限公司 | 印刷电路板测试文件生成系统及方法 |
| CN104502715A (zh) * | 2014-12-31 | 2015-04-08 | 广州兴森快捷电路科技有限公司 | 阻抗板的阻抗测试方法 |
| CN105158571A (zh) * | 2015-09-23 | 2015-12-16 | 深圳崇达多层线路板有限公司 | Pcb阻抗测试条自动生成方法及装置 |
| CN107656187A (zh) * | 2017-09-07 | 2018-02-02 | 南京协辰电子科技有限公司 | 一种差分线路测试信息确定方法及设备 |
| CN107656141A (zh) * | 2017-09-22 | 2018-02-02 | 信利光电股份有限公司 | 线路上位置点阻抗测试方法、系统、装置及可读存储介质 |
| CN107908828A (zh) * | 2017-10-26 | 2018-04-13 | 惠州市金百泽电路科技有限公司 | 一种自动制作pcb板阻抗测试条的方法 |
| CN108875194A (zh) * | 2018-06-12 | 2018-11-23 | 昆山大洋电路板有限公司 | 一种用于印刷线路板的阻抗测试图形自动生成方法 |
| TW201931178A (zh) * | 2018-01-02 | 2019-08-01 | 奇景光電股份有限公司 | 電路佈局圖案之阻抗值計算方法及佈局檢測系統 |
| CN111141954A (zh) * | 2020-01-02 | 2020-05-12 | 北京半导体专用设备研究所（中国电子科技集团公司第四十五研究所） | 电阻网络的测试文件生成方法、装置及电子设备 |
| CN111770637A (zh) * | 2020-07-22 | 2020-10-13 | 浪潮电子信息产业股份有限公司 | 一种pcb上引脚处的走线方法、走线装置及走线设备 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI445980B (zh) * | 2010-06-25 | 2014-07-21 | Hon Hai Prec Ind Co Ltd | 訊號完整性測試系統及方法 |
| US9354270B2 (en) * | 2014-06-13 | 2016-05-31 | Oracle International Corporation | Step drill test structure of layer depth sensing on printed circuit board |
-
2021
- 2021-03-01 CN CN202110224783.1A patent/CN112946365B/zh active Active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101364174A (zh) * | 2007-08-09 | 2009-02-11 | 鸿富锦精密工业（深圳）有限公司 | 印刷电路板测试文件生成系统及方法 |
| CN104502715A (zh) * | 2014-12-31 | 2015-04-08 | 广州兴森快捷电路科技有限公司 | 阻抗板的阻抗测试方法 |
| CN105158571A (zh) * | 2015-09-23 | 2015-12-16 | 深圳崇达多层线路板有限公司 | Pcb阻抗测试条自动生成方法及装置 |
| CN107656187A (zh) * | 2017-09-07 | 2018-02-02 | 南京协辰电子科技有限公司 | 一种差分线路测试信息确定方法及设备 |
| CN107656141A (zh) * | 2017-09-22 | 2018-02-02 | 信利光电股份有限公司 | 线路上位置点阻抗测试方法、系统、装置及可读存储介质 |
| CN107908828A (zh) * | 2017-10-26 | 2018-04-13 | 惠州市金百泽电路科技有限公司 | 一种自动制作pcb板阻抗测试条的方法 |
| TW201931178A (zh) * | 2018-01-02 | 2019-08-01 | 奇景光電股份有限公司 | 電路佈局圖案之阻抗值計算方法及佈局檢測系統 |
| CN108875194A (zh) * | 2018-06-12 | 2018-11-23 | 昆山大洋电路板有限公司 | 一种用于印刷线路板的阻抗测试图形自动生成方法 |
| CN111141954A (zh) * | 2020-01-02 | 2020-05-12 | 北京半导体专用设备研究所（中国电子科技集团公司第四十五研究所） | 电阻网络的测试文件生成方法、装置及电子设备 |
| CN111770637A (zh) * | 2020-07-22 | 2020-10-13 | 浪潮电子信息产业股份有限公司 | 一种pcb上引脚处的走线方法、走线装置及走线设备 |
Non-Patent Citations (2)
| Title |
|---|
| PCB阻抗测试研究;刘文敏;王红飞;陈蓓;;印制电路信息(第03期) * |
| 刘文敏 ; 王红飞 ; 陈蓓 ; .PCB阻抗测试研究.印制电路信息.2015,(第03期), * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112946365A (zh) | 2021-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8458645B2 (en) | Electronic device and method for checking layout of printed circuit board | |
| CN108536915B (zh) | 一种印刷电路板pcb设计图中焊盘设计方法和装置 | |
| CN112946365B (zh) | 自动制作阻抗测试文件的方法、电子设备及存储介质 | |
| US20080109773A1 (en) | Analyzing Impedance Discontinuities In A Printed Circuit Board | |
| US20140173549A1 (en) | Computing device and method of checking wiring diagrams of pcb | |
| TW201310267A (zh) | 佈線檢查系統及方法 | |
| US7117459B2 (en) | Layout check system | |
| CN109299538B (zh) | 一种布图设计的检测方法及装置 | |
| CN101908082B (zh) | 印刷电路板的阻抗设计方法及阻抗设计装置 | |
| US8839182B2 (en) | System and method for checking signal transmission line | |
| US20100030358A1 (en) | Automatic wiring apparatus, automatic wiring method, automatic wiring program and computer-readable recording medium on which the program is recorded | |
| US20130304413A1 (en) | Computing device and method for testing electromagnetic compatiblity of printed circuit board | |
| CN107656187B (zh) | 一种差分线路测试信息确定方法及设备 | |
| TWI503684B (zh) | 印刷電路檢查方法與裝置 | |
| TWI612434B (zh) | 電路佈局的短路檢測方法與裝置 | |
| JP4283647B2 (ja) | レイアウトチェックシステム | |
| US20050275423A1 (en) | System and method for checking a layout of circuit traces on a PCB | |
| JP4082906B2 (ja) | プリント基板ｃａｄにおけるクリアランスチェック方法及びコンピュータプログラム | |
| JPH11282895A (ja) | 電気系ｃａｄネットデータ検証方法および電気系ｃａｄネットデータ検証プログラムを記録した媒体 | |
| CN114818604B (zh) | 一种用于修正数字版图上短路缺陷的方法以及装置 | |
| TWI681309B (zh) | 電子裝置測試資料庫產生方法 | |
| CN110501626B (zh) | 电子装置测试数据库产生方法 | |
| CN117669479A (zh) | Pcb走线设计检测方法、装置、终端设备和存储介质 | |
| CN118261109A (zh) | 一种pcb设计间距的检查方法、装置、设备及存储介质 | |
| JP3630242B2 (ja) | 基板ｃａｄシステムにおけるクリアランスチェック処理方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |