CN107656141A - 线路上位置点阻抗测试方法、系统、装置及可读存储介质 - Google Patents
线路上位置点阻抗测试方法、系统、装置及可读存储介质 Download PDFInfo
- Publication number
- CN107656141A CN107656141A CN201710867523.XA CN201710867523A CN107656141A CN 107656141 A CN107656141 A CN 107656141A CN 201710867523 A CN201710867523 A CN 201710867523A CN 107656141 A CN107656141 A CN 107656141A
- Authority
- CN
- China
- Prior art keywords
- impedance
- point
- circuit
- test
- mrow
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
- G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
Abstract
本申请公开了一种线路上位置点阻抗测试方法,包括:所述线路进行阻抗测试,获取所述线路阻抗测量数据组成的测试阻抗曲线;设置所述测试阻抗曲线上第一个波谷上升一半处的测试点M(a,b)为起点,设置所述测试阻抗曲线上最后一段上升曲线上上升一半的测试点N(c,d)为终点;获取所述线路的全长l;对任一位置点,当已获取所述位置点和所述线路的测试起始端的距离s,按照公式计算得到测试阻抗曲线上对应的测试点Q的横坐标,得到所述位置点的阻抗。本发明获取了整段线路的阻抗测试曲线,以及曲线上测试点与线路上位置点之间的对应关系,通过所述对应关系,可以获得线路上某一具体位置点的阻抗情况。本申请还公开了线路上位置点阻抗测试系统、装置及可读存储介质。
Description
技术领域
本发明涉及电子线路,特别涉及一种线路上位置点阻抗测试方法、系统、装置及可读存储介质。
背景技术
电导线路是电子技术中重要的硬件之一,一般以线束或集成线路板的形式工作。随着电子技术的发展,对于电子线路的质量要求越来越高,其线路阻抗是检验线路质量的一项重要参数。目前线路的检测方法包括开短路测试、飞针测试等,这些方法能得到整体线路的阻抗值,但因为算法本身的缘故,只能依据得到的阻抗值判断整段线路的开断路情况,无法获取线路上某一具体位置点的阻抗情况。
发明内容
有鉴于此,本发明的目的在于提供一种线路上位置点阻抗测试方法、系统、装置及可读存储介质。其具体方案如下:
一种线路上位置点阻抗测试方法,包括:
通过阻抗测试仪对所述线路进行阻抗测试,获取所述线路阻抗测量数据组成的测试阻抗曲线;其中,所述测试阻抗曲线横坐标为测试时间,纵坐标为对应的阻抗;
设置所述测试阻抗曲线上第一个波谷上升一半处的测试点M(a,b)为起点,设置所述测试阻抗曲线上最后一段上升曲线上上升一半的测试点N(c,d)为终点;
获取所述线路的全长l;
对任一位置点,当已获取所述位置点和所述线路的测试起始端的距离s,按照公式:
计算得到测试阻抗曲线上对应的测试点Q的横坐标x;
根据测试阻抗曲线上测试点Q的横坐标x,得到对应的点Q坐标(x,y),从而得到所述位置点的阻抗。
优选的,所述测试方法还包括:
当已获取所述测试阻抗曲线上某一点P的坐标(m,n),按照公式:
得到所述点P对应的位置点与所述线路的测试起始端的距离r,确认所述点P对应的位置点和该位置点的阻抗。
优选的,所述测试方法还包括:
对任一测试点,计算误差区间内阻抗的平均值,获取该测试点的修正阻抗;其中,所述误差区间为该测试点的横坐标±预设误差值的取值区间,且所述线路上存在与该测试点对应的位置点。
优选的,所述测试方法还包括:
判断该位置点的所述修正阻抗是否在规定阻抗范围内;如果否,则判定该位置点阻抗异常。
本发明还公开了一种线路上位置点阻抗测试系统,包括:
曲线获取模块,用于通过阻抗测试仪对所述线路进行阻抗测试,获取所述线路阻抗测量数据组成的测试阻抗曲线;其中,所述测试阻抗曲线横坐标为测试时间,纵坐标为对应的阻抗;
端点设置模块,用于设置所述测试阻抗曲线上第一个波谷上升一半处的测试点M(a,b)为起点,设置所述测试阻抗曲线上最后一段上升曲线上上升一半的测试点N(c,d)为终点;
线长获取模块,用于获取所述线路的全长l;
坐标获取模块,用于对任一位置点,当已获取所述位置点和所述线路的测试起始端的距离s,按照公式:
计算得到测试阻抗曲线上对应的测试点Q的横坐标x;
阻抗获取模块,用于根据测试阻抗曲线上测试点Q的横坐标x,得到对应的点Q坐标(x,y),从而得到所述位置点的阻抗。
优选的,所述测试系统还包括:
距离获取模块,用于当已获取所述测试阻抗曲线上某一点P的坐标(m,n),按照公式:
得到所述点P对应的位置点与所述线路的测试起始端的距离r,确认所述点P对应的位置点和该位置点的阻抗。
优选的,所述测试系统还包括:
阻抗修正模块,用于对任一测试点,计算误差区间内阻抗的平均值,获取该测试点的修正阻抗;其中,所述误差区间为该测试点的横坐标±预设误差值的取值区间,且所述线路上存在与该测试点对应的位置点。
优选的,所述测试系统还包括:
判断模块,用于判断该位置点的所述修正阻抗是否在规定阻抗范围内;如果否,则判定该位置点阻抗异常。
本发明还公开了一种线路上位置点阻抗测试装置,包括:
存储器,用于存储计算机程序;
处理器,用于执行所述计算机程序时实现如上文所述线路上位置点阻抗测试方法的步骤。
本发明还公开了一种可读存储介质,所述可读存储介质上存储有计算机程序,所述计算机程序被处理器执行时实现如上文所述线路上位置点阻抗测试方法的步骤。
本发明公开了一种线路上位置点阻抗测试方法,包括:通过阻抗测试仪对所述线路进行阻抗测试,获取所述线路阻抗测量数据组成的测试阻抗曲线;其中,所述测试阻抗曲线横坐标为测试时间,纵坐标为对应的阻抗;设置所述测试阻抗曲线上第一个波谷上升一半处的测试点M(a,b)为起点,设置所述测试阻抗曲线上最后一段上升曲线上上升一半的测试点N(c,d)为终点;获取所述线路的全长l;对任一位置点,当已获取所述位置点和所述线路的测试起始端的距离s,按照公式计算得到测试阻抗曲线上对应的测试点Q的横坐标x;根据测试阻抗曲线上测试点Q的横坐标x,得到对应的点Q坐标(x,y),从而得到所述位置点的阻抗。本发明获取了整段线路的阻抗测试曲线,且获取了曲线上测试点与线路上位置点之间的对应关系,通过所述对应关系,可以获得线路上某一具体位置点的阻抗情况。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据提供的附图获得其他的附图。
图1为一种线路上位置点阻抗测试方法的步骤流程图;
图2为一具体实际线路的阻抗测量曲线;
图3为一种线路上位置点阻抗测试系统的结构分布图;
图4为一种线路上位置点阻抗测试装置的结构分布图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
本发明实施例公开了一种线路上位置点阻抗测试方法,参见图1所示,包括:
S1:通过阻抗测试仪对所述线路进行阻抗测试,获取所述线路阻抗测量数据组成的测试阻抗曲线;
其中,所述测试阻抗曲线横坐标为测试时间,纵坐标为对应的阻抗;
S2:设置所述测试阻抗曲线上第一个波谷上升一半处的测试点M(a,b)为起点,设置所述测试阻抗曲线上最后一段上升曲线上上升一半的测试点N(c,d)为终点;
可以理解的是,测试阻抗曲线上曲线MN对应实际线路测试起始端到终端。
S3:获取所述线路的全长l;
可以理解的是,步骤S3在步骤S4之前完成即可,并不限制S3与S1或S2的动作先后。
S4:对任一位置点,当已获取所述位置点和所述线路的测试起始端的距离s,按照公式:
计算得到测试阻抗曲线上对应的测试点Q的横坐标x;
可以理解的是,由于阻抗测试曲线上曲线MN与实际线段为线性关系一一对应,因此当已知一方,可以通过位置关系和长度比例计算得到另外一方。
进一步的,当已获取所述测试阻抗曲线上某一点P的坐标(m,n),按照公式:
得到所述点P对应的位置点与所述线路的测试起始端的距离r,确认所述点P对应的位置点和该位置点的阻抗。
S5:根据测试阻抗曲线上测试点Q的横坐标x,得到对应的点Q坐标(x,y),从而得到所述位置点的阻抗。
更具体的,对某一实际线路应用本方法测量,该实际线路的线长测得为66.03mm,获得的阻抗测试曲线如图2所示,其中起点为点1,横坐标111.56ps,终点为点2,横坐标790.09ps。
通过上述方法对图中光标标记的点3、4、5、6、7、8、9进行测试点坐标和位置点距离的计算,例如点3的横坐标为170.89ps,通过计算
得点3对应位置点距离测试起始端距离为5.773mm,阻抗值为99.452Ω。
其余点的计算类似于上述方法,最终得到以下结果:
点4对应位置点距离测试起始端的距离为10.602mm,阻抗值为106.29Ω;
点5对应位置点距离测试起始端的距离为15.432mm,阻抗值为104.48Ω;
点6对应位置点距离测试起始端的距离为20.471mm,阻抗值为108.91Ω;
点7对应位置点距离测试起始端的距离为24.460mm,阻抗值为106.31Ω;
点8对应位置点距离测试起始端的距离为30.338mm,阻抗值为108.82Ω;
点9对应位置点距离测试起始端的距离为58.472mm,阻抗值为102.90Ω。
由此可以监控整段线路的具体某个点的装置,只要移动光标到该点对应的目标线路点,就可以获得它的阻抗值。
本实施例公开了一种线路上位置点阻抗测试方法,包括:通过阻抗测试仪对所述线路进行阻抗测试,获取所述线路阻抗测量数据组成的测试阻抗曲线;其中,所述测试阻抗曲线横坐标为测试时间,纵坐标为对应的阻抗;设置所述测试阻抗曲线上第一个波谷上升一半处的测试点M(a,b)为起点,设置所述测试阻抗曲线上最后一段上升曲线上上升一半的测试点N(c,d)为终点;获取所述线路的全长l;对任一位置点,当已获取所述位置点和所述线路的测试起始端的距离s,按照公式计算得到测试阻抗曲线上对应的测试点Q的横坐标x;根据测试阻抗曲线上测试点Q的横坐标x,得到对应的点Q坐标(x,y),从而得到所述位置点的阻抗。本实施例获取了整段线路的阻抗测试曲线,且获取了曲线上测试点与线路上位置点之间的对应关系,通过所述对应关系,可以获得线路上某一具体位置点的阻抗情况。
本发明实施例公开了一种具体的线路上位置点阻抗测试方法,相对于上一实施例,本实施例对技术方案作了进一步的说明和优化。具体的:
所述测试方法还包括:
对任一测试点,计算误差区间内阻抗的平均值,获取该测试点的修正阻抗;其中,所述误差区间为该测试点的横坐标±预设误差值的取值区间,且所述线路上存在与该测试点对应的位置点。
可以理解的是,在上文中测量实际线路长度时存在一定的误差,所以考虑该误差,通过对阻抗值进行修正能够获得更准确的结果。
所述测试方法还包括:
判断该位置点的所述修正阻抗是否在规定阻抗范围内;如果否,则判定该位置点阻抗异常。
进一步的,对上一实施例中获得的阻抗值进行判断,获得线路上位置点是否异常的信息,作为对上一实施例的补充和完善。
本实施例还公开了一种线路上位置点阻抗测试系统,参见图3所示,包括:
曲线获取模块01,用于通过阻抗测试仪对所述线路进行阻抗测试,获取所述线路阻抗测量数据组成的测试阻抗曲线;其中,所述测试阻抗曲线横坐标为测试时间,纵坐标为对应的阻抗;
端点设置模块02,用于设置所述测试阻抗曲线上第一个波谷上升一半处的测试点M(a,b)为起点,设置所述测试阻抗曲线上最后一段上升曲线上上升一半的测试点N(c,d)为终点;
线长获取模块03,用于获取所述线路的全长l;
坐标获取模块04,用于对任一位置点,当已获取所述位置点和所述线路的测试起始端的距离s,按照公式:
计算得到测试阻抗曲线上对应的测试点Q的横坐标x;
阻抗获取模块05,用于根据测试阻抗曲线上测试点Q的横坐标x,得到对应的点Q坐标(x,y),从而得到所述位置点的阻抗。
优选的,所述测试系统还包括:
距离获取模块,用于当已获取所述测试阻抗曲线上某一点P的坐标(m,n),按照公式:
得到所述点P对应的位置点与所述线路的测试起始端的距离r,确认所述点P对应的位置点和该位置点的阻抗。
优选的,所述测试系统还包括:
阻抗修正模块,用于对任一测试点,计算误差区间内阻抗的平均值,获取该测试点的修正阻抗;其中,所述误差区间为该测试点的横坐标±预设误差值的取值区间,且所述线路上存在与该测试点对应的位置点。
优选的,所述测试系统还包括:
判断模块,用于判断该位置点的所述修正阻抗是否在规定阻抗范围内;如果否,则判定该位置点阻抗异常。
本实施例还公开了一种线路上位置点阻抗测试装置,参见图4所示,包括:
存储器11,用于存储计算机程序;
处理器12,用于执行所述计算机程序时实现如上文所述线路上位置点阻抗测试方法的步骤。
本实施例还相应公开了一种可读存储介质,所述可读存储介质上存储有计算机程序,所述计算机程序被处理器执行时实现如上文所述线路上位置点阻抗测试方法的步骤。
最后,还需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上对本发明所提供的一种线路上位置点阻抗测试方法、系统、装置及可读存储介质进行了详细介绍,本文中应用了具体个例对本发明的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本发明的方法及其核心思想;同时,对于本领域的一般技术人员,依据本发明的思想,在具体实施方式及应用范围上均会有改变之处,综上所述,本说明书内容不应理解为对本发明的限制。
Claims (10)
1.一种线路上位置点阻抗测试方法,其特征在于,包括:
通过阻抗测试仪对所述线路进行阻抗测试,获取所述线路阻抗测量数据组成的测试阻抗曲线;其中,所述测试阻抗曲线横坐标为测试时间,纵坐标为对应的阻抗;
设置所述测试阻抗曲线上第一个波谷上升一半处的测试点M(a,b)为起点,设置所述测试阻抗曲线上最后一段上升曲线上上升一半的测试点N(c,d)为终点;
获取所述线路的全长l;
对任一位置点,当已获取所述位置点和所述线路的测试起始端的距离s,按照公式:
<mrow>
<mi>x</mi>
<mo>=</mo>
<mi>a</mi>
<mo>+</mo>
<mrow>
<mo>(</mo>
<mi>c</mi>
<mo>-</mo>
<mi>a</mi>
<mo>)</mo>
</mrow>
<mo>&times;</mo>
<mfrac>
<mi>s</mi>
<mi>l</mi>
</mfrac>
</mrow>
计算得到测试阻抗曲线上对应的测试点Q的横坐标x;
根据测试阻抗曲线上测试点Q的横坐标x,得到对应的点Q坐标(x,y),从而得到所述位置点的阻抗。
2.根据权利要求1所述的测试方法,其特征在于,还包括:
当已获取所述测试阻抗曲线上某一点P的坐标(m,n),按照公式:
<mrow>
<mi>r</mi>
<mo>=</mo>
<mfrac>
<mrow>
<mi>m</mi>
<mo>-</mo>
<mi>a</mi>
</mrow>
<mrow>
<mi>c</mi>
<mo>-</mo>
<mi>a</mi>
</mrow>
</mfrac>
<mo>&times;</mo>
<mi>l</mi>
</mrow>
得到所述点P对应的位置点与所述线路的测试起始端的距离r,确认所述点P对应的位置点和该位置点的阻抗。
3.根据权利要求1或2所述的测试方法,其特征在于,还包括:
对任一测试点,计算误差区间内阻抗的平均值,获取该测试点的修正阻抗;其中,所述误差区间为该测试点的横坐标±预设误差值的取值区间,且所述线路上存在与该测试点对应的位置点。
4.根据权利要求3所述的测试方法,其特征在于,还包括:
判断该位置点的所述修正阻抗是否在规定阻抗范围内;如果否,则判定该位置点阻抗异常。
5.一种线路上位置点阻抗测试系统,其特征在于,包括:
曲线获取模块,用于通过阻抗测试仪对所述线路进行阻抗测试,获取所述线路阻抗测量数据组成的测试阻抗曲线;其中,所述测试阻抗曲线横坐标为测试时间,纵坐标为对应的阻抗;
端点设置模块,用于设置所述测试阻抗曲线上第一个波谷上升一半处的测试点M(a,b)为起点,设置所述测试阻抗曲线上最后一段上升曲线上上升一半的测试点N(c,d)为终点;
线长获取模块,用于获取所述线路的全长l;
坐标获取模块,用于对任一位置点,当已获取所述位置点和所述线路的测试起始端的距离s,按照公式:
<mrow>
<mi>x</mi>
<mo>=</mo>
<mi>a</mi>
<mo>+</mo>
<mrow>
<mo>(</mo>
<mi>c</mi>
<mo>-</mo>
<mi>a</mi>
<mo>)</mo>
</mrow>
<mo>&times;</mo>
<mfrac>
<mi>s</mi>
<mi>l</mi>
</mfrac>
</mrow>
计算得到测试阻抗曲线上对应的测试点Q的横坐标x;
阻抗获取模块,用于根据测试阻抗曲线上测试点Q的横坐标x,得到对应的点Q坐标(x,y),从而得到所述位置点的阻抗。
6.根据权利要求5所述的测试系统,其特征在于,还包括:
距离获取模块,用于当已获取所述测试阻抗曲线上某一点P的坐标(m,n),按照公式:
<mrow>
<mi>r</mi>
<mo>=</mo>
<mfrac>
<mrow>
<mi>m</mi>
<mo>-</mo>
<mi>a</mi>
</mrow>
<mrow>
<mi>c</mi>
<mo>-</mo>
<mi>a</mi>
</mrow>
</mfrac>
<mo>&times;</mo>
<mi>l</mi>
</mrow>
得到所述点P对应的位置点与所述线路的测试起始端的距离r,确认所述点P对应的位置点和该位置点的阻抗。
7.根据权利要求5或6所述的测试系统,其特征在于,还包括:
阻抗修正模块,用于对任一测试点,计算误差区间内阻抗的平均值,获取该测试点的修正阻抗;其中,所述误差区间为该测试点的横坐标±预设误差值的取值区间,且所述线路上存在与该测试点对应的位置点。
8.根据权利要求7所述的测试系统,其特征在于,还包括:
判断模块,用于判断该位置点的所述修正阻抗是否在规定阻抗范围内;如果否,则判定该位置点阻抗异常。
9.一种线路上位置点阻抗测试装置,其特征在于,包括:
存储器,用于存储计算机程序;
处理器,用于执行所述计算机程序时实现如权利要求1至4任一项所述线路上位置点阻抗测试方法的步骤。
10.一种可读存储介质,其特征在于,所述可读存储介质上存储有计算机程序,所述计算机程序被处理器执行时实现如权利要求1至5任一项所述线路上位置点阻抗测试方法的步骤。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710867523.XA CN107656141A (zh) | 2017-09-22 | 2017-09-22 | 线路上位置点阻抗测试方法、系统、装置及可读存储介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710867523.XA CN107656141A (zh) | 2017-09-22 | 2017-09-22 | 线路上位置点阻抗测试方法、系统、装置及可读存储介质 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN107656141A true CN107656141A (zh) | 2018-02-02 |
Family
ID=61131246
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710867523.XA Pending CN107656141A (zh) | 2017-09-22 | 2017-09-22 | 线路上位置点阻抗测试方法、系统、装置及可读存储介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN107656141A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112946365A (zh) * | 2021-03-01 | 2021-06-11 | 广州广合科技股份有限公司 | 自动制作阻抗测试文件的方法、电子设备及存储介质 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101876674A (zh) * | 2009-04-30 | 2010-11-03 | 鸿富锦精密工业(深圳)有限公司 | 特性阻抗测试系统及方法 |
CN201859179U (zh) * | 2010-09-01 | 2011-06-08 | 深圳市深联电路有限公司 | 一种pcb快速阻抗测试系统 |
CN104931785A (zh) * | 2015-05-24 | 2015-09-23 | 北京工业大学 | 一种基于众数法的pcb特性阻抗的测试方法 |
CN105675990A (zh) * | 2016-01-01 | 2016-06-15 | 广州兴森快捷电路科技有限公司 | 多层互连线路板的链路阻抗测试方法 |
-
2017
- 2017-09-22 CN CN201710867523.XA patent/CN107656141A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101876674A (zh) * | 2009-04-30 | 2010-11-03 | 鸿富锦精密工业(深圳)有限公司 | 特性阻抗测试系统及方法 |
CN201859179U (zh) * | 2010-09-01 | 2011-06-08 | 深圳市深联电路有限公司 | 一种pcb快速阻抗测试系统 |
CN104931785A (zh) * | 2015-05-24 | 2015-09-23 | 北京工业大学 | 一种基于众数法的pcb特性阻抗的测试方法 |
CN105675990A (zh) * | 2016-01-01 | 2016-06-15 | 广州兴森快捷电路科技有限公司 | 多层互连线路板的链路阻抗测试方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112946365A (zh) * | 2021-03-01 | 2021-06-11 | 广州广合科技股份有限公司 | 自动制作阻抗测试文件的方法、电子设备及存储介质 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105224132B (zh) | 一种压力传感器的校准方法及装置 | |
CN106487462B (zh) | 一种插入损耗测试方法与系统 | |
CN103675022B (zh) | Tds检测方法、检测装置和检测系统 | |
CN106019207A (zh) | 一种电能计量校准方法 | |
CN110780128A (zh) | 一种敏感设备电压暂降故障概率评估方法 | |
CN103487955B (zh) | 一种短路测量方法 | |
CN102200554A (zh) | 电阻测试结构及测试方法 | |
CN103969614A (zh) | 一种数字万用表的校准方法 | |
CN104991214B (zh) | 数字集成电路直流参数标准复现方法及标准装置 | |
CN107589351B (zh) | 一种用于绝缘子检测机器人的低、零值绝缘子检测方法 | |
CN107656141A (zh) | 线路上位置点阻抗测试方法、系统、装置及可读存储介质 | |
US7404158B2 (en) | Inspection method and inspection apparatus for semiconductor integrated circuit | |
CN107589300A (zh) | 一种线路阻抗检测方法、系统、装置与可读存储介质 | |
CN102621390B (zh) | 方块电阻测量方法以及方块电阻测量装置 | |
CN212646969U (zh) | 一种电能表动态响应时间特性的校验装置 | |
CN105372498B (zh) | 用于暂态电流测定的分流器阻抗参数确定方法 | |
CN103954854B (zh) | 一种对pogo pin电气性能进行测试的方法及装置 | |
CN106990343B (zh) | 电子元器件的测试方法及系统 | |
CN101246830A (zh) | 修正半导体引脚测试电压来校正输出电流的方法 | |
CN108828316B (zh) | 线路参数测量方法、装置及电子设备 | |
CN108763830A (zh) | 半导体器件的闪烁噪声模型及其提取方法 | |
CN107589396A (zh) | 一种基于常规电能校准器的动态性能溯源方法 | |
CN109407042B (zh) | 一种智能电表的校验方法 | |
CN109116112A (zh) | 一种导通电阻测试结构及方法 | |
CN106813703A (zh) | 一种测试产品功能的方法和装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180202 |