TWI612434B - 電路佈局的短路檢測方法與裝置 - Google Patents

電路佈局的短路檢測方法與裝置 Download PDF

Info

Publication number
TWI612434B
TWI612434B TW101120256A TW101120256A TWI612434B TW I612434 B TWI612434 B TW I612434B TW 101120256 A TW101120256 A TW 101120256A TW 101120256 A TW101120256 A TW 101120256A TW I612434 B TWI612434 B TW I612434B
Authority
TW
Taiwan
Prior art keywords
circuit
short
layout
physical
layer
Prior art date
Application number
TW101120256A
Other languages
English (en)
Other versions
TW201348998A (zh
Inventor
吳琳健
詹榮明
Original Assignee
緯創資通股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 緯創資通股份有限公司 filed Critical 緯創資通股份有限公司
Publication of TW201348998A publication Critical patent/TW201348998A/zh
Application granted granted Critical
Publication of TWI612434B publication Critical patent/TWI612434B/zh

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/281—Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
    • G01R31/2812—Checking for open circuits or shorts, e.g. solder bridges; Testing conductivity, resistivity or impedance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2115/00—Details relating to the type of the circuit
    • G06F2115/12—Printed circuit boards [PCB] or multi-chip modules [MCM]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)

Abstract

一種電路佈局的短路檢測方法及其裝置，所述之電路佈局的短路檢測方法包括：獲得電路佈局，其中電路佈局包括多個元件。從這些元件中搜尋電路佈局上的至少一個實體短路元件。調整至少一個實體短路元件，以使至少一個實體短路元件成為斷路狀態。檢查電路佈局是否發生短路。以及將至少一個實體短路元件回復為在被調整之前的至少一個實體短路元件。藉此，可精確的檢測出電路佈局中需要修正的短路錯誤。

Description

電路佈局的短路檢測方法與裝置
本發明是有關於一種電路佈局的分析方法，且特別是有關於一種電路佈局的短路檢測方法與裝置。
在各種電路板(例如，印刷電路板(Printed circuit board；PCB))的線路設計中，設計者經常因為各種線路編排需求或電路版本的不同而大量使用零歐姆電阻或內部短路元件(internal short circuit)，藉由零歐姆電阻或內部短路元件本身的特性使這些元件在其內部線路中形成短路。
但是，當印刷電路板中設置了大量的內部短路元件，並且利用電腦輔助軟體對印刷電路板的線路佈局作短路錯誤的檢查時，所檢測到的短路訊息除了包含非設計所需的、設計者希望看到的短路錯誤以外，還會將設計者先前故意使用的零歐姆電阻或內部短路元件顯露出來。因此，設計者需要花費額外的時間，從檢測到的短路訊息中識別出真正需要修正的短路錯誤。
圖1為藉由短路檢測軟體對線路佈局作短路檢測的檢測結果示意圖，請參照圖1。在對一線路佈局作短路檢測後，可由短路檢測軟體產生的線路比對顯示視窗101中包括異常短路記錄111，當中包括多筆的短路訊息。設計者需要花費額外時間以將各筆短路訊息與電路佈局中故意設 置的零歐姆電阻或內部短路元件逐一核對，才能找出真正需要修改的短路錯誤。
藉此，如何有效地略過設計者所故意設置的內部短路元件，並且順利找出真正需要修正的短路錯誤，便為本領域所欲解決的問題之一。
有鑑於此，本發明提出一種電路佈局的短路檢測方法與裝置，可直接略過設計者設置的實體短路元件，精確地檢測出電路佈局中需要修正的短路錯誤。
本發明提出一種電路佈局的短路檢測方法，所述之電路佈局的短路檢測方法包括獲得電路佈局，其中電路佈局包括多個元件。從這些元件中搜尋電路佈局上的至少一個實體短路元件。調整至少一個實體短路元件，以使至少一個實體短路元件成為斷路狀態。檢查電路佈局是否發生短路。以及將至少一個實體短路元件回復為在被調整之前的至少一個實體短路元件。
在本發明之一實施例中，所述之電路佈局更包括線路圖層，並且調整至少一個實體短路元件，以使至少一個實體短路元件成為斷路狀態包括額外設置替代圖層於至少一個實體短路元件在線路圖層的相應位置。以及合併電路佈局的線路圖層及替代圖層，以使至少一個實體短路元件成為斷路狀態。
在本發明之一實施例中，所述之將至少一個實體短路元件回復為在被調整之前的至少一個實體短路元件包括分離線路圖層及替代圖層，並移除替代圖層。
在本發明之一實施例中，所述之調整至少一個實體短路元件，以使至少一個實體短路元件成為斷路狀態包括置換至少一個實體短路元件為至少一個預設斷路元件。
在本發明之一實施例中，所述之調整至少一個實體短路元件，以使至少一個實體短路元件成為斷路狀態更包括在一線路標記表中記錄或顯示被置換的至少一個實體短路元件在電路佈局的相應位置。
在本發明之一實施例中，所述之將至少一個實體短路元件回復為在被調整之前的至少一個實體短路元件包括依據線路標記表，將電路佈局中的至少一個預設斷路元件分別置換回原本的至少一個實體短路元件。
在本發明之一實施例中，所述之檢查電路佈局是否發生短路包括當電路佈局被檢查出短路時，記錄並顯示短路所發生的至少一個短路位置。
在本發明之一實施例中，所述之檢查電路佈局是否發生短路更包括依據至少一個短路位置修正電路佈局上的線路。
在本發明之一實施例中，所述之電路佈局用以製作電路板，其中電路板為印刷電路板或軟性電路板。
本發明另提出一種電路佈局的短路檢測裝置，所述之電路佈局的短路檢測裝置包括佈局模組、搜尋模組、調整 模組、檢測模組以及回復模組。佈局模組獲得電路佈局，其中電路佈局包括多個元件。搜尋模組連接佈局模組，從這些元件中搜尋電路佈局上的至少一個實體短路元件。調整模組連接搜尋模組，調整至少一個實體短路元件，以使至少一個實體短路元件成為斷路狀態。檢測模組連接佈局模組與調整模組，檢查電路佈局是否發生短路。以及回復模組連接調整模組，將至少一個實體短路元件回復為在被調整之前的至少一個實體短路元件。
在本發明之一實施例中，所述之電路佈局更包括線路圖層，並且調整模組額外設置替代圖層於至少一個實體短路元件在線路圖層的相應位置。以及調整模組合併電路佈局的線路圖層及替代圖層，以使至少一個實體短路元件成為斷路狀態。
在本發明之一實施例中，所述之回復模組分離線路圖層及替代圖層，並移除替代圖層。
在本發明之一實施例中，所述之調整模組置換至少一個實體短路元件為至少一個預設斷路元件。
在本發明之一實施例中，所述之調整模組更在線路標記表中記錄或顯示被置換的至少一個實體短路元件在電路佈局的相應位置。
在本發明之一實施例中，所述之回復模組依據線路標記表，將電路佈局中的至少一個預設斷路元件分別置換回原本的至少一個實體短路元件。
在本發明之一實施例中，當所述之電路佈局被檢查出短路時，檢測模組記錄並顯示短路所發生的至少一個短路位置。
在本發明之一實施例中，所述之檢測模組更依據至少一個短路位置修正電路佈局上的線路。
基於上述，本發明實施例提出一種電路佈局的短路檢測方法與裝置，其在獲得的電路佈局上搜尋實體短路元件，並調整實體短路元件為斷路狀態，以便在檢測電路佈局是否發生短路時可以直接略過實體短路元件，而只針對非設計上需要的短路錯誤作短路檢測。在檢測完成之後，將實體短路元件回復為在被調整之前的實體短路元件。藉此，透過短路檢測程序所檢測出的異常短路訊息將不會包含設計者所故意設置的實體短路元件，大幅提昇短路檢測時的效率以及檢測精確度。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
為使電腦輔助軟體或相關線路檢測程序能有效地略過設計者所故意設置的內部短路元件，並且順利找出真正需要修正的短路錯誤，以減少設計者的工作程序，本發明實施例提出一種電路佈局的短路檢測方法，其可依據設計需求來偵測電路佈局中的實體短路元件並使其成為斷路狀態，然後才對此電路佈局進行短路檢測。在完成短路檢測 之後，本發明實施例會將實體短路元件回復為被調整之前的實體短路元件。藉此，在對元件數量龐大或線路複雜的電路佈局進行短路檢測程序時，本發明實施例可去除不是設計者所故意設置的短路訊息，讓設計者有效地針對真正的短路錯誤作修正。此外，本發明實施例更揭示了可用於體現上述短路檢測方法的短路檢測裝置。為了使本發明之內容更容易明瞭，以下特舉實施例作為本發明確實能夠據以實施的範例。
圖2為依據本發明之一實施例所繪示之電路佈局的短路檢測裝置200的方塊圖，圖3為依據本發明之第一實施例所繪示之電路佈局的短路檢測方法的流程圖；請先參照圖2，短路檢測裝置200包括佈局模組210、搜尋模組220、調整模組230、檢測模組240以及回復模組250。短路檢測裝置200是用來檢查一電路佈局中是否存有非設計者所故意設置的實體短路元件(即，真正的短路錯誤)，其中，此電路佈局可以用來製作電路板，且此電路板例如是一般的印刷電路板(Printed Circuit Boards,PCB)或軟性電路板(Flexible Printed Circuit Board,FPCB)，本發明不對此作限制。
請同時參照圖2與圖3，佈局模組210用來獲得電路佈局，其中此電路佈局可包括多個不同種類的電路元件，例如電阻(resistances)、電容(capacitive)、電晶體(transistor)或二極體(diode)等各式電子元件(步驟S310)。於本發明之各項實施例中，佈局模組210亦可具 備有供設計者對電路佈局中的元件或線路進行增加、編輯、載入、刪除...等動作的使用者界面。搜尋模組220連接於佈局模組210，用來從這些元件中搜尋此電路佈局上的至少一個實體短路元件(步驟S320)。特別說明的是，所述之至少一個實體短路元件通常是因電路佈局上的特殊需求，而被設計者所故意設置以使電路佈局中的一些線路呈現短路狀態的實體短路元件或線材，例如零歐姆(zero ohm)電阻、內部短路元件或跳線(jumper)等等。調整模組230連接於搜尋模組220，用來調整至少一個實體短路元件，以使至少一個實體短路元件成為斷路(open circuit)狀態(步驟S330)。藉此，在進行後續的短路檢測時，可事先排除這些實體短路元件被檢測出短路錯誤的情形。檢測模組240連接佈局模組210與調整模組230，用於檢查此電路佈局是否發生短路(步驟S340)。回復模組250連接於調整模組230，用來將至少一個實體短路元件(也就是，被調整為斷路狀態的至少一個實體短路元件)回復為在被調整之前的至少一個實體短路元件(步驟S350)。
具體來看，在佈局模組210獲得一電路板的電路佈局之後，搜尋模組220可以以多種方式來搜尋此電路佈局上的至少一個實體短路元件。舉例來說，為了方便對電路板的後續維護作業，或是讓此電路佈局適用於多種版本，通常電路佈局的設計者在設計含有故意設置的一些實體短路元件(例如，零歐姆電阻或內部短路元件等)或線材的電 路佈局時，設計者會額外將這些故意設置的實體短路元件在此電路佈局中的對應位置記錄在線路標記表(Netlist)中。透過此線路標記表，當需要對此線路佈局作短路檢測時，設計者可以依據此線路標記表來檢驗並略過設計者所故意設置的零歐姆電阻或內部短路元件等實體短路元件，以便找出真正的短路錯誤。因此，在一實施例中，搜尋模組220可以依據線路標記表以在電路佈局中定位出所有設計者所故意設置的實體短路元件的位置，然後由調整模組230將這些對應位置上的實體短路元件分別調整為斷路狀態。然後在執行完短路檢測後，在再由回復模組250將被調整為斷路狀態的至少一個實體短路元件回復為在被調整之前的至少一個實體短路元件。藉此，可避免設計者在執行短路檢測時，因為同時檢查到設計者所故意設置的實體短路元件，以及實際上導致線路異常的短路錯誤，而需要花費更多額外的時間來識別出會真正的短路錯誤。
在此請注意，佈局模組210、搜尋模組220、調整模組230、檢測模組240以及回復模組250可為硬體裝置、電路迴路、軟體程式、韌體或其組合，例如以邏輯電路元件組成的硬體裝置，而可分別執行上述之功能，或是儲存在電路佈局的短路檢測裝置200之硬碟或記憶體中的軟/軔體程式，其可載入電路佈局的短路檢測裝置200的處理器，而分別執行上述功能。換言之，應用此實施例者可依據其應用而對應調整上述實施方式。
更進一步來看，圖4為依據本發明之第二實施例所繪示之電路佈局的短路檢測方法的流程圖，請同時參照圖2與圖4。類似於第一實施例，佈局模組210獲得電路佈局，其中此電路佈局包括多個元件(步驟S410)。搜尋模組220從這些元件中搜尋此電路佈局上的至少一個實體短路元件，例如零歐姆電阻或內部短路元件等設計者所故意設置以使線路呈現短路狀態的實體短路元件或線材(步驟S420)。調整模組230將至少一個實體短路元件調整為斷路狀態(步驟S430)。因此，在檢測模組240檢查此電路佈局是否發生短路(步驟S442)之後，若此電路佈局中尚有短路存在，此時檢測模組240將會判斷此短路的情況為異常短路(因為所有設計者所故意設置的實體短路元件都已經在步驟S430中被調整為斷路狀態)。然後，檢測模組240記錄並顯示短路所發生的至少一個短路位置(步驟S444)，以便設計者可以依據檢測模組240記錄的至少一個短路位置來修正此電路佈局上的線路(即發生短路錯誤的線路)(步驟S446)。在本實施例中，檢測模組240可以將上述之至少一個短路位置記錄於線路標記表或者其他類似的標記表，以便設計者可以依據線路標記表進行除錯。以及，在執行完短路檢測之後，回復模組250將至少一個實體短路元件(即被調整為斷路狀態的至少一個實體短路元件)回復為在被調整之前的至少一個實體短路元件(步驟S450)。
一般來說，若一電路板的電路佈局較為簡單時，設計者只需使用一層的線路圖層來對此電路板進行電路佈局即可。而若一電路板的電路佈局過於複雜時，通常設計者會使用2到3層的線路圖層來對此電路板進行電路佈局。以此電路佈局上的多層次圖層概念為出發點，在本發明之一實施例中，藉由設置替代圖層於設計者所故意設置的實體短路元件在一線路圖層的相應位置，並將替代圖層與線路圖層合併，以及在執行完電路佈局的短路檢測之後將替代圖層與線路圖層分離的方式，即可在不需要實際地改變線路圖層上的電路佈局即可達到調整設計者所故意設置的實體短路元件為斷路狀態的目的。
圖5為依據本發明之第三實施例所繪示之電路佈局的短路檢測方法的流程圖，請同時參照圖2與圖5。佈局模組210獲得電路佈局，其中此電路佈局包括線路圖層以及多個元件(步驟S510)，其中線路圖層可以是單層或多層的線路圖層。搜尋模組220從這些元件中搜尋此電路佈局上的至少一個實體短路元件，例如零歐姆電阻或內部短路元件等被故意設置以使線路呈現短路狀態的實體短路元件或線材(步驟S520)。調整模組230額外設置替代圖層於至少一個實體短路元件在線路圖層的相應位置(步驟S532)，以及合併此電路佈局的替代圖層與線路圖層，以使至少一個實體短路元件調整為斷路狀態(步驟S534)。
舉例來說，圖6A、圖6B與圖6C為依據本發明之第三實施例所繪示之以替代圖層使實體短路元件600成為斷 路狀態的示意圖。請先參照圖6A，在一範例的電路佈局的線路圖層中，元件端點601以及元件端點602是位於線路圖層上，藉以標示為實體短路元件600的兩個端點。元件端點601以及元件端點602是透過設計者所故意設置的短路線路(例，虛線標示處611)使兩個端點連接而成為短路狀態。
請接續參照圖6B，替代圖層621被設置於實體短路元件600在線路圖層的相應位置上，以便斷開元件端點601以及元件端點602中間導通的線路。本發明實施例係以一線路線段作為替代圖層621的舉例，但並不受限於此，應用本實施例者可利用其他形狀的替代圖層621作為適例，只要將元件端點601以及元件端點602中間導通的線路斷開即可。
請接續參照圖6C，在替代圖層621與線路圖層合併後，導致實體短路元件600被調整為斷路元件630(即，使元件端點601以及元件端點602間的線路成為斷路狀態，如虛線標示處631所示)，以便後續的短路檢查程序可以直接略過故意設置的斷路元件630。
請再次參照圖2與圖5，在檢測模組240檢查此電路佈局是否發生短路(步驟S542)之後，若此電路佈局中尚有短路存在，此時檢測模組240將會判斷此短路為異常短路(因為所有當初故意設置的實體短路元件都已經在步驟S534中被調整為斷路狀態)。然後，檢測模組240記錄並顯示短路所發生的至少一個短路位置(步驟S544)，以便 設計者可以依據檢測模組240記錄的至少一短路位置來修正此電路佈局上的線路(步驟S546)。以及，在執行完短路檢測之後，回復模組250分離線路圖層與替代圖層，並移除替代圖層(例如，移除圖6B~6C所示的替代圖層621)，以將至少一個實體短路元件回復為在被調整之前的至少一個實體短路元件(步驟S550)，例如將圖6C的斷路元件630回復為圖6A的實體短路元件600。藉此，檢測人員不需要對線路圖層作任何的改變，即可有效的檢測出需要修正的短路錯誤。
從另一角度來看，線路標記表除了可以用來記錄設計者故意設置的實體短路元件或線材在電路佈局中的對應位置之外，其也可以作為記錄被置換為斷路元件(例如圖6C的斷路元件630)的實體短路元件或線材的對應位置之用。
圖7為依據本發明之第四實施例所繪示之電路佈局的短路檢測方法的流程圖，請同時參照圖3與圖7。佈局模組210獲得電路佈局，其中此電路佈局包括多個元件(步驟S710)。搜尋模組220從這些元件中搜尋此電路佈局上的至少一個實體短路元件，例如零歐姆電阻或內部短路元件等被故意設置以使線路呈現短路狀態的實體短路元件或線材(步驟S720)。調整模組230置換上述之至少一個實體短路元件為至少一個預設斷路元件(例如圖6C的斷路元件630)(步驟S732)，以及在線路標記表中記錄或顯示被置換的至少一個實體短路元件在此電路佈局的相應位置(步驟S734)。在檢測模組240檢查此電路佈局是否發 生短路(步驟S742)之後，若此電路佈局中尚有短路的情況存在，此時檢測模組240將會判斷此短路的情況為異常短路(因為所有當初故意設置的實體短路元件都已經在步驟S732中被置換為實體短路元件)。然後，檢測模組240記錄並顯示短路所發生的至少一個短路位置(步驟S744)，以便設計者可以依據檢測模組240記錄的至少一個短路位置來修正此電路佈局上的線路(步驟S746)。以及，在執行完短路檢測之後，回復模組250依據線路標記表，將此電路佈局中的上述之至少一個預設斷路元件分別置換回原本的至少一個實體短路元件(步驟S750)。據此，在執行完短路檢測以及針對短路錯誤的修正之後，依據線路標記表的記錄，被改變為預設斷路元件的實體短路元件可以迅速地被回復為原始的實體短路元件。
為了更清楚的突顯出本發明之實施例的電路佈局的短路檢測方法的功效，圖8為依據本發明之一實施例所繪示之短路檢測結果的示意圖。在本實施例中，在依據需求將一電路佈局的實體短路元件調整為斷路狀態之後，設計者可以透過短路檢測軟體(例如vSure)來對此電路佈局作短路情況的檢查。
請參照圖8，因設計上的需求而被設計者所故意設置的實體短路元件皆已事先被調整為斷路狀態，故短路檢測軟體產生的短路檢測結果視窗801中的異常短路記錄811只有一筆短路訊息(即為真正的短路錯誤)。藉此，設計者可以直接將此筆短路訊息判斷為短路錯誤並將其對應的 元件作修正，然後再將被調整的實體短路元件回復為被調整前的實體短路元件，即完成短路檢測與錯誤修復。而相對於圖1的短路檢測結果視窗101，設計者則需要從大量的異常短路記錄111中找出真正的短路錯誤，而導致許多寶貴的時間的浪費。
綜上所述，本發明的實施例中的電路佈局的短路檢測方法與裝置，其可獲得電路佈局，並在獲得的電路佈局上搜尋實體短路元件，以及調整設計者所故意設置的實體短路元件為斷路狀態，以便在檢測電路佈局是否發生短路時並不會將被調整過的實體短路元件歸類為短路錯誤，以提升檢測短路錯誤的精確性。而在短路檢測完成之後，將被調整後的實體短路元件回復為在被調整之前的實體短路元件。藉此，檢測出的短路錯誤將不會包含設計者所故意設置的實體短路元件，以減少設計者需要針對檢測結果再次識別真正的短路錯誤的時間，大幅提昇檢查短路錯誤時的效率與精確度。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
101、801‧‧‧短路檢測結果視窗
111、811‧‧‧異常短路記錄
200‧‧‧電路佈局的短路檢測裝置
210‧‧‧佈局模組
220‧‧‧搜尋模組
230‧‧‧調整模組
240‧‧‧檢測模組
250‧‧‧回復模組
600‧‧‧實體短路元件
601、602‧‧‧元件端點
611‧‧‧短路線路
621‧‧‧替代圖層
630‧‧‧斷路元件
631‧‧‧斷路線路
S310‧‧‧「獲得電路佈局，其中此電路佈局包括多個元件」的步驟
S320‧‧‧「從這些元件中搜尋此電路佈局上的至少一個實體短路元件」的步驟
S330‧‧‧「調整至少一個實體短路元件，以使至少一個實體短路元件成為斷路狀態」的步驟
S340‧‧‧「檢查此電路佈局是否發生短路」的步驟
S350‧‧‧「將至少一個實體短路元件回復為在被調整之前的至少一實體短路元件」的步驟
S410‧‧‧「獲得電路佈局，其中此電路佈局包括多個元件」的步驟
S420‧‧‧「從這些元件中搜尋此電路佈局上的至少一個實體短路元件」的步驟
S430‧‧‧「調整至少一個實體短路元件，以使至少一個實體短路元件成為斷路狀態」的步驟
S442‧‧‧「檢查此電路佈局是否發生短路」的步驟
S444‧‧‧「紀錄並顯示短路所發生的至少一短路位置」的步驟
S446‧‧‧「依據至少一短路位置修正此電路佈局上的線路」的步驟
S450‧‧‧「將至少一個實體短路元件回復為在被調整之前的至少一實體短路元件」的步驟
S510‧‧‧「獲得電路佈局，其中此電路佈局包括線路圖層以及多個元件」的步驟
S520‧‧‧「從這些元件中搜尋電路佈局上的至少一個實體短路元件」的步驟
S532‧‧‧「額外設置替代圖層於至少一實體短路元件在線路圖層的相應位置」的步驟
S534‧‧‧「合併此電路佈局的線路圖層及替代圖層，以使至少一實體短路元件成為斷路狀態」的步驟
S542‧‧‧「檢查此電路佈局是否發生短路」的步驟
S544‧‧‧「紀錄並顯示短路所發生的至少一短路位置」的步驟
S546‧‧‧「依據至少一短路位置修正此電路佈局上的線路」的步驟
S550‧‧‧「分離線路圖層及替代圖層，並移除替代圖層」的步驟
S710‧‧‧「獲得電路佈局，其中此電路佈局包括多個元件」的步驟
S720‧‧‧「從這些元件中搜尋此電路佈局上的至少一個實體短路元件」的步驟
S732‧‧‧「置換至少一實體短路元件為至少一個預設斷路元件」的步驟
S734‧‧‧「在線路標記表中紀錄或顯示被置換的至少一個實體短路元件在此電路佈局的相應位置」的步驟
S742‧‧‧「檢查此電路佈局是否發生短路」的步驟
S744‧‧‧「紀錄並顯示短路所發生的至少一短路位置」的步驟
S746‧‧‧「依據至少一短路位置修正此電路佈局上的線路」的步驟
S750‧‧‧「依據線路標記表，將此電路佈局中的至少一個預設斷路元件分別置換回原本的至少一個實體短路元件」的步驟
圖1為藉由短路檢測軟體對印刷電路板作短路檢測的檢測結果示意圖。
圖2為依據本發明之一實施例所繪示之電路佈局的短路檢測裝置的示意圖。
圖3為依據本發明之一實施例所繪示之電路佈局的短路檢測方法的流程圖。
圖4為依據本發明之一實施例所繪示之電路佈局的短路檢測方法的流程圖。
圖5為依據本發明之一實施例所繪示之電路佈局的短路檢測方法的流程圖。
圖6A、圖6B與圖6C為依據本發明之一實施例所繪示之以替代圖層使實體短路元件成為斷路狀態的示意圖。
圖7為依據本發明之一實施例所繪示之電路佈局的短路檢測方法的流程圖。
圖8為依據本發明之一實施例所繪示之短路檢測結果的示意圖。
S310‧‧‧「獲得電路佈局，其中此電路佈局包括多個元件」的步驟
S320‧‧‧「從這些元件中搜尋此電路佈局上的至少一個實體短路元件」的步驟
S330‧‧‧「調整至少一個實體短路元件，以使至少一個實體短路元件成為斷路狀態」的步驟
S340‧‧‧「檢查此電路佈局是否發生短路」的步驟
S350‧‧‧「將至少一個實體短路元件回復為在被調整之前的至少一實體短路元件」的步驟

Claims (14)

  1. 一種電路佈局的短路檢測方法，包括：獲得一電路佈局，其中該電路佈局包括多個元件與一線路圖層；從該些元件中搜尋該電路佈局上的至少一實體短路元件；調整該至少一實體短路元件，以使該至少一實體短路元件成為斷路狀態，包括：額外設置一替代圖層於該至少一實體短路元件在該線路圖層的相應位置；以及合併該電路佈局的該線路圖層及該替代圖層，以使該至少一實體短路元件成為斷路狀態；檢查該電路佈局是否發生短路；以及將該至少一實體短路元件回復為在被調整之前的該至少一實體短路元件，其中將該至少一實體短路元件回復為在被調整之前的該至少一實體短路元件包括下列步驟：分離該線路圖層及該替代圖層，並移除該替代圖層。
  2. 如申請專利範圍第1項所述之電路佈局的短路檢測方法，其中調整該至少一實體短路元件，以使該至少一實體短路元件成為斷路狀態包括下列步驟：置換該至少一實體短路元件為至少一預設斷路元件。
  3. 如申請專利範圍第2項所述之電路佈局的短路檢測方法，其中調整該至少一實體短路元件，以使該至少一實體短路元件成為斷路狀態更包括下列步驟：在一線路標記表中記錄或顯示被置換的該至少一實體短路元件在該電路佈局的相應位置。
  4. 如申請專利範圍第3項所述之電路佈局的短路檢測方法，其中將該至少一實體短路元件回復為在被調整之前的該至少一實體短路元件包括下列步驟：依據該線路標記表，將該電路佈局中的該至少一預設斷路元件分別置換回原本的該至少一實體短路元件。
  5. 如申請專利範圍第1項所述之電路佈局的短路檢測方法，其中檢查該電路佈局是否發生短路包括下列步驟：當該電路佈局被檢查出短路時，記錄並顯示短路所發生的至少一短路位置。
  6. 如申請專利範圍第5項所述之電路佈局的短路檢測方法，其中檢查該電路佈局是否發生短路更包括下列步驟：依據該至少一短路位置修正該電路佈局上的線路。
  7. 如申請專利範圍第1項所述之電路佈局的短路檢測方法，其中該電路佈局用以製作一電路板，其中該電路板為一印刷電路板或一軟性電路板。
  8. 一種電路佈局的短路檢測裝置，包括：一佈局模組，獲得一電路佈局，其中該電路佈局包括多個元件與一線路圖層； 一搜尋模組，連接該佈局模組，從該些元件中搜尋該電路佈局上的至少一實體短路元件；一調整模組，連接該搜尋模組，調整該至少一實體短路元件，以使該至少一實體短路元件成為斷路狀態，包括：額外設置一替代圖層於該至少一實體短路元件在該線路圖層的相應位置；以及合併該電路佈局的該線路圖層及該替代圖層，以使該至少一實體短路元件成為斷路狀態；一檢測模組，連接該佈局模組與該調整模組，檢查該電路佈局是否發生短路；以及一回復模組，連接該調整模組，將該至少一實體短路元件回復為在被調整之前的該至少一實體短路元件，其中該回復模組分離該線路圖層及該替代圖層，並移除該替代圖層。
  9. 如申請專利範圍第8項所述之電路佈局的短路檢測裝置，其中該調整模組置換該至少一實體短路元件為至少一預設斷路元件。
  10. 如申請專利範圍第9項所述之電路佈局的短路檢測裝置，其中該調整模組更在一線路標記表中記錄或顯示被置換的該至少一實體短路元件在該電路佈局的相應位置。
  11. 如申請專利範圍第10項所述之電路佈局的短路檢測裝置，其中該回復模組依據該線路標記表，將該電路 佈局中的該至少一預設斷路元件分別置換回原本的該至少一實體短路元件。
  12. 如申請專利範圍第8項所述之電路佈局的短路檢測裝置，其中當該電路佈局被檢查出短路時，該檢測模組記錄並顯示短路所發生的至少一短路位置。
  13. 如申請專利範圍第12項所述之電路佈局的短路檢測裝置，其中該檢測模組更依據該至少一短路位置修正該電路佈局上的線路。
  14. 如申請專利範圍第8項所述之電路佈局的短路檢測裝置，其中該電路佈局用以製作一電路板，其中該電路板為一印刷電路板或一軟性電路板。
TW101120256A 2012-05-29 2012-06-06 電路佈局的短路檢測方法與裝置 TWI612434B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201210172076.3A CN103454570B (zh) 2012-05-29 2012-05-29 电路布局的短路检测方法与电路布局的短路检测装置
??201210172076.3 2012-05-29

Publications (2)

Publication Number Publication Date
TW201348998A TW201348998A (zh) 2013-12-01
TWI612434B true TWI612434B (zh) 2018-01-21

Family

ID=49671285

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101120256A TWI612434B (zh) 2012-05-29 2012-06-06 電路佈局的短路檢測方法與裝置

Country Status (3)

Country Link
US (1) US9188630B2 (zh)
CN (1) CN103454570B (zh)
TW (1) TWI612434B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115062580B (zh) * 2022-06-29 2024-09-17 广东湾区智能终端工业设计研究院有限公司 Pcb短路检查方法及装置
CN115859904B (zh) * 2023-02-16 2023-04-28 上海合见工业软件集团有限公司 一种用于eda软件的pcb叠层结构短路检测系统

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5485175A (en) * 1989-12-12 1996-01-16 Fujitsu Limited Method and apparatus for continuously displaying a hierarchical menu with a permanent stationing setting/clearing icon
US20070006111A1 (en) * 2005-07-04 2007-01-04 Nec Electronics Corporation Circuit design device and circuit design program
US20090007030A1 (en) * 2003-07-11 2009-01-01 Youval Nehmadi Design-based monitoring
TWI306567B (en) * 2002-06-07 2009-02-21 Cadence Design Systems Inc Characterization and reduction of variation for integrated circuits
TW201117030A (en) * 2009-11-06 2011-05-16 Inventec Corp Method for inspecting circuit layout

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2344782Y (zh) * 1998-10-23 1999-10-20 杨理柱 电路故障探测器
US6191600B1 (en) * 1999-01-22 2001-02-20 Delaware Capital Formation, Inc. Scan test apparatus for continuity testing of bare printed circuit boards
CN1170165C (zh) * 2001-09-19 2004-10-06 陈振贤 阵列式电子接点可靠性的测试方法及其测试结构
CN100335910C (zh) * 2001-12-31 2007-09-05 技嘉科技股份有限公司 开/短路检测装置及其检测方法
CN1464310A (zh) * 2002-06-05 2003-12-31 蔡忠贞 万用表检测虚焊和短路故障
JP4492398B2 (ja) * 2005-03-16 2010-06-30 日本電気株式会社 集積回路のレイアウト設計システム及びプログラム
CN1979195A (zh) * 2005-12-05 2007-06-13 英业达股份有限公司 故障检测方法
JP4374552B2 (ja) * 2007-04-12 2009-12-02 ソニー株式会社 基板の製造方法および基板製造システム、並びに表示装置の製造方法
CN100547418C (zh) * 2007-07-09 2009-10-07 友达光电股份有限公司 电子元件对位偏移检测方法及其检测装置
JP5021503B2 (ja) * 2008-01-15 2012-09-12 株式会社日立ハイテクノロジーズ パターン欠陥解析装置、パターン欠陥解析方法およびパターン欠陥解析プログラム
CN201269742Y (zh) * 2008-07-14 2009-07-08 英华达（上海）科技有限公司 检测装置
CN102054081A (zh) * 2009-10-30 2011-05-11 新思科技有限公司 应用于集成电路的物理设计验证的方法及其装置
CN101697003B (zh) * 2009-11-06 2011-08-03 烽火通信科技股份有限公司 一种短路检测方法和短路检测装置
TW201248439A (en) * 2011-05-18 2012-12-01 Hon Hai Prec Ind Co Ltd System and method for checking layout security of a printed circuit board

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5485175A (en) * 1989-12-12 1996-01-16 Fujitsu Limited Method and apparatus for continuously displaying a hierarchical menu with a permanent stationing setting/clearing icon
TWI306567B (en) * 2002-06-07 2009-02-21 Cadence Design Systems Inc Characterization and reduction of variation for integrated circuits
US20090007030A1 (en) * 2003-07-11 2009-01-01 Youval Nehmadi Design-based monitoring
US20070006111A1 (en) * 2005-07-04 2007-01-04 Nec Electronics Corporation Circuit design device and circuit design program
TW201117030A (en) * 2009-11-06 2011-05-16 Inventec Corp Method for inspecting circuit layout

Also Published As

Publication number Publication date
US20130325389A1 (en) 2013-12-05
US9188630B2 (en) 2015-11-17
CN103454570A (zh) 2013-12-18
TW201348998A (zh) 2013-12-01
CN103454570B (zh) 2016-05-18

Similar Documents

Publication Publication Date Title
JP2022513109A (ja) Ｐｃｂ設計レイアウトの回路開放短絡検査方法、検出システム及び電子デバイス
TWI630401B (zh) 電路板之測試系統
US20140173549A1 (en) Computing device and method of checking wiring diagrams of pcb
TWI612434B (zh) 電路佈局的短路檢測方法與裝置
TW201310267A (zh) 佈線檢查系統及方法
US20080043390A1 (en) Electrostatic discharge protection circuit and semiconductor device
US8850374B2 (en) Method of reducing parasitic mismatch
US8336020B2 (en) Computing device and method for inspecting layout of printed circuit board
US20080052020A1 (en) System and method for checking a reference plane of a signal trace in a pcb
US7257787B2 (en) Method for reducing an equivalent resistance in an IC layout
CN112946365B (zh) 自动制作阻抗测试文件的方法、电子设备及存储介质
US8296716B2 (en) Method for setting width of trace on printed circuit board
CN107656187B (zh) 一种差分线路测试信息确定方法及设备
TWI646440B (zh) 電路比對方法及電子裝置
TWI503684B (zh) 印刷電路檢查方法與裝置
Henderson et al. Ensuring robust ESD design with comprehensive reliability verification
CN105335583B (zh) 布局检查系统及其方法
JP2007072913A (ja) 回路デザイン電気的チェックシステム
TWI571760B (zh) 佈局檢查系統及其方法
TW202013548A (zh) 印刷電路板佈線系統
CN221529457U (zh) 一种显示设备
US10116129B1 (en) EOS event detection circuit for detecting EOS event on supply voltage rail coupled to power supply
CN112731111B (zh) 一种新型pcba器件失效短路测试方法
Almeida Understanding DFM and Its Role in PCB Layout
TWI273460B (en) Adjusting system for setting component serial number and method thereof