TWI571760B - 佈局檢查系統及其方法 - Google Patents
佈局檢查系統及其方法 Download PDFInfo
- Publication number
- TWI571760B TWI571760B TW104141399A TW104141399A TWI571760B TW I571760 B TWI571760 B TW I571760B TW 104141399 A TW104141399 A TW 104141399A TW 104141399 A TW104141399 A TW 104141399A TW I571760 B TWI571760 B TW I571760B
- Authority
- TW
- Taiwan
- Prior art keywords
- layout
- electronic characteristic
- electronic
- values
- processing unit
- Prior art date
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Description
本發明是關於一種佈局技術,特別是關於一種佈局檢查系統及其方法。
在印刷電路板(Printed Circuit Board,PCB)電路設計中,有時會放置零歐姆(Ohm)電阻於線路內,以保留後續置換成其他電子零件的位置。
然而,單一線路可能於電路設計檔案內橫跨許多不同頁面,佈局工程師必須以人工方式檢查線路內放置的零歐姆電阻。不僅容易因人為疏失而產生品質不良的問題,且缺乏效率。
為了提升檢查佈局內特定零件的效率,本揭示內容是提供一種佈局檢查方法,包含以下步驟。由複數個零件名稱中擷取複數個電子特性字串。零件名稱對應佈局檔內之複數個零件。將電子特性字串轉換為複數個電子特性數值。將電子特性數值與參考值比較以決定至少一特定零件。列出至少一特定零件。
於本揭示內容之一實施例中,其中至少一特定零件之至少一電子特性數值等於參考值。
於本揭示內容之一實施例中,由佈局檔中選擇零件。
於本揭示內容之一實施例中,其中列出至少一特定零件之步驟包含:列出至少一特定零件每一者之線路名稱、零件名稱與材料編號。
於本揭示內容之一實施例中,其中電子特性數值為電阻值。
本揭示內容的另一態樣是提供一種佈局檢查系統,其包含記憶單元與處理單元。記憶單元用以儲存佈局檔。處理單元電性耦接該記憶單元並用以執行以下步驟。由複數個零件名稱中擷取複數個電子特性字串。零件名稱對應該佈局檔內之複數個零件。將電子特性字串轉換為複數個電子特性數值。將電子特性數值與參考值比較以決定至少一特定零件。列出至少一特定零件。
綜上所述,本揭示內容可準確且有效率地列出電路設計中特定電子特性數值的零件與其所屬線路。如此一來,不僅可縮短電路佈局的設計時間,亦可降低人為疏失的可能。
以下將以實施方式對上述之說明作詳細的描述,並對本揭示內容之技術方案提供更進一步的解釋。
為了使本揭示內容之敘述更加詳盡與完備,可參照附圖及以下所述之各種實施例。但所提供之實施例並非用以限制本發明所涵蓋的範圍;步驟的描述亦非用以限制其執行之順序,任何由重新組合,所產生具有均等功效的裝置,皆為本發明所涵蓋的範圍。
於實施方式與申請專利範圍中,除非內文中對於冠詞有所特別限定,否則「一」與「該」可泛指單一個或複數個。將進一步理解的是,本文中所使用之「包含」、「包括」、「具有」及相似詞彙,指明其所記載的特徵、區域、整數、步驟、操作、元件與/或組件,但不排除其所述或額外的其一個或多個其它特徵、區域、整數、步驟、操作、元件、組件,與/或其中之群組。
關於本文中所使用之「約」、「大約」或「大致約」一般通常係指數值之誤差或範圍約百分之二十以內,較好地是約百分之十以內,而更佳地則是約百分五之以內。文中若無明確說明,其所提及的數值皆視作為近似值,即如「約」、「大約」或「大致約」所表示的誤差或範圍。
另外,關於本文中所使用之「耦接」及「連接」,均可指二或多個元件相互直接作實體接觸或電性接觸,相互間接作實體接觸或電性接觸,或是透過無線連接,而「耦接」還可指二或多個元件相互操作或動作。
請參考第1圖與第2圖。第1圖係說明本揭示內容一實施例之佈局檢查系統100示意圖。第2圖係說明本揭示內容一實施例之佈局檢查方法200流程圖。佈局檢查方法200具有多個步驟S202~S208,其可應用於如第1圖所述的佈局檢查系統100。然熟習本案之技藝者應瞭解到,在上述實施例中所提及的步驟,除特別敘明其順序者外,均可依實際需要調整其前後順序,甚至可同時或部分同時執行。具體實作方式如前揭示,此處不再重複敘述之。佈局檢查系統100包含處理單元110與記憶單元120。記憶單元120用以儲存佈局檔。
處理單元110電性耦接記憶單元120,並用以執行以下步驟。步驟S202,處理單元110由複數個零件名稱中擷取複數個電子特性(例如電阻值、電容值)字串。上述零件名稱對應於佈局檔的複數個零件(例如電阻、電容器)。舉例而言,零件為電阻,零件名稱可以是「1k_5%_2」,其代表零件的資訊。「1k」表示電阻值為1千歐姆(Ohm),「5%」表示電阻值公差(Tolerance)為百分之五,「2」表示零件具有兩個接腳(Pin)。此外,為了區別同一佈局檔內不同的電阻,每一電阻具有對應的零件代號,例如R4502、R1310等。
具體而言,處理單元110可依照條件(例如零件代號含有「R」)選擇上述零件(例如電阻)。接著,處理單元110將所選零件的零件名稱擷取出電子特性字串(例如1k)。因此,處理單元110可有效率地擷取出佈局檔內所有電阻的電阻值。
於步驟S204,處理單元110將電子特性字串轉換為複數個電子特性數值。具體而言,由於擷取出的電子特性字串的屬性為字串,處理單元110可將屬性轉換為數值以進行後續的運算過程。舉例而言,處理單元110可將電子特性字串「1k」轉換為電子特性數值「1000」。
於步驟S206,處理單元110將電子特性數值與參考值比較以決定至少一特定零件。舉例而言,若使用者欲找出佈局檔內所有零歐姆的電阻,可設定參考值為零。處理單元110將步驟S204的所有電子特性數值與參考值比較以決定所有零歐姆的電阻(亦即特定零件)。於一實施例中,處理單元110將電子特性數值與參考值相減,並檢查相減結果是否等於零,以決定電子特性數值是否等於參考值。上述參考值、比較方式可依實際需求設計,本揭示內容不以此為限。
於步驟S208,處理單元110列出特定零件。於一實施例中,處理單元110列出特定零件每一者之線路名稱、零件名稱與材料編號。舉例而言,處理單元110列出步驟S206決定出的零歐姆電阻、其所屬的線路名稱、零件名稱、材料編號等。於一實施例中,處理單元110列出每一線路的特定零件(例如零歐姆電阻)數量。
實作上,處理單元110可以是獨立的微處理器(Microcontroller)或中央處理單元(Central Processing Unit,CPU)。記憶單元120可以是硬碟(Hard Disk)、光碟(Optical Disc)、或快閃記憶體(Flash Memory)。
綜上所述,本揭示內容得以經由上述實施例,準確且有效率地列出電路設計中特定電子特性數值的零件與其所屬線路。如此一來,不僅可縮短電路佈局的設計時間,亦可降低人為疏失的可能。
雖然本揭示內容已以實施方式揭露如上,然其並非用以限定本發明,任何熟習此技藝者,在不脫離本揭示內容之精神和範圍內,當可作各種之更動與潤飾,因此本發明之保護範圍當視申請專利範圍所界定者為準。
為讓本揭示內容之上述和其他目的、特徵、優點與實施例能更明顯易懂,所附符號之說明如下:
100‧‧‧佈局檢查系統
110‧‧‧處理單元
120‧‧‧記憶單元
200‧‧‧佈局檢查方法
S202~S208‧‧‧步驟
100‧‧‧佈局檢查系統
110‧‧‧處理單元
120‧‧‧記憶單元
200‧‧‧佈局檢查方法
S202~S208‧‧‧步驟
為了讓本發明之上述和其他目的、特徵、優點與實施例更明顯易懂,所附圖示之說明如下: 第1圖係說明本揭示內容一實施例之佈局檢查系統示意圖;以及 第2圖係說明本揭示內容一實施例之佈局檢查方法流程圖。
100‧‧‧佈局檢查系統
110‧‧‧處理單元
120‧‧‧記憶單元
Claims (10)
- 一種佈局檢查方法,包含: 由複數個零件名稱中擷取複數個電子特性字串,其中該些零件名稱對應一佈局檔內之複數個零件; 將該些電子特性字串轉換為複數個電子特性數值; 將該些電子特性數值與一參考值比較以決定至少一特定零件;以及 列出該至少一特定零件。
- 如請求項1所述之佈局檢查方法,其中該至少一特定零件之至少一電子特性數值等於該參考值。
- 如請求項1所述之佈局檢查方法,更包含: 由該佈局檔中選擇該些零件。
- 如請求項1所述之佈局檢查方法,其中列出該至少一特定零件之步驟包含: 列出該至少一特定零件每一者之一線路名稱、一零件名稱與一材料編號。
- 如請求項1所述之佈局檢查方法,其中該些電子特性數值為電阻值。
- 一種佈局檢查系統,包含: 一記憶單元,用以儲存一佈局檔;以及 一處理單元,電性耦接該記憶單元並用以執行以下步驟: 由複數個零件名稱中擷取複數個電子特性字串,其中該些零件名稱對應該佈局檔內之複數個零件; 將該些電子特性字串轉換為複數個電子特性數值; 將該些電子特性數值與一參考值比較以決定至少一特定零件;以及 列出該至少一特定零件。
- 如請求項6所述之佈局檢查系統,其中該至少一特定零件之至少一電子特性數值等於該參考值。
- 如請求項6所述之佈局檢查系統,該處理單元更用以執行: 由該佈局檔中選擇該些零件。
- 如請求項6所述之佈局檢查系統,其中列出該至少一特定零件之步驟包含: 列出該至少一特定零件每一者之一線路名稱、一零件名稱與一材料編號。
- 如請求項6所述之佈局檢查系統,其中該些電子特性數值為電阻值。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW104141399A TWI571760B (zh) | 2015-12-09 | 2015-12-09 | 佈局檢查系統及其方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW104141399A TWI571760B (zh) | 2015-12-09 | 2015-12-09 | 佈局檢查系統及其方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI571760B true TWI571760B (zh) | 2017-02-21 |
TW201721480A TW201721480A (zh) | 2017-06-16 |
Family
ID=58608213
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW104141399A TWI571760B (zh) | 2015-12-09 | 2015-12-09 | 佈局檢查系統及其方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI571760B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI615729B (zh) * | 2017-08-08 | 2018-02-21 | 與電路佈局系統協同運作之電子零件圖樣配置系統及其方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW548562B (en) * | 2002-01-16 | 2003-08-21 | Springsoft Inc | Method and system for drawing layout of process testing components |
US20090224317A1 (en) * | 2008-03-13 | 2009-09-10 | Tela Innovations, Inc. | Cross-Coupled Transistor Layouts in Restricted Gate Level Layout Architecture |
TW201020831A (en) * | 2008-11-27 | 2010-06-01 | Inventec Corp | Method for building height limit region by using two dimensions plot |
CN101739474A (zh) * | 2008-11-04 | 2010-06-16 | 英业达股份有限公司 | 布局图的模块设置方法 |
US20140289693A1 (en) * | 2013-03-25 | 2014-09-25 | Prasanth KODURI | System and method for improved net routing |
-
2015
- 2015-12-09 TW TW104141399A patent/TWI571760B/zh not_active IP Right Cessation
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW548562B (en) * | 2002-01-16 | 2003-08-21 | Springsoft Inc | Method and system for drawing layout of process testing components |
US20090224317A1 (en) * | 2008-03-13 | 2009-09-10 | Tela Innovations, Inc. | Cross-Coupled Transistor Layouts in Restricted Gate Level Layout Architecture |
CN101739474A (zh) * | 2008-11-04 | 2010-06-16 | 英业达股份有限公司 | 布局图的模块设置方法 |
TW201020831A (en) * | 2008-11-27 | 2010-06-01 | Inventec Corp | Method for building height limit region by using two dimensions plot |
US20140289693A1 (en) * | 2013-03-25 | 2014-09-25 | Prasanth KODURI | System and method for improved net routing |
Also Published As
Publication number | Publication date |
---|---|
TW201721480A (zh) | 2017-06-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2017088540A1 (zh) | 一种基于元器件管脚连接关系进行网表比较的方法 | |
CN112131830B (zh) | 一种寄生参数验证方法、装置、电子设备和存储介质 | |
US10228998B2 (en) | Systems and methods for correcting data errors in memory susceptible to data loss when subjected to elevated temperatures | |
TWI699644B (zh) | 電子裝置、資料洗滌裝置及對資料儲存裝置執行洗滌的方法 | |
CN104573243B (zh) | 一种pcb设计版图审核装置 | |
CN104933214A (zh) | 集成电路设计方法和装置 | |
TWI571760B (zh) | 佈局檢查系統及其方法 | |
US20170300609A1 (en) | Method to optimize standard cells manufacturability | |
US20070234241A1 (en) | Data processing system and method | |
US20120310849A1 (en) | System and method for validating design of an electronic product | |
JP2007206069A (ja) | 最も適合する試験結果タイプに基づいて自動的にデータをフォーマットする方法及び装置 | |
US20130304413A1 (en) | Computing device and method for testing electromagnetic compatiblity of printed circuit board | |
CN105335583A (zh) | 布局检查系统及其方法 | |
TW201222304A (en) | Method for setting width of printed circuit board trace | |
TW201721481A (zh) | 佈局檢查系統及其方法 | |
JP2012028786A5 (zh) | ||
CN105160082B (zh) | 电子电路的再利用与验证方法 | |
US9547744B2 (en) | Method for reusing and verifying electronic circuits | |
US8201134B2 (en) | Method to avoid malconnections with respect to voltage levels of electronic components of circuit boards during circuit board design | |
TWI612434B (zh) | 電路佈局的短路檢測方法與裝置 | |
CN112506897A (zh) | 一种分析、定位数据质量问题的方法及系统 | |
US20150012904A1 (en) | System and method for setting electrical specification of signal transmission line | |
TW201122803A (en) | Method and system for testing USB peripheral module of electronic device | |
JP4921751B2 (ja) | 故障検出シミュレーションシステム、故障検出シミュレーション方法及びプログラム | |
CN105512375A (zh) | 布局检查系统及其方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |