CN105160082B - 电子电路的再利用与验证方法 - Google Patents
电子电路的再利用与验证方法 Download PDFInfo
- Publication number
- CN105160082B CN105160082B CN201510504448.1A CN201510504448A CN105160082B CN 105160082 B CN105160082 B CN 105160082B CN 201510504448 A CN201510504448 A CN 201510504448A CN 105160082 B CN105160082 B CN 105160082B
- Authority
- CN
- China
- Prior art keywords
- circuit
- circuit design
- fingerprint
- design
- novel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供一种再利用与检验电子电路的方法,所述方法包括以下步骤:将新电路设计的公司料号与前电路设计的公司料号进行比较,并且判定新电路设计的公司料号与前电路设计的公司料号是否相同。接着,若新电路设计的公司料号与前电路设计的公司料号相符,汇报所述新电路设计与所述前电路设计具有相同的公司料号,再者,判定所述新电路设计的电路指纹与所述前电路设计的电路指纹是否吻合,若新电路设计的电路指纹与前电路设计的电路指纹吻合,则确认并且汇报前电路设计于新电路设计中再利用。
Description
技术领域
本发明关于一种电子电路设计方法,特别是关于一种验证先前电子电路中的元件可否被再利用于新电子电路中的方法。
背景技术
随着半导体科技以及电子电路设计技术的快速发展,业界中已经设计出各种不同且复杂的印刷电路板(Printed Circuit Boards,PCBs)。印刷电路板由如电阻、电容、晶体管等电子元件的连接,利用金属互连件将上述元件连接至集成电路(Integrated Circuit,IC),以及将导电线、垫片以及其他部件布设印刷在一基板上而形成。
因应复杂的电子电路设计以及设计时程需求,电子设计自动化(ElectronicDesign Automation,EDA)软件与电子计算机辅助设计(Electrical Computer AidedDesign,ECAD)软件在电子电路设计、测试以及验证中被广泛地使用。
在电路设计中,各个元件皆赋予独特的元件编号(如U1、R1、C27等),各个元件及其接脚可由图形符号逻辑性地表示,各个接脚可赋予独特的数字代号以及使用叙述。电路设计者将各个元件的接脚逻辑性地相连接,以形成用于执行特定功能的电子电路,如执行数据位传输、进行两个数据位之间的比较、以及放大功率等功能。电子电路的元件及其接脚之间的连接可藉由EDA与ECAD软件导出的文本文件来表示。
此外,元件编号及其接脚代号通常是内建在EDA与ECAD软件之中,由不同制造商所提供的同样元件通常具有同样的形式、配适度及功能,因而会以公司料号进行编号。因此,相同的电路设计很有可能会因为同样的元件编号而使用不同制造商所提供的元件。
在设计新电路时,由于先前电路设计中的某些部分可在相关应用中提供所需的功能,电路设计者可选择将先前电路设计中的所述些部分再利用。此外,新电路很有可能仅改变了先前电路设计中的一小部分设计。
惟,在将先前电路设计中再利用的部分精确地复制到新电路设计中的同时,必须确保新电路能正常运作。藉由人工方式来检查先前电路设计中的再利用部分是否被正确复制,不但耗时费力,且很容易在检查时漏掉而发生错误。
为了能够达到减少设计错误以及缩短新电路设计时程的目的,需要一种能够将新电路设计与先前电路设计自动进行比较的方法。
发明内容
为了解决现有技术中的上述缺点,本发明的一目的在于提供一种电子电路的再利用与检验方法,使得先前的电路设计可以正确地被再利用于新电路设计中。
为了达成上述的目的,本发明提供一种再利用与检验电子电路的方法,所述方法包括了下述步骤:将新电路设计的公司料号与前电路设计的公司料号进行比较;判定新电路设计的公司料号与前电路设计的公司料号是否相同;若所述新电路设计的公司料号与所述前电路设计的公司料号相符,汇报所述新电路设计与所述前电路设计具有相同的公司料号;判定新电路设计的电路指纹与前电路设计的电路指纹是否吻合;以及,若新电路设计的电路指纹与前电路设计的电路指纹吻合,则确认并且汇报前电路设计于新电路设计中再利用,其中,所述电路指纹为元件间的连接关系。
较佳地,所述电路指纹为一主动元件及/或一集成电路与多个被动元件、接地及/或电源的连接关系。
较佳地,本发明所提供的方法可以进一步包括下述步骤:产生包括前电路设计的公司料号的一第一数据库,产生所述第一数据库的步骤在比较新电路设计的公司料号与前电路设计的公司料号的步骤之前进行。
较佳地,本发明所提供的方法可以进一步包括下述步骤:产生与前电路设计的多个接脚相对应的多个连接字符串;以及产生一第二数据库,所述第二数据库包括与前电路设计的所述多个接脚相对应的所述多个连接字符串。
较佳地,本发明所提供的方法可以进一步包括下述步骤:若所述新电路设计的公司料号与所述前电路设计的公司料号不相符,汇报所述新电路设计与所述前电路设计具有不同的公司料号。
较佳地,在判定所述新电路设计的电路指纹与所述前电路设计的电路指纹是否吻合的步骤之后,若新电路设计的电路指纹与前电路设计的电路指纹相吻合,汇报新电路设计与前电路设计具有相同的接脚。
较佳地,在判定所述新电路设计的电路指纹与所述前电路设计的电路指纹是否吻合的步骤之后,若新电路设计的电路指纹与前电路设计的电路指纹不吻合,汇报新电路设计与前电路设计具有不同的接脚。
较佳地,本发明所提供的方法可以进一步包括下述步骤:若所述新电路设计的电路指纹与所述前电路设计的电路指纹不吻合,显示两个电路设计中之元件的连接不同处。
较佳地,所述多个连接字符串根据一元件的接脚与其他元件之连接关系而产生的一系列的数字、符号及字母的组合,其中,所述符号包括下划线符合、冒号、以及竖线符号,例如“_”、“:”、以及“|”。
较佳地,所述元件可为一主动元件、一集成电路及一被动元件的其中之一,但并非仅限于此。
较佳地,新电路设计的电路指纹以及前电路设计的电路指纹根据多个连接字符串并藉由哈希函数算法中的任一种,例如循环冗余校验(Cyclical Redundancy Check,CRC)方法,来产生。
较佳地,所述电路指纹包括所述主动元件、所述集成电路、以及所述多个被动元件之公司料号、接脚、以及其连接关系的信息。
较佳地,由于所述多个被动元件具有两个接脚,即使在被反向放置时,也不会改变所述电子电路的整体效能。
较佳地,若所述主动元件或所述集成电路与一被动元件相连接,则可透过所述被动元件与另一主动元件的连接来追踪所述被动元件的数值。
较佳地,所述电路指纹是由一系列的数字及字母的组合来表示。
较佳地,所述电子电路可包括多个主动元件、多个被动元件、多个集成电路及复数条接线,但并非仅限于此。
较佳地,所述多个集成电路可为微电路(microcircuit)、微芯片(microchip)或芯片(chip),但并非仅限于此。
较佳地,根据本发明的一示例性实施例,本发明的方法可以由程序语言中的任一种以及哈希函数算法(Hash Function Algorithm)中的任一种来进行。
较佳地,根据本发明的一示例性实施例,本发明所使用的程序语言可以为Java、C家族的程序语言或者其他类似的程序语言,但并非仅限于此。
较佳地,根据本发明的一示例性实施例,本发明所使用的一种哈希函数可以为讯息摘要算法函数第五版(Message-Digest Algorithm Function,MD5),举例来说,用于产生128位(16字符)的哈希值或类似的数值,惟,本发明所使用的哈希函数并不限于此。
如上所述,本发明所提供之电子电路的再利用与验证方法,可以带来下述的优点:透过各个电子元件的电路指纹,先前电路设计可以在新电路设计中被再利用;如此一来,便能缩短新电路设计的时程,并且能减少产品的成本。
附图说明
熟悉本领域的技术人士在配合附图研读下文中所述的较佳实施例后能够对其充分了解并且可据以实施,其中,本发明的图式包括:
图1为显示根据本发明的较佳实施例的利用电路指纹进行的电子电路的再利用与验证方法的流程图。
图2为显示根据本发明的较佳实施例的电子电路的再利用与验证方法的其他步骤的流程图。
图3为显示根据本发明的较佳实施例之一具有多个元件的电路的电路图。
元件标号说明
S11、S12、S131、S132、S14、S151、S152、S161、S162 步骤
S21-S23 步骤
具体实施方式
以下通过特定的具体实例说明本发明的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本发明的精神下进行各种修饰或改变。需说明的是,在不冲突的情况下,以下实施例及实施例中的特征可以相互组合。
为了解决上述现有技术的缺点,本发明的一目的在于提供一种电子电路的再利用与验证方法。本发明所提供的电子电路的再利用与验证方法包括如第一图所示的下述步骤。
图1为显示根据本发明较佳实施例中,透过电路指纹进行的电子电路的再利用与验证方法的流程图。如图1所示,本发明的方法是从步骤S11开始,将新电路设计的公司料号与前电路设计的公司料号进行比较。在本发明的较佳实施例中,前电路设计的公司料号以及新电路设计的公司料号可由元件编号来表示,如U2、R5、C20等。
接着,在步骤S12中,可以判定新电路设计的公司料号是否与前电路设计的公司料号相同。接着,继续执行步骤S131及步骤S132。
在步骤S131中,若所述新电路设计与所述前电路设计的公司料号相符,汇报所述新电路设计与所述前电路设计具有相同的公司料号,以及在步骤S132中,若所述新电路设计与所述前电路设计的公司料号不相符,汇报所述新电路设计与所述前电路设计具有不同的公司料号。接着,在步骤S131之后,便继续执行步骤S14。
在步骤S14中,判定新电路设计的电路指纹是否与前电路设计的电路指纹相吻合,其中,电路指纹为一主动元件及/或一集成电路与被动元件、接地及/或电源的连接关系,因此,电路指纹包含主动元件、集成电路、被动元件及其他元件的公司料号、元件接脚以及其连接关系的信息,其可由与其他元件接脚的连接的连接字符串来表示,且可转换为由一系列的数字及字母的组合来表示。前述集成电路可为微电路(microcircuit)、微芯片(microchip)或芯片(chip),但并非仅限于此。接着,便继续执行步骤S151及步骤S152。
根据本发明的较佳实施例,本发明所提供的方法还包括步骤S151及步骤S152。在步骤S151中,若所述新电路设计的电路指纹与所述前电路设计的电路指纹相吻合,汇报所述新电路设计与所述前电路设计具有相同的接脚、以及在步骤S152中,若所述新电路设计的电路指纹与所述前电路设计的电路指纹不吻合,汇报所述新电路设计与所述前电路设计具有不同的接脚。接着,在步骤S151之后,便继续执行步骤S161,以及在步骤S152之后,便继续执行步骤S162。
若新电路设计的电路指纹与前电路设计的电路指纹相吻合,在步骤S161中,便确认并且汇报前电路设计在新电路设计中再利用。
换言之,根据本发明的较佳实施例,若新电路设计的电路指纹与前电路设计的电路指纹相吻合,即可以得出前电路设计可以完全相同的方式复制到新电路设计中的结论。此外,在步骤S162中,若新电路设计的电路指纹与前电路设计的电路指纹不吻合,则显示两个电路设计中的元件的连接不同处。
另一方面,图2显示根据本发明较佳实施例的电子电路的再利用与检验方法中的更多步骤的流程图。
如图2所示,根据本发明的较佳实施例,本发明所提供的方法可以进一步包括了步骤S21。步骤S21在将新电路设计的公司料号与前电路设计的公司料号进行比较的步骤之前进行。在步骤21中,产生包括前电路设计中的公司料号的第一数据库。
在步骤S22中,产生与前电路设计的多个接脚相对应的多个连接字符串。
此外,在步骤S23中,产生包括与前电路设计的所述多个接脚相对应的所述多个连接字符串的第二数据库。
在本发明的一个实施状态中,本发明所提供的方法可以被应用在较大的特殊应用集成电路(Application Specific Integrated Circuits,ASICs)中,其中,ASICs具有用于执行特定功能的多群接脚,如内存控制器及高速总线(即,PCIe等)。换言之,电路指纹可以被应用在多群接脚中,用于验证所述多个群组接脚的连接是否从先前的电路设计被正确地复制到新的电路设计中。
根据本发明的较佳实施例,所述多个连接字符串可以根据一连接字符串规则来产生。
此外,新电路设计的电路指纹以及前电路设计的电路指纹可以根据所述多个连接字符串并藉由循环冗余校验方法来产生。
再者,根据本发明的较佳实施例,本发明所提供的方法可以由程序语言中的任一种以及哈希函数算法中的任一种来进行。
本发明所使用的程序语言可以为Java、C家族的程序语言或者其他类似的程序语言,但并非仅限于此。
根据本发明的较佳实施例,本发明所使用的一种哈希函数可以为讯息摘要算法函数第五版,举例来说,用于产生128位(16字符)的哈希值或类似的数值;惟,本发明所使用的哈希函数并不限于此。
再者,为了明确说明如何产生电子电路中的主动元件与被动元件及其他元件相连接的电路指纹及连接字符串,根据本发明的较佳实施例,图3显示一具有多个元件的电子电路的电路图,此电子电路包括多个主动元件、多个被动元件、多个集成电路、多条接线、电源及接地。
如图3所示,此电子电路包括多个元件,例如:元件编号C4508、C4509、C4510、C4511、C4512、C4836、L4074、L4075、R4549、R4550、R4551、U4004及Y4005。此电子电路亦包括所述多个元件之间的连接关系。
表1显示在本发明的较佳实施例中,用于产生主动元件与被动元件的连接字符串的规则的示例性表格,因此,电子电路中的主动元件及/或集成电路与被动元件的连接关系可依据表1所示的规则来表示。表2显示图3的电子电路的元件表,其中包括上述多个元件的元件编号、电阻/电容值、电阻容差及注释。表3显示图3的电子电路中之一元件(例如,Y4005)的各接脚与其他元件接脚的连接字符串。
表4显示表3的元件(Y4005)藉由本发明所产生的所述元件与其他元件接脚连接的连接字符串和电路指纹。根据本发明的较佳实施例,由表4可知,所述元件(Y4005)与其他元件接脚连接的连接字符串可由一系列的数字、符号及字母的组合来表示,所述符号包括下划线符合、冒号、以及竖线符号,例如“_”、“:”、以及“|”,而所述元件(Y4005)的电路指纹可由一系列的数字及字母的组合来表示。
表1
表2
元件编号 | 电阻/电容值 | 电阻容差 | 注释 |
C4508 | 33pF | 以DNI_CAP表示 | |
C4509 | 0.1uF | ||
C4510 | 1uF | ||
C4511 | 0.1uF | ||
C4512 | 1uF | ||
C4836 | 0.1uF | 以DNI_CAP表示 | |
L4074 | - | - | |
L4075 | - | - | |
L4549 | 47.5 | 1% | |
L4550 | 0 | 5% | 忽略零欧电阻 |
L4551 | 10000.0 | 1% | |
U4004 | - | - | 836-9768 |
Y4005 | - | - | 836-2455 |
表3
元件编号 | 接脚 | 与其他元件接脚连接的连接字符串 |
Y4005 | 1 | 10000.0_low:10000.0_low_3.3:DNI_CAP:DNI_CAP_0 |
Y4005 | 2 | 836-24552_0 |
Y4005 | 3 | 836-97687:47.5_low:DNI_CAP:DNI_CAP_0 |
Y4005 | 4 | 836-24554_3.3 |
表4
请参考表1,各个元件具有一公司料号cp#。对于一主动元件来说,各个接脚具有一个独特的编号,如cp#pin#,其中,pin#为元件接脚的文数字符号。被动元件分类中的电阻器,可具有特定的数值以及容差,较低的容差范围可以为>2%,而较高的容差范围可以为<1%,换言之,低容差代表电阻值较不精准,而较高的容差则代表电阻值较为精准。再者,被动元件分类中的电容器,可具有特定的电容值。又,被动元件分类中的电感器,可以被忽略。由于被动元件仅具有两个接脚,即使被反向放置,也不会改变电子电路整体的效能,因此,可以上述方式处理。对于主动元件或集成电路来说,若其与其他被动元件相连接,则可以透过所述被动元件与另一主动元件的连接来追踪所述被动元件的数值。根据元件之间的接脚连接以及基于一组规则,产生所述元件的各接脚与其他元件连接的一组连接字符串。如表1、表2、表3及表4所示,各个连接字符串分别对应于连接一个不同的元件,所述元件的各接脚的所述多个连接字符串可由冒号“:”来分隔。这些连接字符串可以被进一步串接成为代表整个元件的较大的连接字符串,串接顺序从编号最小的接脚依序串接至编号最大的接脚(或者以相反的方向进行)。如表4所示,这些接脚的连接字符串可以由“│”的符号来分隔。
本发明可以透过EDA与ECAD软件来撷取元件的连接字符串的信息。连接字符串的连接可以透过用于对连接字符串执行CRC的相同软件来执行。在本发明的较佳实施例中,可以使用MD5执行CRC,且可以使用下列的JAVA代码的示例来执行:
藉由对新电路设计中的所有主动元件执行CRC,再透过EDA与ECAD软件及其数据库建立包含所述些主动元件的电路指纹,可以透过特定程序将新电路设计的电路指纹与先前电路设计的电路指纹进行比对。
如上所述,本发明所提供的电子电路的再利用与验证方法可以带来下述的优点:减少设计错误,并且缩短新电路设计的时程。因此,本发明能够有效地克服上述的先前技术中的缺点,并且具有产业利用性。
上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本发明的权利要求所涵盖。
Claims (17)
1.一种电子电路的再利用与验证方法,其特征在于,所述方法包括以下步骤:
将一新电路设计的公司料号与一前电路设计的公司料号进行比较;
判定所述新电路设计的公司料号与所述前电路设计的公司料号是否相同;
若所述新电路设计的公司料号与所述前电路设计的公司料号相符,汇报所述新电路设计与所述前电路设计具有相同的公司料号;
判定所述新电路设计的电路指纹与所述前电路设计的电路指纹是否吻合;以及
若所述新电路设计的电路指纹与所述前电路设计的电路指纹吻合,则确认并且汇报所述前电路设计于所述新电路设计中再利用;
其中,所述电路指纹为元件间的连接关系;
所述新电路设计的电路指纹以及所述前电路设计的电路指纹根据哈希函数算法中的任一种以及多个连接字符串所产生。
2.如权利要求1所述的电子电路的再利用与验证方法,其特征在于,所述电路指纹为一主动元件及/或一集成电路与多个被动元件、接地及/或电源的连接关系。
3.如权利要求1所述的电子电路的再利用与验证方法,其特征在于,进一步包括下述步骤:
产生包括所述前电路设计的公司料号的一第一数据库,产生所述第一数据库的步骤在将所述新电路设计的公司料号与所述前电路设计的公司料号进行比较的步骤之前进行。
4.如权利要求1所述的电子电路的再利用与验证方法,其特征在于,进一步包括下述步骤:
产生与所述前电路设计的多个接脚相对应的多个连接字符串;以及
产生一第二数据库,所述第二数据库包括与所述前电路设计的所述多个接脚相对应的所述多个连接字符串。
5.如权利要求1所述的电子电路的再利用与验证方法,其特征在于,进一步包括下述步骤:
若所述新电路设计的公司料号与所述前电路设计的公司料号不相符,汇报所述新电路设计与所述前电路设计具有不同的公司料号。
6.如权利要求1所述的电子电路的再利用与验证方法,其特征在于,进一步包括下述步骤:
在判定所述新电路设计的电路指纹与所述前电路设计的电路指纹是否吻合的步骤之后,若所述新电路设计的电路指纹与所述前电路设计的电路指纹相吻合,汇报所述新电路设计与所述前电路设计具有相同的接脚。
7.如权利要求1所述的电子电路的再利用与验证方法,其特征在于,进一步包括下述步骤:
在判定所述新电路设计的电路指纹与所述前电路设计的电路指纹是否吻合的步骤之后,若所述新电路设计的电路指纹与所述前电路设计的电路指纹不吻合,汇报所述新电路设计与所述前电路设计具有不同的接脚。
8.如权利要求1或7所述的电子电路的再利用与验证方法,其特征在于,进一步包括下述步骤:
若所述新电路设计的电路指纹与所述前电路设计的电路指纹不吻合,显示两个电路设计中的元件的连接不同处。
9.如权利要求4所述的电子电路的再利用与验证方法,其特征在于,所述多个连接字符串为根据一元件的接脚与其他元件的连接关系而产生的一系列的数字、符号及字母的组合,其中,所述符号包括下划线符号、冒号、以及竖线符号。
10.如权利要求9所述的电子电路的再利用与验证方法,其特征在于,所述元件为一主动元件、一集成电路及一被动元件的其中之一。
11.如权利要求1所述的电子电路的再利用与验证方法,其特征在于,所述电路指纹包含主动元件、集成电路以及多个被动元件的公司料号、接脚、以及其连接关系的信息。
12.如权利要求11所述的电子电路的再利用与验证方法,其特征在于,由于所述多个被动元件具有两个接脚,即使在被反向放置时也不会改变所述电子电路的整体效能。
13.如权利要求11所述的电子电路的再利用与验证方法,其特征在于,若所述主动元件或所述集成电路与一被动元件相连接,则可透过所述被动元件与另一主动元件的连接来追踪所述被动元件的数值。
14.如权利要求1所述的电子电路的再利用与验证方法,其特征在于,所述电路指纹由一系列的数字及字母的组合来表示。
15.如权利要求1所述的电子电路的再利用与验证方法,其特征在于,所述电子电路的再利用与验证方法是由程序语言中的任一种以及哈希函数算法中的任一种来执行。
16.如权利要求1所述的电子电路的再利用与验证方法,其特征在于,所述电子电路包括多个主动元件、多个被动元件、多个集成电路及多条接线。
17.如权利要求16所述的电子电路的再利用与验证方法,其特征在于,所述多个集成电路为微电路或芯片。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510504448.1A CN105160082B (zh) | 2015-08-17 | 2015-08-17 | 电子电路的再利用与验证方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510504448.1A CN105160082B (zh) | 2015-08-17 | 2015-08-17 | 电子电路的再利用与验证方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105160082A CN105160082A (zh) | 2015-12-16 |
CN105160082B true CN105160082B (zh) | 2018-08-31 |
Family
ID=54800938
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510504448.1A Active CN105160082B (zh) | 2015-08-17 | 2015-08-17 | 电子电路的再利用与验证方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105160082B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2547954B (en) * | 2016-03-03 | 2021-12-22 | Zwipe As | Attack resistant biometric authorised device |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7673273B2 (en) * | 2002-07-08 | 2010-03-02 | Tier Logic, Inc. | MPGA products based on a prototype FPGA |
US20090113166A1 (en) * | 2007-10-31 | 2009-04-30 | Agere Systems Inc. | Hashing method for nand flash memory |
CN101470763A (zh) * | 2007-12-25 | 2009-07-01 | 英业达股份有限公司 | 降额检查方法与电脑可读取储存媒体 |
US8943453B2 (en) * | 2009-08-28 | 2015-01-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Automatic application-rule checker |
CN102486806B (zh) * | 2010-12-03 | 2016-09-21 | 深圳市紫光同创电子有限公司 | 网表子电路多级交换信息的描述方法及装置 |
CN102346799B (zh) * | 2011-10-25 | 2013-05-15 | 欣兴同泰科技(昆山)有限公司 | 柔性印刷电路板的设计方法 |
-
2015
- 2015-08-17 CN CN201510504448.1A patent/CN105160082B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN105160082A (zh) | 2015-12-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7039892B2 (en) | Systems and methods for ensuring correct connectivity between circuit designs | |
US7644382B2 (en) | Command-language-based functional engineering change order (ECO) implementation | |
US20070124709A1 (en) | Method and system for design rule checking for an SiP device | |
JPH05167046A (ja) | ファクトリ・プログラムドデバイスの製造システム及び製造方法 | |
CN104573243B (zh) | 一种pcb设计版图审核装置 | |
US6629307B2 (en) | Method for ensuring correct pin assignments between system board connections using common mapping files | |
US7657853B2 (en) | Verification apparatus, design verification method, and computer aided design apparatus | |
CN104053306A (zh) | 一种pcb中器件位号设计及标错位置检查方法 | |
CN105160082B (zh) | 电子电路的再利用与验证方法 | |
US20230153512A1 (en) | Electrical circuit design inspection system and method | |
US10346581B2 (en) | Method for system level static power validation | |
CN101908081B (zh) | 电路辅助设计方法及系统 | |
US8180600B2 (en) | Input/output buffer information specification (IBIS) model generation for multi-chip modules (MCM) and similar devices | |
CN105893685A (zh) | 一种超大规模集成电路vlsi形式化验证平台及方法 | |
US20080244484A1 (en) | Circuit design verification system, method and medium | |
CN109543308B (zh) | 一种验证设计规则检查脚本的方法 | |
JP2020537358A (ja) | 部品極性検出方法、システム、コンピュータで読取可能な記憶媒体及びデバイス | |
CN111859826A (zh) | Protel网表转allegro文本的方法及工具 | |
CN101339572A (zh) | 文件名查错系统及方法 | |
JP3190514B2 (ja) | レイアウトデータ生成装置及び生成方法 | |
CN102722605A (zh) | 电路的验证方法和半导体器件的模拟方法 | |
WO2015062397A1 (zh) | 一种自动实现电子系统设计的数据描述方法 | |
CN107885956A (zh) | 替换版图标签的方法 | |
US7539955B2 (en) | System and method for reformatting a motherboard design file | |
US6981238B1 (en) | Verification of integrated circuit designs using buffer control |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |