JP4492398B2 - 集積回路のレイアウト設計システム及びプログラム - Google Patents
集積回路のレイアウト設計システム及びプログラム Download PDFInfo
- Publication number
- JP4492398B2 JP4492398B2 JP2005074191A JP2005074191A JP4492398B2 JP 4492398 B2 JP4492398 B2 JP 4492398B2 JP 2005074191 A JP2005074191 A JP 2005074191A JP 2005074191 A JP2005074191 A JP 2005074191A JP 4492398 B2 JP4492398 B2 JP 4492398B2
- Authority
- JP
- Japan
- Prior art keywords
- layout
- layer
- wiring layer
- wiring
- short
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
集積回路の配線のショートを修正するショート修正手段と、このショート修正手段による修正後のレイアウトと前記集積回路との比較照合をなすレイアウト検証手段とを含むレイアウト設計システムであって、
前記ショート修正手段は、
前記配線のショート部分を別に定義された仮の配線層に置換して接続し直す手段と、前記仮の配線層と元の配線層との間の層間接続方法を記述する手段とを有し、
前記レイアウト検証手段は、
前記修正後のレイアウトに対して前記層間接続方法を反映したルールを用いて照合をなすよう構成されていることを特徴とする。
コンピュータに、
集積回路の配線のショートを修正するショート修正手順と、この修正後のレイアウトと前記集積回路との比較照合をなすレイアウト検証手順を実行させるためのプログラムであって、
前記ショート修正手順は、
前記配線のショート部分を別に定義された仮の配線層に置換して接続し直す手順と、前記仮の配線層と元の配線層との間の層間接続方法を記述する手順とを有し、
前記レイアウト検証手順は、
前記修正後のレイアウトに対して前記層間接続方法を反映したルールを用いて照合をなすようにしたことを特徴とする。
102 ショート修正手段
103 レイアウト検証手段
111 層間接続情報ファイル
112 LVSルールファイル
113 レイアウトデータベース
301 データ入力手段
302 図形論理演算手段
303 パス分割手段
304 パス−ポリゴン重なり検出手段
305 パス隣接検出手段
306 レイアウト編集手段
307 層定義作成手段
308 データ出力手段
309 セル−ポリゴン重なり検出手段
310 ヴィア層決定手段
311 レイアウト記憶装置
312 層定義記憶装置
Claims (4)
- 集積回路の配線のショートを修正するショート修正手段と、このショート修正手段による修正後のレイアウトと前記集積回路との比較照合をなすレイアウト検証手段とを含むレイアウト設計システムであって、
前記ショート修正手段は、
前記配線のショート部分を別に定義された仮の配線層に置換して接続し直す手段と、前記仮の配線層と元の配線層との間の層間接続方法を記述する手段とを有し、
前記レイアウト検証手段は、
前記修正後のレイアウトに対して前記層間接続方法を反映したルールを用いて照合をなすよう構成されていることを特徴とするレイアウト設計システム。 - 前記接続し直す手段は、
前記元の配線層と前記仮の配線層との間の重なりに仮想のヴィア層を配置して元の配線層との接続を維持するようにしたことを特徴とする請求項1記載のレイアウト設計システム。 - コンピュータに、
集積回路の配線のショートを修正するショート修正手順と、この修正後のレイアウトと前記集積回路との比較照合をなすレイアウト検証手順とを実行させるためのプログラムであって、
前記ショート修正手順は、
前記配線のショート部分を別に定義された仮の配線層に置換して接続し直す手順と、前記仮の配線層と元の配線層との間の層間接続方法を記述する手順とを有し、
前記レイアウト検証手順は、
前記修正後のレイアウトに対して前記層間接続方法を反映したルールを用いて照合をなすようにしたことを特徴とするプログラム。 - 前記接続し直す手順は、
前記元の配線層と前記仮の配線層との間の重なりに仮想のヴィア層を配置して元の配線層との接続を維持するようにしたことを特徴とする請求項3記載のプログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005074191A JP4492398B2 (ja) | 2005-03-16 | 2005-03-16 | 集積回路のレイアウト設計システム及びプログラム |
US11/375,257 US7509616B2 (en) | 2005-03-16 | 2006-03-15 | Integrated circuit layout design system, and method thereof, and program |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005074191A JP4492398B2 (ja) | 2005-03-16 | 2005-03-16 | 集積回路のレイアウト設計システム及びプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006259943A JP2006259943A (ja) | 2006-09-28 |
JP4492398B2 true JP4492398B2 (ja) | 2010-06-30 |
Family
ID=37072115
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005074191A Expired - Fee Related JP4492398B2 (ja) | 2005-03-16 | 2005-03-16 | 集積回路のレイアウト設計システム及びプログラム |
Country Status (2)
Country | Link |
---|---|
US (1) | US7509616B2 (ja) |
JP (1) | JP4492398B2 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7784015B2 (en) * | 2005-07-05 | 2010-08-24 | Texas Instruments Incorporated | Method for generating a mask layout and constructing an integrated circuit |
US8448096B1 (en) * | 2006-06-30 | 2013-05-21 | Cadence Design Systems, Inc. | Method and system for parallel processing of IC design layouts |
US20090089723A1 (en) * | 2007-09-28 | 2009-04-02 | Thomas Fletcher | Circuit design using a spreadsheet |
US8060843B2 (en) * | 2008-06-18 | 2011-11-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Verification of 3D integrated circuits |
WO2011051786A2 (en) * | 2009-10-30 | 2011-05-05 | Synopsys, Inc. | Interactive method and apparatus for detecting texted metal short circuits |
WO2012114523A1 (ja) * | 2011-02-25 | 2012-08-30 | 富士通株式会社 | 設計装置、設計方法、及び設計プログラム |
CN102955865B (zh) * | 2011-08-19 | 2015-02-04 | 上海华虹宏力半导体制造有限公司 | 芯片物理版图的黑盒逻辑验证方法 |
CN103454570B (zh) * | 2012-05-29 | 2016-05-18 | 纬创资通股份有限公司 | 电路布局的短路检测方法与电路布局的短路检测装置 |
US9262570B2 (en) * | 2013-03-15 | 2016-02-16 | Taiwan Semiconductor Manufacturing Co., Ltd. | Layout boundary method |
US9984920B2 (en) * | 2016-07-11 | 2018-05-29 | International Business Machines Corporation | Design-aware pattern density control in directed self-assembly graphoepitaxy process |
US10515177B1 (en) * | 2017-06-29 | 2019-12-24 | Cadence Design Systems, Inc. | Method, system, and computer program product for implementing routing aware placement or floor planning for an electronic design |
US11200364B2 (en) * | 2019-09-25 | 2021-12-14 | Taiwan Semiconductor Manufacturing Company Ltd. | Method and associated system for circuit design |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63106870A (ja) * | 1986-10-23 | 1988-05-11 | Mitsubishi Electric Corp | Lsiマスクパタ−ン設計装置 |
JPH0637183A (ja) * | 1992-07-16 | 1994-02-10 | Matsushita Electric Ind Co Ltd | レイアウト設計検証方法及びレイアウト設計検証装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002108960A (ja) * | 2000-10-03 | 2002-04-12 | Fujitsu Ltd | 配置・配線処理システム |
JP4010801B2 (ja) * | 2001-11-29 | 2007-11-21 | Necエレクトロニクス株式会社 | 半導体集積回路の自動レイアウト方法 |
JP4296051B2 (ja) * | 2003-07-23 | 2009-07-15 | 株式会社リコー | 半導体集積回路装置 |
US7284214B2 (en) * | 2004-10-22 | 2007-10-16 | Mentor Graphics Corporation | In-line XOR checking of master cells during integrated circuit design rule checking |
-
2005
- 2005-03-16 JP JP2005074191A patent/JP4492398B2/ja not_active Expired - Fee Related
-
2006
- 2006-03-15 US US11/375,257 patent/US7509616B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63106870A (ja) * | 1986-10-23 | 1988-05-11 | Mitsubishi Electric Corp | Lsiマスクパタ−ン設計装置 |
JPH0637183A (ja) * | 1992-07-16 | 1994-02-10 | Matsushita Electric Ind Co Ltd | レイアウト設計検証方法及びレイアウト設計検証装置 |
Also Published As
Publication number | Publication date |
---|---|
US20060225017A1 (en) | 2006-10-05 |
US7509616B2 (en) | 2009-03-24 |
JP2006259943A (ja) | 2006-09-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4492398B2 (ja) | 集積回路のレイアウト設計システム及びプログラム | |
TWI608371B (zh) | 用於產生積體電路佈局之方法、電腦系統及電腦可讀取儲存媒體 | |
US7962878B2 (en) | Method of making an integrated circuit using pre-defined interconnect wiring | |
JP4455359B2 (ja) | 半導体装置設計プログラム | |
US8775999B2 (en) | Standard cell placement method to exercise placement permutations of standard cell libraries | |
US20110145775A1 (en) | Cell library, layout method, and layout apparatus | |
US10409943B2 (en) | Efficient analog layout prototyping by layout reuse with routing preservation | |
KR20180127141A (ko) | 집적 회로를 설계하기 위한 컴퓨터 구현 방법, 컴퓨팅 시스템, 및 집적 회로의 제조 방법 | |
CN114730353A (zh) | 使用具有金属线的单元进行电路设计 | |
JP2001274254A (ja) | 半導体集積回路の自動配置配線方法 | |
JP2008269242A (ja) | レイアウトデータのデータ構造及びレイアウト検証プログラム | |
CN109074412B (zh) | 使用自动焊接和自动克隆的电路中的连接的交互式布线 | |
US9262571B2 (en) | Layout migration with hierarchical scale and bias method | |
JP5418341B2 (ja) | 設計支援プログラム、設計支援装置および設計支援方法 | |
CN112347735A (zh) | 标准单元的检测方法和生成方法、介质、及设备 | |
JP2005235804A (ja) | 半導体装置の設計方法及びプログラム | |
Chi et al. | Achieving Routing Integrity in Analog Layout Migration via Cartesian Detection Lines | |
TWI632476B (zh) | 建立閘道器模型子模板之系統與方法 | |
JP4668974B2 (ja) | 半導体装置の設計方法、半導体装置設計システム及びコンピュータプログラム | |
JP2002217300A (ja) | セル配置方法 | |
JP2008310527A (ja) | 半導体集積回路のレイアウト設計装置及びレイアウト設計方法 | |
JP2964995B2 (ja) | 図形処理装置 | |
JP4140013B2 (ja) | 半導体集積回路のゲートリサイズ装置及び方法とそのプログラム | |
US7107556B1 (en) | Method and system for implementing an analytical wirelength formulation for unavailability of routing directions | |
JP5187217B2 (ja) | 半導体レイアウトシステム、方法、及び、プログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080213 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100112 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100119 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100215 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100316 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100329 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140416 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |