JPS63106870A - Lsiマスクパタ−ン設計装置 - Google Patents
Lsiマスクパタ−ン設計装置Info
- Publication number
- JPS63106870A JPS63106870A JP61254108A JP25410886A JPS63106870A JP S63106870 A JPS63106870 A JP S63106870A JP 61254108 A JP61254108 A JP 61254108A JP 25410886 A JP25410886 A JP 25410886A JP S63106870 A JPS63106870 A JP S63106870A
- Authority
- JP
- Japan
- Prior art keywords
- mask pattern
- pattern data
- transistor circuit
- circuit diagram
- graphic display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 claims abstract description 33
- 238000013461 design Methods 0.000 claims description 10
- 238000012795 verification Methods 0.000 claims description 10
- 238000012937 correction Methods 0.000 abstract description 4
- 238000000605 extraction Methods 0.000 abstract description 4
- 238000000034 method Methods 0.000 description 8
- 239000000284 extract Substances 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000004904 shortening Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、i、、 S Iマスクパターン設計の迅速化
のための装置に関するものである。
のための装置に関するものである。
第3図に従来のLSIマスクパターン設計装置を示す。
第3図において、1は中央処理装置、2はマスクパター
ンデータを表示するグラフィックディスプレイ、3はマ
スクパターンデータの作成・修正の命令を入力するキー
ボード装置、4はマスクパターンデータの座標値を入力
するタブレット、5はタブレット4に接続されているタ
ブレフトベン、6はマスクパターンデータを収納するデ
ィスク装置であり、グラフィックディスプレイ2、キー
ボード装置3.タブレット4.ディスク装置6は中央処
理装置1と接続されている。
ンデータを表示するグラフィックディスプレイ、3はマ
スクパターンデータの作成・修正の命令を入力するキー
ボード装置、4はマスクパターンデータの座標値を入力
するタブレット、5はタブレット4に接続されているタ
ブレフトベン、6はマスクパターンデータを収納するデ
ィスク装置であり、グラフィックディスプレイ2、キー
ボード装置3.タブレット4.ディスク装置6は中央処
理装置1と接続されている。
次に動作について第3図、第4図を用いて説明する。ま
ず、グラフィックディスプレイ2を見ながら、マスクパ
ターンデータの作成・修正命令をキーボード装置3から
入力し、タブレット4.タブレットペン5から座標値を
入力することにより、ディスク装置6にマスクパターン
データを収納する(ステップ11)。この場合、データ
の入力と作成と収納は並行して行なわれる。
ず、グラフィックディスプレイ2を見ながら、マスクパ
ターンデータの作成・修正命令をキーボード装置3から
入力し、タブレット4.タブレットペン5から座標値を
入力することにより、ディスク装置6にマスクパターン
データを収納する(ステップ11)。この場合、データ
の入力と作成と収納は並行して行なわれる。
セル単位、機能ブロック単位又は1チップ単位のマスク
パターンデータ作成後、マスクバターンデ・−夕とデバ
イス定義データを使用して中央処理装置1により電気的
接続チェックを行な・う(ステツブ12)。
パターンデータ作成後、マスクバターンデ・−夕とデバ
イス定義データを使用して中央処理装置1により電気的
接続チェックを行な・う(ステツブ12)。
ステップ13でエラーが無ければステップ14へ移行す
る。ステップ14において、デバイス定義データを使っ
て、ディスク装置6内のマスクパターンデータよりトラ
ンジスタ回路図を抽出する。
る。ステップ14において、デバイス定義データを使っ
て、ディスク装置6内のマスクパターンデータよりトラ
ンジスタ回路図を抽出する。
次に、他の装置により作成された正しいI−ランジスタ
回路図と上記抽出されたトランジスタ回路図とを比較チ
ェックする(ステップ15)。
回路図と上記抽出されたトランジスタ回路図とを比較チ
ェックする(ステップ15)。
次にステップ16において、抽出されたトランジスタ回
路図と正しいトランジスタ回路図との差異があるか否か
を判断し、差異がなければ、このマスクパターンデータ
作成・修正の処理を終了する。
路図と正しいトランジスタ回路図との差異があるか否か
を判断し、差異がなければ、このマスクパターンデータ
作成・修正の処理を終了する。
ステップ13で短絡・未結線等のエラーが発生した場合
、ステップ17へ移行する。この場合、グラフィックデ
ィスプレイ2.キーボード装置3、タブレット4.タブ
レットベン5を使ってディスク装置6内のマスクパター
ンデータを修正し、エラーがなくなるまでステップ12
.ステップ13、ステップ16の手順を繰り返す。
、ステップ17へ移行する。この場合、グラフィックデ
ィスプレイ2.キーボード装置3、タブレット4.タブ
レットベン5を使ってディスク装置6内のマスクパター
ンデータを修正し、エラーがなくなるまでステップ12
.ステップ13、ステップ16の手順を繰り返す。
ステップ16において差異がある場合、同様にステップ
17へ移行する。この場合も差異がなくなるまでステッ
プ12〜ステツプ17の手順を繰り返す。
17へ移行する。この場合も差異がなくなるまでステッ
プ12〜ステツプ17の手順を繰り返す。
従来のLSIマスクパターン設計装置は以上のように構
成されているので、セル、機能ブロック、チップ単位で
作成後、電気的接続チェックおよびトランジスタ回路図
の比較を行なう。このため、マスクパターンでトランジ
スタ欠落等のエラーがある場合、マスクパターンデータ
の修正に大幅な時間がかかるなどの問題があった。
成されているので、セル、機能ブロック、チップ単位で
作成後、電気的接続チェックおよびトランジスタ回路図
の比較を行なう。このため、マスクパターンでトランジ
スタ欠落等のエラーがある場合、マスクパターンデータ
の修正に大幅な時間がかかるなどの問題があった。
本発明はこのような点に鑑みてなされたものであり、そ
の目的とするところは、マスクパターンデータ修正を迅
速に行なうことのできるLSIマスクパターン設計装置
を得ることにある。
の目的とするところは、マスクパターンデータ修正を迅
速に行なうことのできるLSIマスクパターン設計装置
を得ることにある。
このような目的を達成するために本発明は、LSIマス
クパターンデータ作成・修正時にリアルタイムにマスク
パターンデータによりトランジスタ回路図の抽出と電気
的接続チェックと前記抽出されたトランジスタ回路図と
正しいトランジスタ回路図との比較とを行なう検証手段
と、前記抽出と接続チェックと比較の結果を表示するグ
ラフィックディスプレイとを装置に設けるようにしたも
のである。
クパターンデータ作成・修正時にリアルタイムにマスク
パターンデータによりトランジスタ回路図の抽出と電気
的接続チェックと前記抽出されたトランジスタ回路図と
正しいトランジスタ回路図との比較とを行なう検証手段
と、前記抽出と接続チェックと比較の結果を表示するグ
ラフィックディスプレイとを装置に設けるようにしたも
のである。
本発明においては、マスクパターンデータ作成・修正時
にリアルタイムに電気的接続チェック。
にリアルタイムに電気的接続チェック。
トランジスタ回路図の抽出、この抽出されたトランジス
タ回路図と正L7いトランジスタ回路図との比較を行な
う。
タ回路図と正L7いトランジスタ回路図との比較を行な
う。
本発明に係わるLSIマスクパターン設計装置の一実施
例を第1図に示す。第1図において、7は検証手段とし
てのリアルタイムマスクパターン検証装置、8はリアル
タイムマスクパターン検証装置7により電気的接続チェ
ックの結果、トランジスタ回路図の抽出結果、比較結果
を表示するグラフィックディスプレイ、9は他の装置等
により作成されて入力された正しいトランジスタ回路図
を収納しておくディスク装置であり、ディスク装置6,
9とグラフィックディスプレイ8とはリアルタイムマス
クパターン検証装置7に接続されている。第1図におい
て第3図と同一部分又は相当部分には同一符号が付しで
ある。
例を第1図に示す。第1図において、7は検証手段とし
てのリアルタイムマスクパターン検証装置、8はリアル
タイムマスクパターン検証装置7により電気的接続チェ
ックの結果、トランジスタ回路図の抽出結果、比較結果
を表示するグラフィックディスプレイ、9は他の装置等
により作成されて入力された正しいトランジスタ回路図
を収納しておくディスク装置であり、ディスク装置6,
9とグラフィックディスプレイ8とはリアルタイムマス
クパターン検証装置7に接続されている。第1図におい
て第3図と同一部分又は相当部分には同一符号が付しで
ある。
次に動作について第1図、第2図を用いて説明する。ま
ず、グラフィックディスプレイ2を見ながら、マスクパ
ターンデータの作成・修正命令をキーボード装置3から
の入力とタブレット4.タブレットベン5からの座標値
入力とにより、ディスク装置6にマスクパターンデータ
を収納する。
ず、グラフィックディスプレイ2を見ながら、マスクパ
ターンデータの作成・修正命令をキーボード装置3から
の入力とタブレット4.タブレットベン5からの座標値
入力とにより、ディスク装置6にマスクパターンデータ
を収納する。
この収納と同時に、リアルタイムマスクパターン検証装
置7により、電気的接続チェックを行ない、デバイス定
義データを使用してマスクパターンデータよりトランジ
スタ回路図を抽出し、正しいトランジスタ回路図と比較
する(ステップ21)。
置7により、電気的接続チェックを行ない、デバイス定
義データを使用してマスクパターンデータよりトランジ
スタ回路図を抽出し、正しいトランジスタ回路図と比較
する(ステップ21)。
これらの結果をグラフィックディスプレイ8に即座に表
示し、エラー判定を行なう(ステップ22)。エラーが
無ければ、このセル、機能プロソり、チップ単位のマス
クパターンデータの作成・修正の処理を終了する。
示し、エラー判定を行なう(ステップ22)。エラーが
無ければ、このセル、機能プロソり、チップ単位のマス
クパターンデータの作成・修正の処理を終了する。
エラーが有る場合はステップ23へ移行し、マスクパタ
ーンデータを修正すると同時に、電気的接続チェックを
行ない、l・ランジスタ回路図を抽出し、このトランジ
スタ回路図と正しいトランジスタ回路図とを比較し、ス
テップ22へ移行してエラーの判定を行なう。エラーが
有る限り、ステップ22.ステップ23の処理を繰り返
す。エラーが無くなれば、このセル、機能ブロック、チ
ップ単位のマスクパターンデータの作成・修正の処理を
終了する。
ーンデータを修正すると同時に、電気的接続チェックを
行ない、l・ランジスタ回路図を抽出し、このトランジ
スタ回路図と正しいトランジスタ回路図とを比較し、ス
テップ22へ移行してエラーの判定を行なう。エラーが
有る限り、ステップ22.ステップ23の処理を繰り返
す。エラーが無くなれば、このセル、機能ブロック、チ
ップ単位のマスクパターンデータの作成・修正の処理を
終了する。
上記実施例では、電気的接続チェック、マスクパターン
データからのトランジスタ回路図の抽出、正しいトラン
ジスタ回路図との比較を行なう専用のリアルタイムマス
クパターン検証装置7と結果を表示するグラフィックデ
ィスプレイ8を設けたものを示したが、リアルタイムマ
スクパターン検証装置7の機能を中央処理装置1に、グ
ラフィックディスプレイ8の機能をグラフィックディス
プレイ2に持たせてもよい。ただし、この場合、グラフ
ィックディスプレイ2はマルチウィンドウ機能を持たな
ければならない。
データからのトランジスタ回路図の抽出、正しいトラン
ジスタ回路図との比較を行なう専用のリアルタイムマス
クパターン検証装置7と結果を表示するグラフィックデ
ィスプレイ8を設けたものを示したが、リアルタイムマ
スクパターン検証装置7の機能を中央処理装置1に、グ
ラフィックディスプレイ8の機能をグラフィックディス
プレイ2に持たせてもよい。ただし、この場合、グラフ
ィックディスプレイ2はマルチウィンドウ機能を持たな
ければならない。
以」−説明したように本発明は、マスクパターンデータ
作成・修正時にリアルタイムに電気的接続チェック、ト
ランジスタ回路図の抽出、トランジスタ回路図の比較を
行なうことにより、従来のようにマスクパターンデータ
作成後の修正に大幅な時間を要するということが無くな
り、マスクパターン設計期間を大幅に短縮できるという
効果がある。
作成・修正時にリアルタイムに電気的接続チェック、ト
ランジスタ回路図の抽出、トランジスタ回路図の比較を
行なうことにより、従来のようにマスクパターンデータ
作成後の修正に大幅な時間を要するということが無くな
り、マスクパターン設計期間を大幅に短縮できるという
効果がある。
第1図は本発明に係わるL S Iマスクパターン設計
装置の一実施例を示す系統図、第2図はその動作を説明
するだめのフローチャート、第3図は従来のり、 S
Iマスクパターン設計装置を示す系統図、第4図はその
動作を説明するためのフローチャートである。 1・・・中央処理装置、2,8・・・グラフィックディ
スプレイ、3・・・キーボード装置、4・・・タブレッ
ト、5・・・タブレットベン、6.9・・・ディスク装
置、7・・・リアルタイムマスクパターン検証装置。
装置の一実施例を示す系統図、第2図はその動作を説明
するだめのフローチャート、第3図は従来のり、 S
Iマスクパターン設計装置を示す系統図、第4図はその
動作を説明するためのフローチャートである。 1・・・中央処理装置、2,8・・・グラフィックディ
スプレイ、3・・・キーボード装置、4・・・タブレッ
ト、5・・・タブレットベン、6.9・・・ディスク装
置、7・・・リアルタイムマスクパターン検証装置。
Claims (1)
- LSIマスクパターンデータ作成・修正時にリアルタイ
ムにマスクパターンデータによりトランジスタ回路図の
抽出と電気的接続チェックと前記抽出されたトランジス
タ回路図と正しいトランジスタ回路図との比較とを行な
う検証手段と、前記抽出と接続チェックと比較の結果を
表示するグラフィックディスプレイとを備えたことを特
徴とするLSIマスクパターン設計装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61254108A JPS63106870A (ja) | 1986-10-23 | 1986-10-23 | Lsiマスクパタ−ン設計装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61254108A JPS63106870A (ja) | 1986-10-23 | 1986-10-23 | Lsiマスクパタ−ン設計装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63106870A true JPS63106870A (ja) | 1988-05-11 |
Family
ID=17260333
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61254108A Pending JPS63106870A (ja) | 1986-10-23 | 1986-10-23 | Lsiマスクパタ−ン設計装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63106870A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01292578A (ja) * | 1988-05-20 | 1989-11-24 | Mitsubishi Electric Corp | 編集装置 |
JP2006259943A (ja) * | 2005-03-16 | 2006-09-28 | Nec Corp | 集積回路のレイアウト設計システム及びその方法並びにプログラム |
-
1986
- 1986-10-23 JP JP61254108A patent/JPS63106870A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01292578A (ja) * | 1988-05-20 | 1989-11-24 | Mitsubishi Electric Corp | 編集装置 |
JP2006259943A (ja) * | 2005-03-16 | 2006-09-28 | Nec Corp | 集積回路のレイアウト設計システム及びその方法並びにプログラム |
JP4492398B2 (ja) * | 2005-03-16 | 2010-06-30 | 日本電気株式会社 | 集積回路のレイアウト設計システム及びプログラム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109033772B (zh) | 一种验证信息的输入方法及装置 | |
JPS63106870A (ja) | Lsiマスクパタ−ン設計装置 | |
US6965853B2 (en) | Back annotation apparatus for carrying out a simulation based on the extraction result in regard to parasitic elements | |
JP3028589B2 (ja) | 論理回路検証装置のエラー検出制御方法 | |
US20020101424A1 (en) | Method of testing graphic accelerator in DOS mode | |
JPH1139363A (ja) | データ検証方式 | |
CN116994002B (zh) | 一种图像特征提取方法、装置、设备及存储介质 | |
JP3267258B2 (ja) | テストグループ作成装置及びその作成方法 | |
JPH0418678A (ja) | 論理回路シミュレーション結果表示方法 | |
JPH05151294A (ja) | 論理シミユレーシヨン方法及び論理シミユレータ | |
JP2855603B2 (ja) | ワークステーシヨンシユミレーター | |
JP3131047B2 (ja) | 配線試験方法 | |
JPH01291378A (ja) | 半導体集積回路のマスクパターンデータのコンパクション装置 | |
JPH0468472A (ja) | 論理図入力装置 | |
JPH0353303A (ja) | プログラマブルコントローラのプログラム入力装置 | |
JPH0434658A (ja) | データ処理装置 | |
JPS63188268A (ja) | 設計支援装置 | |
JPH02297079A (ja) | 集積回路マスクパターン検証装置 | |
JPH0561935A (ja) | 論理シミユレーシヨン方式 | |
JPH06309400A (ja) | 回路図検証装置 | |
JPH1139365A (ja) | 半導体集積回路のレイアウトデータにおけるデザインルールチェック方法および該方法を実施するための装置 | |
JPS62280983A (ja) | 図形認識結果のチエツク方式 | |
JPH10334134A (ja) | マスク描画データの検証方法、マスク描画データの検証装置及びマスク描画データの検証プログラムを格納したコンピュータ読み取り可能な記録媒体 | |
JPH07105256A (ja) | 論理シミュレーション方式 | |
JPH02297080A (ja) | 集積回路マスクパターン検証方法 |