JPH01291378A - 半導体集積回路のマスクパターンデータのコンパクション装置 - Google Patents
半導体集積回路のマスクパターンデータのコンパクション装置Info
- Publication number
- JPH01291378A JPH01291378A JP63121132A JP12113288A JPH01291378A JP H01291378 A JPH01291378 A JP H01291378A JP 63121132 A JP63121132 A JP 63121132A JP 12113288 A JP12113288 A JP 12113288A JP H01291378 A JPH01291378 A JP H01291378A
- Authority
- JP
- Japan
- Prior art keywords
- equipotential
- mask pattern
- pattern data
- mask
- compaction device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005056 compaction Methods 0.000 title claims abstract description 27
- 239000004065 semiconductor Substances 0.000 title claims abstract description 10
- 239000004020 conductor Substances 0.000 claims 1
- 230000006835 compression Effects 0.000 abstract description 4
- 238000007906 compression Methods 0.000 abstract description 4
- 239000002184 metal Substances 0.000 description 14
- 238000010586 diagram Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体集積回路のマスクパターンデータの
コンパクション装置に関するものである。
コンパクション装置に関するものである。
第6図は従来のコンパクション□装置の構成を示すブロ
ック図であり、図において1は図面入力手段、2はグル
ープ分割手段、3は制約グラフ作成手段、4はグループ
間隔決定手段、5は図面出力手段である。
ック図であり、図において1は図面入力手段、2はグル
ープ分割手段、3は制約グラフ作成手段、4はグループ
間隔決定手段、5は図面出力手段である。
次に動作について説明する。
入力されたマスクパターンデータは図面入力手段1によ
って図から計算機内に記述できるデータに変換される。
って図から計算機内に記述できるデータに変換される。
グループ分割手段2は入力されたマスクパターンデータ
を圧縮方向と垂直方向につながるものを1つのグループ
にまとめる部分である。制約グラフ作成手段3ではグル
ープ間の制約グラフを作成する。制約グラフとは、グル
ープ分割2で作られた複数のグループを各々ひとつの頂
点に対応させ、パターン設計ルールを満たすためのグル
ープ間の必要間隔を頂点と頂点を結ぶ辺に置き換えたも
のである。辺の大きさ(グループ間の必要間隔)を計算
する時、辺を挟む2つの頂点に対応するグループを構成
するマスクパターン間の最小許容間隔値が用いられる。
を圧縮方向と垂直方向につながるものを1つのグループ
にまとめる部分である。制約グラフ作成手段3ではグル
ープ間の制約グラフを作成する。制約グラフとは、グル
ープ分割2で作られた複数のグループを各々ひとつの頂
点に対応させ、パターン設計ルールを満たすためのグル
ープ間の必要間隔を頂点と頂点を結ぶ辺に置き換えたも
のである。辺の大きさ(グループ間の必要間隔)を計算
する時、辺を挟む2つの頂点に対応するグループを構成
するマスクパターン間の最小許容間隔値が用いられる。
グループ間隔決定手段4は制約グラフ作成手段3で作ら
れた制約グラフを使ってグループの圧縮の位置を決定す
る部分で、図面出力手段5はグループ間隔決定手段4の
結果から圧縮後のマスクパターンデータを図に直して出
力する。
れた制約グラフを使ってグループの圧縮の位置を決定す
る部分で、図面出力手段5はグループ間隔決定手段4の
結果から圧縮後のマスクパターンデータを図に直して出
力する。
従来の半導体集積回路のマスクパターンデータのコンパ
クション装置は以上のように構成されているので、等電
位なマスクパターン間にも最小許容間隔を適用しなけれ
ばならず、十分に高密度のマスクパターンデータを得る
ことができないという問題点があった。
クション装置は以上のように構成されているので、等電
位なマスクパターン間にも最小許容間隔を適用しなけれ
ばならず、十分に高密度のマスクパターンデータを得る
ことができないという問題点があった。
例えば第2図は従来のコンパクション装置で圧縮した集
積回路のマスクパターンデータの1例である(CMOS
デバイス)。P拡散15は電源11と接続し、N拡散1
6はGND14と接続している。P拡散トランジスタゲ
ートとN拡散トランジスタゲートをポリシリコン配vA
13がつなぎ、かつP拡散15とN拡散16をメタル配
線21〜24がつないで、PチャネルトランジスタとN
チャネルトランジスタを形成する。
積回路のマスクパターンデータの1例である(CMOS
デバイス)。P拡散15は電源11と接続し、N拡散1
6はGND14と接続している。P拡散トランジスタゲ
ートとN拡散トランジスタゲートをポリシリコン配vA
13がつなぎ、かつP拡散15とN拡散16をメタル配
線21〜24がつないで、PチャネルトランジスタとN
チャネルトランジスタを形成する。
両ゲートをつなくポリシリコン配線に入力信号がメタル
配線8から印加される。
配線8から印加される。
P拡散15とN拡散16をつなぐメタル配線21〜24
は隣接する回路へ出力するため分岐している。
は隣接する回路へ出力するため分岐している。
第3図は第2図の枠内のメタル配線を拡大したものであ
る。
る。
従来のコンパクション装置では第3図に示すとおり等電
位なメタル配線21.24間の距離は、等電位でないメ
タル配線8.22間の距離と同様に最小許容間隔値、例
えば2μmパターン設計ルールでは2.5μmとなって
いる。しかし、通常のパターン設計ルールでは等電位の
21.24間の間隔をあける必要はない。
位なメタル配線21.24間の距離は、等電位でないメ
タル配線8.22間の距離と同様に最小許容間隔値、例
えば2μmパターン設計ルールでは2.5μmとなって
いる。しかし、通常のパターン設計ルールでは等電位の
21.24間の間隔をあける必要はない。
この発明は上記のような問題点を解消するためになされ
たもので、等電位追跡することにより、マスクパターン
が等電位か否か認識して、より高密度に圧縮できるコン
パクション装置を得ることを目的とする。
たもので、等電位追跡することにより、マスクパターン
が等電位か否か認識して、より高密度に圧縮できるコン
パクション装置を得ることを目的とする。
この発明に係る半導体集積回路のマスクパターンデータ
のコンパクション装置は、マスクパターンが等電位か否
かを等電位追跡を行なうことで検出し、等電位なマスク
パターン間の最小許容間隔を考慮しないで可能な限り近
づけるように圧縮することにより、等電位のマスクパタ
ーン間の隙間を詰めるようにしたものである。
のコンパクション装置は、マスクパターンが等電位か否
かを等電位追跡を行なうことで検出し、等電位なマスク
パターン間の最小許容間隔を考慮しないで可能な限り近
づけるように圧縮することにより、等電位のマスクパタ
ーン間の隙間を詰めるようにしたものである。
この発明においては、マスクパターンが等電位か否かを
等電位追跡を行なうことで検出し、等電位なマスクパタ
ーン間を最小許容間隔を考慮しないで可能な限り近付け
るように圧縮する構成としたから、コンパクション装置
に入力されたマスクパターンデータを高密度に圧縮でき
る。
等電位追跡を行なうことで検出し、等電位なマスクパタ
ーン間を最小許容間隔を考慮しないで可能な限り近付け
るように圧縮する構成としたから、コンパクション装置
に入力されたマスクパターンデータを高密度に圧縮でき
る。
以下本発明の詳細な説明する。
第1図は本発明のコンパクション装置の構成を示すブロ
ック図であり、図において、1〜5は従来の構成と同じ
で、1は図面入力手段、2はグループ分割手段、3は制
約グラフ作成手段、4はグループ間隔決定手段、5は図
面出力手段である。
ック図であり、図において、1〜5は従来の構成と同じ
で、1は図面入力手段、2はグループ分割手段、3は制
約グラフ作成手段、4はグループ間隔決定手段、5は図
面出力手段である。
また、6は等電位追跡手段である。本実施例の処理手段
はソフトウェアを計算機上で実行可能なようにすること
により実現できる。
はソフトウェアを計算機上で実行可能なようにすること
により実現できる。
次に動作について説明する。
図面入力手段11グル一プ分割手段2、グループ間隔決
定手段4、図面出力手段5の動作は従来装置における動
作と同じなので説明は省く。
定手段4、図面出力手段5の動作は従来装置における動
作と同じなので説明は省く。
等電位追跡手段6では等電位追跡をして、マスクパター
ン間の等電位が等電位か等電圧でないかを調べる。この
処理部分は制約グラフ作成手段3による制約グラフ作成
の前に行わなければならない。
ン間の等電位が等電位か等電圧でないかを調べる。この
処理部分は制約グラフ作成手段3による制約グラフ作成
の前に行わなければならない。
次に等電位追跡について、第4図を参照しながら概略的
に説明する。
に説明する。
第4図は第2図のマスクパターンデータを本発明のコン
パクション装置で圧縮する時、図のメタル配線21〜2
4が等電位追跡される処理手順を説明するための図であ
る。
パクション装置で圧縮する時、図のメタル配線21〜2
4が等電位追跡される処理手順を説明するための図であ
る。
第2図のメタル配線2]〜24は第4図に示すように4
つのセグメント21〜24 (同一番号)で示す。
つのセグメント21〜24 (同一番号)で示す。
各セグメン1−の両端点の座標がプログラムの配列にデ
ータとして保存される。
ータとして保存される。
異なる2つのセグメントの端点の座標が一致する時2つ
のセグメントは接続している。
のセグメントは接続している。
セグメント21はセグメント22.23に接続している
と同時に21と端点て直接に接続しているセグメント2
3のもう一方の端点に接続するセグメント24とも接続
している。
と同時に21と端点て直接に接続しているセグメント2
3のもう一方の端点に接続するセグメント24とも接続
している。
このようにして、一つのセグメントから発して、そのセ
グメントに接続する全てのセグメントを選び出すという
操作を繰り返し行うことで、マスクパターンデータ内の
等電位なマスクパターン間と等電位でないマスクパター
ン間を判別することを等電位追跡という。
グメントに接続する全てのセグメントを選び出すという
操作を繰り返し行うことで、マスクパターンデータ内の
等電位なマスクパターン間と等電位でないマスクパター
ン間を判別することを等電位追跡という。
以上のように等電位追跡を行なった後、制約グラフ作成
手段3で、等電位追跡手段6の結果を使って、等電位な
マスクパターンの含まれるグループ間の必要間隔(その
グループに対応する頂点間を結ぶ辺の大きさ)を計算す
るが、その際、等電位なマスクパターン間の最小許容間
隔値は考慮されないので、その値が考慮される時に比ベ
グループ間の必要間隔は概ね小さくなる。
手段3で、等電位追跡手段6の結果を使って、等電位な
マスクパターンの含まれるグループ間の必要間隔(その
グループに対応する頂点間を結ぶ辺の大きさ)を計算す
るが、その際、等電位なマスクパターン間の最小許容間
隔値は考慮されないので、その値が考慮される時に比ベ
グループ間の必要間隔は概ね小さくなる。
例えば第2図のマスクパターンデータを本実施例のコン
パクション装置で圧縮すると、第5図に示す通り、例え
ば2μmパターン設計ルールでは等電位でないメタル配
線8,22の間は2.5μm離れるが、等電位なメタル
配線21.24の間は2.5μmに制約されることなく
可能な限り近づく。
パクション装置で圧縮すると、第5図に示す通り、例え
ば2μmパターン設計ルールでは等電位でないメタル配
線8,22の間は2.5μm離れるが、等電位なメタル
配線21.24の間は2.5μmに制約されることなく
可能な限り近づく。
その結果メタル配線23は取り除かれ、メタル配線24
はメタル配線21に重ねて直接接続される。
はメタル配線21に重ねて直接接続される。
このように、本実施例によれば半導体集積回路のマスク
パターンデータのコンパクション装置において、等電位
追跡を行なって、等電位なマスクパターン間はパターン
設計ルールにより指定される最小許容間隔値を考慮しな
いで可能な限り近づけるようにコンパクションを行なう
構成としたから、コンパクション装置に人力されたマス
クパターンデータを高密度に圧縮できる。
パターンデータのコンパクション装置において、等電位
追跡を行なって、等電位なマスクパターン間はパターン
設計ルールにより指定される最小許容間隔値を考慮しな
いで可能な限り近づけるようにコンパクションを行なう
構成としたから、コンパクション装置に人力されたマス
クパターンデータを高密度に圧縮できる。
なお、上記実施例では、制約グラフ法を用いたものを示
したが、スティソクス(STICKS)方式、シェアラ
イン(shear−1ine)法、バーチュアルグリッ
ド(virtual−grid)法といった他のコンパ
クション方法を用いた装置であってもよく、上記実施例
と同様の効果を奏する。
したが、スティソクス(STICKS)方式、シェアラ
イン(shear−1ine)法、バーチュアルグリッ
ド(virtual−grid)法といった他のコンパ
クション方法を用いた装置であってもよく、上記実施例
と同様の効果を奏する。
以上のように、この発明によれば半導体集積回路のマス
クパターンデータのコンパクション装置において、等電
位追跡を行なって、等電位なマスクパターン間はパター
ン設計ルールにより指定される最小許容間隔値を考慮し
ないで可能な限り近づけるようにコンパクションを行な
う構成としたから、コンパクション装置に入力されたマ
スクパターンデータをより高密度に圧縮でき、半導体集
積回路をより高密度に設計することが容易となる効果が
ある。
クパターンデータのコンパクション装置において、等電
位追跡を行なって、等電位なマスクパターン間はパター
ン設計ルールにより指定される最小許容間隔値を考慮し
ないで可能な限り近づけるようにコンパクションを行な
う構成としたから、コンパクション装置に入力されたマ
スクパターンデータをより高密度に圧縮でき、半導体集
積回路をより高密度に設計することが容易となる効果が
ある。
第1図はこの発明の一実施例によるコンパクション装置
の構成を示すブロック図、第2図は従来のコンパクショ
ン装置で圧縮したマスクパターンデータの1例(0MO
3)を示す図、第3図は第2図の枠内のメタル配線の拡
大図、第4図は第2図のメタル配線を同一番号のセグメ
ントで示した図、第5図は本発明のコンパクション装置
で第2゛図のマスクパターンデータを圧縮した時の図、
第6図は従来のコンパクション装置の構成を示すブロッ
ク図である。 1は図面入力手段、2はグループ分割手段、3は制約グ
ラフ作成手段、4はグループ間隔決定手段、5は図面出
力手段、6は等電位追跡手段。 なお図中同一符号は同−又は相当部分を示す。
の構成を示すブロック図、第2図は従来のコンパクショ
ン装置で圧縮したマスクパターンデータの1例(0MO
3)を示す図、第3図は第2図の枠内のメタル配線の拡
大図、第4図は第2図のメタル配線を同一番号のセグメ
ントで示した図、第5図は本発明のコンパクション装置
で第2゛図のマスクパターンデータを圧縮した時の図、
第6図は従来のコンパクション装置の構成を示すブロッ
ク図である。 1は図面入力手段、2はグループ分割手段、3は制約グ
ラフ作成手段、4はグループ間隔決定手段、5は図面出
力手段、6は等電位追跡手段。 なお図中同一符号は同−又は相当部分を示す。
Claims (1)
- (1)半導体集積回路のマスクパターンデータの隙間を
取り除き、高密度なマスクパターンデータを生成するコ
ンパクション装置において、 マスクパターンデータの内の各導体のマスクパターン間
が等電位であるか否か調べる等電位追跡手段を備え、 等電位でないマスクパターン間の距離は、パターン設計
ルールにより定められた最小許容間隔値以上となるよう
にコンパクションを行い、等電位のマスクパターン間は
上記の最小許容間隔値を考慮しないで、可能な限り近づ
けるようにコンパクションするようにしたことを特徴と
する半導体集積回路のマスクパターンデータのコンパク
ション装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63121132A JPH01291378A (ja) | 1988-05-18 | 1988-05-18 | 半導体集積回路のマスクパターンデータのコンパクション装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63121132A JPH01291378A (ja) | 1988-05-18 | 1988-05-18 | 半導体集積回路のマスクパターンデータのコンパクション装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01291378A true JPH01291378A (ja) | 1989-11-22 |
Family
ID=14803667
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63121132A Pending JPH01291378A (ja) | 1988-05-18 | 1988-05-18 | 半導体集積回路のマスクパターンデータのコンパクション装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01291378A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6275238B1 (en) | 1998-01-19 | 2001-08-14 | Nec Corporation | Path compression system for compressing path in graph information and path compression method thereof |
JP2006165091A (ja) * | 2004-12-03 | 2006-06-22 | Nec Electronics Corp | 半導体集積装置、その設計方法、設計装置、およびプログラム |
-
1988
- 1988-05-18 JP JP63121132A patent/JPH01291378A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6275238B1 (en) | 1998-01-19 | 2001-08-14 | Nec Corporation | Path compression system for compressing path in graph information and path compression method thereof |
JP2006165091A (ja) * | 2004-12-03 | 2006-06-22 | Nec Electronics Corp | 半導体集積装置、その設計方法、設計装置、およびプログラム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4817012A (en) | Method for identification of parasitic transistor devices in an integrated structure | |
CN117252133A (zh) | 版图处理方法与电子设备 | |
JPH01291378A (ja) | 半導体集積回路のマスクパターンデータのコンパクション装置 | |
JP3042443B2 (ja) | マスクパターンデータの作成方法 | |
JP2854674B2 (ja) | 図形パターン発生方法 | |
JPS5922160A (ja) | 図形処理方法 | |
JP2611423B2 (ja) | 処理装置 | |
JP2868127B2 (ja) | 字句解析における空白読み飛ばし装置 | |
JPH03231174A (ja) | テストパターンの発生装置 | |
JPS63106870A (ja) | Lsiマスクパタ−ン設計装置 | |
JP2022161482A (ja) | 電線束シミュレーション装置、及び、電線束シミュレーションプログラム | |
JP3247455B2 (ja) | 集積回路マスクパターンの検証装置 | |
JPH06110972A (ja) | 集積回路マスクパターンからの回路接続情報抽出方法 | |
JPS636855A (ja) | 集積回路マスクパタ−ンの解析方法 | |
JP3064066B2 (ja) | Icパターン設計システム | |
JP2783709B2 (ja) | 論理回路設計装置 | |
JP3247454B2 (ja) | 集積回路マスクパターンの検証装置 | |
JPH01130279A (ja) | マスクパターンの配線容量算出方法 | |
JP2995906B2 (ja) | プリント配線板配置処理装置 | |
Apanovich et al. | Top-down approach to technology migration for full-custom mask layouts | |
JPH01133176A (ja) | 論理回路ブロック切出しシステム | |
JPH05334395A (ja) | サイジング処理方法 | |
JPH1125132A (ja) | シミュレーション装置及び方法及びシミュレーションプログラムを記録した記録媒体 | |
JPH01260581A (ja) | 図形処理方法 | |
JPS63310135A (ja) | 集積回路の配線処理方式 |