JPH1125132A

JPH1125132A - シミュレーション装置及び方法及びシミュレーションプログラムを記録した記録媒体

Info

Publication number: JPH1125132A
Application number: JP9174216A
Authority: JP
Inventors: Hirotaka Akisada; 宏孝秋定
Original assignee: NEC IC Microcomputer Systems Co Ltd
Current assignee: NEC IC Microcomputer Systems Co Ltd
Priority date: 1997-06-30
Filing date: 1997-06-30
Publication date: 1999-01-29

Abstract

(57)【要約】【課題】複数回路の機能の比較を行なう場合に、特
に、クロック信号、リセット信号が存在する順序回路に
おいて、比較結果の信頼性を高くする。【解決手段】複数回路の対応する入力端子及び出力端
子及びリセット端子及びクロック端子を抽出して対応表
を作成する手段と、前記クロック・リセット端子表を参
照してテストパターンの生成を行う手段と、前記複数回
路の対応する入力端子に同じ信号が入力されるようにシ
ミュレーション用入力信号ファイルを作成する手段と、
前記複数回路の対応する出力端子の信号が比較されるよ
うにシミュレーション用出力信号比較ファイルを作成す
る手段と、シミュレーションを行う手段と、複数回路の
動作に不一致が検出され次第シミュレーションを中止す
る手段とを、有することを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、論理シミュレーシ
ョン方式に関し、特にレジスタトランスファレベル記述
されたライブラリ等から、複数回路の論理合成を行った
後、作成された複数の論理回路の等価性を検証すること
を特徴としたシミュレーション方式に関する。

【０００２】

【従来の技術】従来、複数回路の論理の等価性を確認す
るためには、特開平４−１６８５７２号公報による方法
と特開平２−２６６４７２号公報による方法があった。

【０００３】特開平４−１６８５７２号公報による方法
は、図５に示すように、回路データ統合手段０５２１、
比較回路付加手段０５２２、シミュレーション手段０５
２３を備え、第１の回路データファイル０５０１と第２
の回路データ０５０２とが前記回路データ統合手段０５
２１に入力され、前記回路データ統合手段０５２１によ
って処理された統合後の回路データ０５１３、信号名対
応情報０５１４と、比較対象信号名情報０５０３からの
比較対象信号名情報データ０５１５とが前記比較回路付
加手段０５２２に入力される。

【０００４】更に前記比較回路付加手段０５２２により
処理された比較回路付加後の回路データ０５１６、比較
回路観測情報０５１７は前記シミュレーション手段０５
２３に入力される。

【０００５】前記シミュレーション手段０５２３により
処理されたシミュレーション結果データ０５１８は結果
リスト０５０４として出力され複数回路の論理の等価性
を判定する。

【０００６】図６は図５の方法をより具体的なイメージ
で示したものである。特開平４−１６８５７２号公報の
動作を図６を用いて説明する。

【０００７】まず、レジスタトランスファ回路データ０
６０１とゲートレベル回路データ０６０２とが回路デー
タ統合手段０６１１に入力される。

【０００８】ここでは前記レジスタトランスファ回路デ
ータ０６０１と前記ゲートレベル回路データ０６０２と
を統合し、単一の統合後回路データ０６０３および、統
合前後での信号名の対応を示す信号名対応情報０６０４
を生成する。

【０００９】その後、前記統合後回路データ０６０３、
前記信号名対応情報０６０４および、前記レジスタトラ
ンスファ回路データ０６０１と前記ゲートレベル回路デ
ータ０６０２間での比較すべき信号名を示す比較対象信
号名情報０６０５とが比較回路付加手段０６１２に入力
され、付加された比較回路０６４１を含む比較回路付回
路データ０６０６と比較すべきために観測する信号であ
る比較回路観測情報０６０７を生成する。

【００１０】最後に前記比較回路付回路データ０６０６
と前記比較回路観測情報０６０７とがシミュレーション
手段０６１３に入力され前記レジスタトランスファ回路
データ０６０１と前記ゲートレベル回路データ０６０２
との比較結果を示す観測信号の状態値０６０８を出力す
る。

【００１１】ここでは明示的に示されてはいないが、シ
ミュレーションを行なうためには当然入力となるパター
ンが必要である。

【００１２】何故ならばシミュレーションとは模擬動作
を行なうものであり模擬的な入力が与えられない事には
動作しないためである。

【００１３】図７は前記シミュレーション手段０５２３
での処理フローである。

【００１４】ここでも明示的には示されていないが、前
述したようにシミュレーションとは模擬動作を行なうも
のでありシミュレーション途中で終了する必然性が無い
かぎりシミュレーション手段は入力されたパターン全て
を実行し終わるまで終了しない。

【００１５】特開平４−１６８５７２号公報には入力と
なるパターンの作成方法およびシミュレーションを途中
で終了する必然性が記述されていないため、入力パター
ンは予め準備されており、シミュレーションは入力パタ
ーンの最後まで行なわれると解釈する。

【００１６】特開平２−２６６４７２号公報の動作を、
図８および図９を用いて説明する。

【００１７】まず比較すべき回路Ｉと比較すべき回路II
のトランジスタを比較し、座標以外の全ての属性が一致
するトランジスタを抽出しIII III′の対応した位置に
並べる。

【００１８】さらに対応しなかった物についてはIII I
II′のあとに並べる。

【００１９】この結果III III′には対応度の高い順に
トランジスタが並ぶ。

【００２０】最後に対応するトランジスタに唯一の新た
な名前を割り当てる事により前記比較すべき回路Ｉと前
記比較すべき回路IIとを比較するときに同一名称は対応
するトランジスタであることが簡単に判定できるように
なる。

【００２１】またこの手順はトランジスタのみならずゲ
ート、回路ブロックに対しても適用可能である。

【００２２】以上の説明で明らかなように、特開平２−
２６６４７２号公報による方法は、回路中の素子の対応
度により各素子に新たな名前を割り当てて、その名前が
全て一致することにより複数回路が等しい事を判定して
いる。

【００２３】

【発明が解決しようとする課題】以上の説明で明らかな
ように特開平４−１６８５７２号公報による方法は、１．シミュレーション用入力パターン生成手段を持たな
いため、予め作成されたシミュレーション用のパターン
が必要である。

【００２４】２．予め作成された入力パターンではパタ
ーンの質により比較結果の信頼性が左右され、とくにク
ロック信号、リセット信号が存在する順序回路において
は、比較結果の信頼性を高くすることが困難である。

【００２５】３．シミュレーション手段に不一致判定を
もたないためシミュレーション途中に複数回路が等価で
ないことが判明してもシミュレーションが最後まで行な
われる。

【００２６】また、特開平２−２６６４７２号公報によ
る方法は、４．複数回路中の素子の対応が必要であるため素子が存
在しないレジスタトランスファレベル回路とゲートレベ
ル回路との比較には適用できない。

【００２７】［発明の目的］本発明の目的は、これらの
課題を解決し、１．シミュレーション用入力パターン生成手段を備え予
め作成されたシミュレーション用のパターンが不要；２．クロック信号及びリセット信号探索手段を備えクロ
ック信号及びリセット信号の有効な制御を行なうためク
ロック信号、リセット信号が存在する順序回路において
も回路等価性の比較結果の信頼性が高い；３．シミュレーション手段に不一致判定を備え複数回路
が等価でないことの判定が高速に行なえる；４．複数回路中の素子の対応は必要なく入出力端子のみ
で回路の等価性検証が行なえる；であるような複数回路
の等価性を検証する方式を提供することにある。

【００２８】

【課題を解決するための手段】本発明は、上述した課題
を解決するため、以下の手段を有する。

【００２９】［１］少なくとも、データ入出力装置
と、該データの記憶装置と、シミュレーションプログラ
ムにより制御される計算機と、を有するシミュレーショ
ン装置において、入力された複数の回路データに基づい
て、１）前記複数の回路の対応する入力端子を抽出し、入力
端子対応表を作成する手段と、２）前記複数の回路の対応する出力端子を抽出し、出力
端子対応表を作成する手段と、３）回路中のクロック・リセット端子を抽出し、クロッ
ク・リセット端子対応表を作成する手段と、４）前記クロック・リセット端子対応表を参照しテスト
パターンの生成を行う手段と、５）前記入力端子対応表を参照し前記複数の回路の対応
する入力端子に同じ信号が入力されるようにシミュレー
ション用入力信号ファイルを作成する手段と、６）前記出力端子対応表を参照し前記複数の回路の対応
する出力端子の信号が比較されるようにシミュレーショ
ン用出力信号比較ファイルを作成する手段と、７）前記シミュレーション用入力信号ファイル、前記シ
ミュレーション用出力信号比較ファイル及び前記生成し
たテストパターンを用いシミュレーションを行う手段
と、８）前記複数の回路の動作に不一致が検出されしだいシ
ミュレーションを中止する手段と、を有することを特徴
とするシミュレーション装置。

【００３０】［２］少なくとも、データ入出力装置
と、該データの記憶装置と、シミュレーションプログラ
ムにより制御される計算機と、を有するシミュレーショ
ン装置のシミュレーション方法において、入力された複
数の回路データに基づいて、１）前記複数の回路の対応する入力端子を抽出し、入力
端子対応表を作成する工程と、２）前記複数の回路の対応する出力端子を抽出し、出力
端子対応表を作成する工程と、３）回路中のクロック・リセット端子を抽出し、クロッ
ク・リセット端子対応表を作成する工程と、４）前記クロック・リセット端子対応表を参照しテスト
パターンの生成を行う工程と、５）前記入力端子対応表を参照し前記複数の回路の対応
する入力端子に同じ信号が入力されるようにシミュレー
ション用入力信号ファイルを作成する工程と、６）前記出力端子対応表を参照し前記複数の回路の対応
する出力端子の信号が比較されるようにシミュレーショ
ン用出力信号比較ファイルを作成する工程と、７）前記シミュレーション用入力信号ファイル、前記シ
ミュレーション用出力信号比較ファイル及び前記生成し
たテストパターンを用いシミュレーションを行う工程
と、８）前記複数の回路の動作に不一致が検出されしだいシ
ミュレーションを中止する工程と、を有することを特徴
とするシミュレーション方法。

【００３１】［３］前記回路中のクロック・リセット
端子対応表を作成する工程は、１）回路中のクロック・リセット信号キーワードを探索
する工程と、２）前記クロック・リセット信号キーワードを探索する
手段により探索された信号から、外部端子を探索する工
程と、を有することを特徴とするシミュレーション方
法。

【００３２】［４］前記回路中のクロック・リセット
端子を抽出し、クロック・リセット端子対応表を作成す
る工程は、１）まず、クロック・リセット端子用テーブルを作成
し、２）次に、回路中の最初のクロック・リセット信号キー
ワードを探索し、３）このときのクロック・リセット信号キーワードが存
在すれば、４）探索がループになるのを避けるために、作業用の一
時テーブルを作成し、５）次に、前記探索した回路中の最初のクロック・リセ
ット信号キーワードから入力信号を１段遡り、６）前記入力信号を１段遡った信号が前記作業用の一時
テーブルに登録されていれば、前記作業用の一時テーブ
ルを破棄し、前記回路中の次のクロック・リセット信号
キーワードを探索し、前記３）以降を繰り返し、７）さもなければ、前記１段遡った信号を前記作業用の
一時テーブルに登録し、８）前記１段遡った信号が外部端子であれば、その信号
を外部端子として前記クロック・リセット端子用テーブ
ルに登録し、前記作業用の一時テーブルを破棄し、前記
回路中の次のクロック・リセット信号キーワードを探索
し、前記３）以降を繰り返し、９）さもなければ、前記５）以降を繰り返し、１０）更に前記３）の条件が非成立であれば全ての手順
を終了する、順序で処理を行うことを特徴とするシミュ
レーション方法。

【００３３】［５］前記複数の回路の動作に不一致が
検出されしだいシミュレーションを中止する工程は、１）前記複数の回路データをシミュレーション用の内部
表現にコンパイルする工程と、２）前記コンパイルされた前記複数の回路データのシミ
ュレーションを行う工程と、３）前記前記複数の回路データの結果を任意のシミュレ
ーション時間で比較する工程と、４）前記比較手段にて比較された前記前記複数の回路デ
ータの前記シミュレーション結果に不一致が存在した場
合、前記シミュレーションを中断する工程と、を有する
ことを特徴とするシミュレーション方法。

【００３４】［６］前記複数の回路の動作に不一致が
検出されしだいシミュレーションを中止する工程は、１）まず、最初の回路データを検索し、２）この時、回路データが存在すれば、３）回路データ用内部テーブルを作成し、４）前記探索した回路データをシミュレーション内部表
現にコンパイルを行い、５）前記コンパイルされた回路データを前記回路データ
用内部テーブルに登録し、６）次の、回路データを検索し、前記２）以降を繰り返
し、７）２）の条件が非成立であれば、最初の時刻の入力パ
ターンを検索し、８）この時、入力パターンが存在すれば、９）その時刻でのシミュレーションを前記複数の回路に
おいて実行し、１０）その時刻での前記複数の回路のシミュレーション
結果を出力し、１１）前記出力された前記複数の回路のシミュレーショ
ン結果を比較し、１２）この時、不一致が存在しなければ、次の時刻の入
力パターンを検索し、前記８）以降を繰り返し、１３）さもなければ、シミュレーションを中断し、１４）更に、前記８）の条件が非成立の時は、全ての手
順を終了する、順序で処理を行うことを特徴とするシミ
ュレーション方法。

【００３５】［７］［２］〜［６］のいずれかに記載
のシミュレーション方法を記録したことを特徴とするシ
ミュレーションプログラムを記録した記録媒体。［作用］本発明によれば、以下の作用効果を得ることが
できる。

【００３６】１）入出力の端子のみで回路の等価性を検
証できる。その理由は、シミュレーションによる動作比
較を行なうためである。これは、レジスタトランスファ
レベルとゲートレベルとの回路のように相対応する素子
が無くてもよい。

【００３７】２）テストパターンが不要である。その理
由は、回路を走査し、効果的なテストパターンを生成す
るためである。

【００３８】３）順序回路に対しても、効率的に適用が
可能である。その理由は、クロック端子、リセット端子
を認識し、効率的なテストパターンを生成するためであ
る。

【００３９】４）複数回路の不一致が速く検出できる。
その理由は、不一致が検出され次第シミュレーションを
中止するためである。

【００４０】また、本発明によれば、個別に開発された
ライブラリ等の複数の回路を論理合成して設計された大
規模回路の等価性の検証方式において、複数回路を同時
にシミュレーションすることで等価性を高速に検証可能
とすることができる。

【００４１】

【発明の実施の形態】以下、本発明の好ましい実施形態
について説明する。

【００４２】［構成の説明］本発明のシミュレーション
装置は、少なくとも、キーボード等とＣＲＴ等のディス
プレーから成るデータ入出力装置と、入力されたデータ
を記憶する記憶装置と、本発明のシミュレーション方法
により制御されるコンピュータと、で構成される。ま
た、本発明のシミュレーションプログラムを記録した記
録媒体をコンピュータにロードさせても良い。

【００４３】また、入力する回路データとしては、ＨＤ
Ｌ（Hardware Description Language)記述のデータなど
を入力する。

【００４４】コンピュータは、このような、入力された
回路データに基づいて、以下の処理を行なう手段を有す
る。以下、図４を参照しながら、本発明の構成について
説明する。

【００４５】入力された複数の回路データに基づいて、１）前記複数の回路の対応する入力端子を抽出し、入力
端子対応表を作成する手段（図４の０４１１）と、２）前記複数の回路の対応する出力端子を抽出し、出力
端子対応表を作成する手段（０４１２）と、３）回路中のクロック・リセット端子を抽出し、クロッ
ク・リセット端子対応表を作成する手段（０４１３）
と、４）前記クロック・リセット端子対応表を参照しテスト
パターンの生成を行う手段と、５）前記入力端子対応表を参照し前記複数の回路の対応
する入力端子に同じ信号が入力されるようにシミュレー
ション用入力信号ファイルを作成する手段（０４１４）
と、６）前記出力端子対応表を参照し前記複数の回路の対応
する出力端子の信号が比較されるようにシミュレーショ
ン用出力信号比較ファイルを作成する手段（０４１５）
と、７）前記シミュレーション用入力信号ファイル、前記シ
ミュレーション用出力信号比較ファイル及び前記生成し
たテストパターンを用いシミュレーションを行う手段
（０４１６）と、８）前記複数の回路の動作に不一致が検出されしだいシ
ミュレーションを中止する手段と、を有する。

【００４６】また、図４に示す様に、入力端子対応表
（複数回路間での入力端子の対応を示す。）０４０３、
出力端子対応表（複数回路間での出力端子の対応を示
す。）０４０４、クロックリセット対応表（回路中のク
ロック端子及びリセット端子の端子名を記録）０４０
５、入力信号ファイル（シミュレーション用入力パター
ン作成手段により作成されたシミュレーション用入力パ
ターン）０４０６、出力信号比較ファイル（比較すべき
複数回路間の出力端子の比較方法を示す。この例ではｘ
ｏｒを用いている。）０４０７、結果リスト（比較され
た複数回路間の出力端子の比較結果をパターン毎に示
す。ＮＧが発見されしだい終了する。）０４０８、を有
する。［動作の説明］図１は、本発明の処理の一例を示すフロ
ーチャートであり、図１に示すように、本発明では、以
下のような処理を行なう。

【００４７】１）前記複数の回路の対応する入力端子を
抽出し、入力端子対応表を作成する、２）前記複数の回路の対応する出力端子を抽出し、出力
端子対応表を作成する、３）回路中のクロック・リセット端子を抽出し、クロッ
ク・リセット端子対応表を作成する、４）前記クロック・リセット端子対応表を参照しテスト
パターンの生成を行う、５）前記入力端子対応表を参照し前記複数の回路の対応
する入力端子に同じ信号が入力されるようにシミュレー
ション用入力信号ファイルを作成する、６）前記出力端子対応表を参照し前記複数の回路の対応
する出力端子の信号が比較されるようにシミュレーショ
ン用出力信号比較ファイルを作成する、７）前記シミュレーション用入力信号ファイル、前記シ
ミュレーション用出力信号比較ファイル及び前記生成し
たテストパターンを用いシミュレーションを行う、８）前記複数の回路の動作に不一致が検出されしだいシ
ミュレーションを中止する。

【００４８】また、前記回路中のクロック・リセット端
子対応表を作成する工程は、１）回路中のクロック・リセット信号キーワードを探索
する工程と、２）前記クロック・リセット信号キーワードを探索する
手段により探索された信号から、外部端子を探索する工
程と、を有することを特徴とする。また、前記複数の回路の動作に不一致が検出されしだい
シミュレーションを中止する工程は、１）前記複数の回路データをシミュレーション用の内部
表現にコンパイルする工程と、２）前記コンパイルされた前記複数の回路データのシミ
ュレーションを行う工程と、３）前記前記複数の回路データの結果を任意のシミュレ
ーション時間で比較する工程と、４）前記比較手段にて比較された前記前記複数の回路デ
ータの前記シミュレーション結果に不一致が存在した場
合、前記シミュレーションを中断する工程と、を有する
ことを特徴とする。

【００４９】また、図２は、クロック端子及びリセット
端子探索手段の手順を示すフローチャートであり、前記
回路中のクロック・リセット端子を抽出し、クロック・
リセット端子対応表を作成する工程は、１）まず、クロック・リセット端子用テーブルを作成
し、２）次に、回路中の最初のクロック・リセット信号キー
ワードを探索し、３）このときのクロック・リセット信号キーワードが存
在すれば、４）探索がループになるのを避けるために、作業用の一
時テーブルを作成し、５）次に、前記探索した回路中の最初のクロック・リセ
ット信号キーワードから入力信号を１段遡り、６）前記入力信号を１段遡った信号が前記作業用の一時
テーブルに登録されていれば、前記作業用の一時テーブ
ルを破棄し、前記回路中の次のクロック・リセット信号
キーワードを探索し、前記３）以降を繰り返し、７）さもなければ、前記１段遡った信号を前記作業用の
一時テーブルに登録し、８）前記１段遡った信号が外部端子であれば、その信号
を外部端子として前記クロック・リセット端子用テーブ
ルに登録し、前記作業用の一時テーブルを破棄し、前記
回路中の次のクロック・リセット信号キーワードを探索
し、前記３）以降を繰り返し、９）さもなければ、前記５）以降を繰り返し、１０）更に前記３）の条件が非成立であれば全ての手順
を終了する。順序で処理を行うことを特徴とする。

【００５０】また、図３は、本発明のシミュレーション
の処理を示すフローチャートであり、以下に説明するよ
うに、前記複数の回路の動作に不一致が検出されしだい
シミュレーションを中止する。

【００５１】１）まず、最初の回路データを検索し、２）この時、回路データが存在すれば、３）回路データ用内部テーブルを作成し、４）前記探索した回路データをシミュレーション内部表
現にコンパイルを行い、５）前記コンパイルされた回路データを前記回路データ
用内部テーブルに登録し、６）次の、回路データを検索し、前記２）以降を繰り返
し、７）２）の条件が非成立であれば、最初の時刻の入力パ
ターンを検索し、８）この時、入力パターンが存在すれば、９）その時刻でのシミュレーションを前記複数の回路に
おいて実行し、１０）その時刻での前記複数の回路のシミュレーション
結果を出力し、１１）前記出力された前記複数の回路のシミュレーショ
ン結果を比較し、１２）この時、不一致が存在しなければ、次の時刻の入
力パターンを検索し、前記８）以降を繰り返し、１３）さもなければ、シミュレーションを中断し、１４）更に、前記８）の条件が非成立の時は、全ての手
順を終了する。

【００５２】［従来例との比較］本発明の実施形態を、
図１を用い、従来の技術である図５と図６との比較を行
ないながら説明する。図１の本発明は、従来の技術に対
し、新規の機能であるクロック端子及びリセット端子探
索手段０１０１、新規の機能であるシミュレーション用
入力パターン手段０１０２および改良されたシミュレー
ション手段であるシミュレーション手段０１０３を備え
る。

【００５３】次に図２を用い、クロック端子及びリセッ
ト端子探索についての本発明の実施の形態を説明する
と、まず最初にクロック信号もしくはリセット信号を特
定するために、回路中のクロック信号もしくはリセット
信号を示すキーワード（例えば、ゲートレベル記述回路
の場合には、ある特定タイプのゲートの特定入力端子、
また、レジスタトランスファーレベル記述回路の場合に
は、ある特定の記述形式）を探索し、そこから外部端子
へ信号の追跡を行ない、外部端子に到達したならばそれ
をクロック端子もしくはリセット端子と判定する手段を
備える。

【００５４】さらにシミュレーション用入力パターン生
成についての本発明の実施の形態は、クロック端子に対
してはハイ・ローの繰り返し信号を入力し、リセット端
子に対しては前記リセット端子が非アクティブになる信
号を入力する手段を備える。

【００５５】更に、本発明を示す図３を用い、従来の技
術である図７との比較を行ないながら説明すると、図３
に示す本発明は、不一致判定０３０１を備える。

【００５６】最後に本発明を示す図４を用い、従来の技
術である図６との比較を行ないながら説明すると、図４
に示す本発明は、複数の回路を統合し、付加された比較
回路０６４１を用いることなくシミュレーションを行な
う。

【００５７】

【実施例】図４を用いて本発明のシミュレーション方式
の実施例を説明する。

【００５８】ここで０４０１は、第１の回路データファ
イル、０４０２は第２の回路データファイルを表す。

【００５９】それらのデータが、入力端子対応表作成手
段０４１１及び出力端子対応表作成手段０４１２に入力
され、前記第１の回路データファイルと前記第２の回路
データファイルとの入力端子の対応を示す入力端子対応
表０４０３、及び前記第１の回路データファイルと前記
第２の回路データファイルとの出力端子の対応を示す出
力端子対応表０４０４が作成される。

【００６０】また、前記第１の回路データファイル０４
０１、前記第２の回路データファイル０４０２および前
記入力端子対応表０４０３は、クロック端子及びリセッ
ト端子探索手段０４１３に入力され、前記第１の回路デ
ータファイルと前記第２の回路データファイルとに存在
するクロック端子とリセット端子とを示すクロックリセ
ット対応表０４０５が作成される。ここで前記クロック
端子及びリセット端子探索手段０４１３は図１における
０１０１及び図２全体と等価である。

【００６１】更に前記入力端子対応表０４０３と前記ク
ロックリセット対応表０４０５がシミュレーション用入
力ファイル作成手段０４１４の入力となり、シミュレー
ション用入力パターンファイルである入力信号ファイル
０４０６が作成される。

【００６２】ここで前記シミュレーション用入力ファイ
ル作成手段０４１４は図１における０１０２と等価であ
る。

【００６３】また前記出力端子対応表０４０４がシミュ
レーション用出力信号比較ファイル作成手段０４１５に
入力され出力信号比較ファイル０４０７が作成される。

【００６４】最後に前記第１の回路データファイル０４
０１、前記第２の回路データファイル０４０２、前記入
力信号ファイル０４０６、前記出力信号比較ファイル０
４０７を入力としシミュレーション手段０４１６が実行
され出力として結果リスト０４０８を得る。

【００６５】ここで前記シミュレーション手段０４１６
は、図１における０１０３及び図３全体と等価である。

【００６６】

【発明の効果】以上の説明で明らかなように、本発明の
シミュレーション方式によれば、１）シミュレーション手段を備えているため入出力の端
子のみで回路の等価性を検証できる；２）シミュレーション用入力パターン生成手段を備えて
いるためテストパターンが不要である；３）クロック端子及びリセット端子探索手段を備えてい
るため順序回路に対しても、効率的に適用が可能であ
る；４）シミュレーション手段において不一致判定を備えて
いるため複数回路の不一致が速く検出できる；という効
果が得られる。

【図面の簡単な説明】

【図１】本発明のシミュレーション方式における全体処
理の手順を示すフローチャートである。

【図２】本発明のシミュレーション方式におけるクロッ
ク端子及びリセット端子探索の手順を示すフローチャー
トである。

【図３】本発明のシミュレーション方式におけるシミュ
レーションの手順を示すフローチャートである。

【図４】本発明のシミュレーション方式を用いた全体の
データ及び処理の流れである。

【図５】従来のシミュレーションによる複数回路の等価
性検証方式（特開平４−１６８５７２号公報）における
全体処理手順を示すフローチャートである。

【図６】従来のシミュレーションによる複数回路の等価
性検証方式（特開平４−１６８５７２号公報）を用いた
全体のデータ及び処理の流れを示す図である。

【図７】従来のシミュレーションによる複数回路の等価
性検証方式（特開平４−１６８５７２号公報）における
シミュレーションの手順を示すフローチャートである。

【図８】従来のノードの対応に基づく複数回路の等価性
検証方式（特開平２−２６６４７２号公報）における全
体処理の手順を示すフローチャートである。

【図９】従来のノードの対応に基づく複数回路の等価性
検証方式（特開平２−２６６４７２号公報）における全
体処理概略である。

【符号の説明】

０１０１クロック及びリセット端子探索手段０１０２シミュレーション用入力パターン生成手段０１０３シミュレーション手段０３０１不一致検出時終了判定０４０１第１の回路データファイル０４０２第２の回路データファイル０４０３入力端子対応表０４０４出力端子対応表０４０５クロックリセット対応表０４０６入力信号ファイル０４０７出力信号比較ファイル０４０８結果リスト０４１１入力端子対応表作成手段０４１２出力端子対応表作成手段０４１３クロック端子及びリセット端子探索手段０４１４シミュレーション用入力信号ファイル作成
手段０４１５シミュレーション用出力信号比較ファイル
作成手段０４１６シミュレーション手段０５０１第１の回路データファイル０５０２第２の回路データファイル０５０３比較対象信号名情報０５０４結果リスト０５１１第１の回路データ０５１２第２の回路データ０５１３統合後の回路データ０５１４信号名対応情報０５１５比較対象信号名情報データ０５１６比較回路付加後の回路データ０５１７比較回路観測情報０５１８シミュレーション結果データ０５２１回路データ統合手段０５２２比較回路付加手段０５２３シミュレーション手段０６０１レジスタトランスファレベル回路データ０６０２ゲートレベル回路データ０６０３統合後回路データ０６０４信号名対応情報０６０５比較対象信号名情報０６０６比較回路付回路データ０６０７比較回路観測情報０６０８観測信号の状態値０６１１回路データ統合手段０６１２比較回路付加手段０６１３シミュレーション手段０６２１第１のレジスタトランスファレベル記述ブ
ロック０６２２第２のレジスタトランスファレベル記述ブ
ロック０６３１第１のゲート０６３２第２のゲート０６３３第３のゲート０６３４第４のゲート０６３５第５のゲート０６３６第６のゲート０６４１付加された比較回路

Claims

【特許請求の範囲】

【請求項１】少なくとも、データ入出力装置と、該デ
ータの記憶装置と、シミュレーションプログラムにより
制御される計算機と、を有するシミュレーション装置に
おいて、入力された複数の回路データに基づいて、１）前記複数の回路の対応する入力端子を抽出し、入力
端子対応表を作成する手段と、２）前記複数の回路の対応する出力端子を抽出し、出力
端子対応表を作成する手段と、３）回路中のクロック・リセット端子を抽出し、クロッ
ク・リセット端子対応表を作成する手段と、４）前記クロック・リセット端子対応表を参照しテスト
パターンの生成を行う手段と、５）前記入力端子対応表を参照し前記複数の回路の対応
する入力端子に同じ信号が入力されるようにシミュレー
ション用入力信号ファイルを作成する手段と、６）前記出力端子対応表を参照し前記複数の回路の対応
する出力端子の信号が比較されるようにシミュレーショ
ン用出力信号比較ファイルを作成する手段と、７）前記シミュレーション用入力信号ファイル、前記シ
ミュレーション用出力信号比較ファイル及び前記生成し
たテストパターンを用いシミュレーションを行う手段
と、８）前記複数の回路の動作に不一致が検出されしだいシ
ミュレーションを中止する手段と、を有することを特徴
とするシミュレーション装置。
【請求項２】少なくとも、データ入出力装置と、該デ
ータの記憶装置と、シミュレーションプログラムにより
制御される計算機と、を有するシミュレーション装置の
シミュレーション方法において、入力された複数の回路
データに基づいて、１）前記複数の回路の対応する入力端子を抽出し、入力
端子対応表を作成する工程と、２）前記複数の回路の対応する出力端子を抽出し、出力
端子対応表を作成する工程と、３）回路中のクロック・リセット端子を抽出し、クロッ
ク・リセット端子対応表を作成する工程と、４）前記クロック・リセット端子対応表を参照しテスト
パターンの生成を行う工程と、５）前記入力端子対応表を参照し前記複数の回路の対応
する入力端子に同じ信号が入力されるようにシミュレー
ション用入力信号ファイルを作成する工程と、６）前記出力端子対応表を参照し前記複数の回路の対応
する出力端子の信号が比較されるようにシミュレーショ
ン用出力信号比較ファイルを作成する工程と、７）前記シミュレーション用入力信号ファイル、前記シ
ミュレーション用出力信号比較ファイル及び前記生成し
たテストパターンを用いシミュレーションを行う工程
と、８）前記複数の回路の動作に不一致が検出されしだいシ
ミュレーションを中止する工程と、を有することを特徴
とするシミュレーション方法。
【請求項３】請求項２記載のシミュレーション方法に
おいて、前記回路中のクロック・リセット端子対応表を作成する
工程は、１）回路中のクロック・リセット信号キーワードを探索
する工程と、２）前記クロック・リセット信号キーワードを探索する
手段により探索された信号から、外部端子を探索する工
程と、を有することを特徴とするシミュレーション方
法。
【請求項４】請求項２記載のシミュレーション方法に
おいて、前記回路中のクロック・リセット端子を抽出し、クロッ
ク・リセット端子対応表を作成する工程は、１）まず、クロック・リセット端子用テーブルを作成
し、２）次に、回路中の最初のクロック・リセット信号キー
ワードを探索し、３）このときのクロック・リセット信号キーワードが存
在すれば、４）探索がループになるのを避けるために、作業用の一
時テーブルを作成し、５）次に、前記探索した回路中の最初のクロック・リセ
ット信号キーワードから入力信号を１段遡り、６）前記入力信号を１段遡った信号が前記作業用の一時
テーブルに登録されていれば、前記作業用の一時テーブ
ルを破棄し、前記回路中の次のクロック・リセット信号
キーワードを探索し、前記３）以降を繰り返し、７）さもなければ、前記１段遡った信号を前記作業用の
一時テーブルに登録し、８）前記１段遡った信号が外部端子であれば、その信号
を外部端子として前記クロック・リセット端子用テーブ
ルに登録し、前記作業用の一時テーブルを破棄し、前記
回路中の次のクロック・リセット信号キーワードを探索
し、前記３）以降を繰り返し、９）さもなければ、前記５）以降を繰り返し、１０）更に前記３）の条件が非成立であれば全ての手順
を終了する、順序で処理を行うことを特徴とするシミュ
レーション方法。
【請求項５】請求項２記載のシミュレーション方法に
おいて、前記複数の回路の動作に不一致が検出されしだいシミュ
レーションを中止する工程は、１）前記複数の回路データをシミュレーション用の内部
表現にコンパイルする工程と、２）前記コンパイルされた前記複数の回路データのシミ
ュレーションを行う工程と、３）前記前記複数の回路データの結果を任意のシミュレ
ーション時間で比較する工程と、４）前記比較手段にて比較された前記前記複数の回路デ
ータの前記シミュレーション結果に不一致が存在した場
合、前記シミュレーションを中断する工程と、を有する
ことを特徴とするシミュレーション方法。
【請求項６】請求項２記載のシミュレーション方法に
おいて、前記複数の回路の動作に不一致が検出されしだいシミュ
レーションを中止する工程は、１）まず、最初の回路データを検索し、２）この時、回路データが存在すれば、３）回路データ用内部テーブルを作成し、４）前記探索した回路データをシミュレーション内部表
現にコンパイルを行い、５）前記コンパイルされた回路データを前記回路データ
用内部テーブルに登録し、６）次の、回路データを検索し、前記２）以降を繰り返
し、７）２）の条件が非成立であれば、最初の時刻の入力パ
ターンを検索し、８）この時、入力パターンが存在すれば、９）その時刻でのシミュレーションを前記複数の回路に
おいて実行し、１０）その時刻での前記複数の回路のシミュレーション
結果を出力し、１１）前記出力された前記複数の回路のシミュレーショ
ン結果を比較し、１２）この時、不一致が存在しなければ、次の時刻の入力パターンを検索し、前記８）以降を繰り
返し、１３）さもなければ、シミュレーションを中断し、１４）更に、前記８）の条件が非成立の時は、全ての手
順を終了する、順序で処理を行うことを特徴とするシミ
ュレーション方法。
【請求項７】請求項２〜６のいずれかに記載のシミュ
レーション方法を記録したことを特徴とするシミュレー
ションプログラムを記録した記録媒体。