JPH08166892A - データ処理装置の試験方法 - Google Patents

データ処理装置の試験方法

Info

Publication number
JPH08166892A
JPH08166892A JP6309240A JP30924094A JPH08166892A JP H08166892 A JPH08166892 A JP H08166892A JP 6309240 A JP6309240 A JP 6309240A JP 30924094 A JP30924094 A JP 30924094A JP H08166892 A JPH08166892 A JP H08166892A
Authority
JP
Japan
Prior art keywords
instruction group
test
test instruction
data processing
execution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6309240A
Other languages
English (en)
Inventor
Masakazu Sugihara
正和 杉原
Koji Sugano
孝司 菅野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP6309240A priority Critical patent/JPH08166892A/ja
Publication of JPH08166892A publication Critical patent/JPH08166892A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)
  • Advance Control (AREA)

Abstract

(57)【要約】 【目的】 試験命令群の命令数を数千〜数万命令に拡大
可能とし、被試験データ処理装置に高い負荷を与え、命
令に関する例外の発生確率を低下させて、被試験データ
処理装置の検証を容易にし、かつ、検証精度の向上を図
る。 【構成】 試験命令群及び実行初期値を乱数データより
作成する(20)。命令をシミュレートし期待値を作成
する(21)。試験命令群を被試験データ処理装置に実
行させ実行結果値を得る(22)。期待値と実行結果値
を比較し(23)、不一致の場合には試験命令群を不一
致の発生し得る最短の試験命令群に短縮し(24)、エ
ラーメッセージを出力する(25)。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、データ処理装置の試験
方法に係り、特に、ランダムに試験命令群を生成して被
試験データ処理装置の処理機能を試験するために使用し
て好適なデータ処理装置の試験方法に関する。
【0002】
【従来の技術】データ処理装置の高性能化を支える技術
として、命令を幾つかの処理ステップ(ステージ)に分
解し、複数の処理装置(ユニット)のそれぞれに特定の
ステージを1マシンサイクル毎に処理させるパイプライ
ン処理方式が広く採用されている。この先行制御機能と
も呼ばれるパイプライン処理は、複雑かつ大規模な論理
により実現されており、先行制御の度合いが非常に深く
なっている。
【0003】そのため、このようなパイプライン処理装
置の先行制御機能の検証は、試験命令群の命令数拡大に
よる複雑な機能の組み合わせの発生によって、データ処
理装置(命令プロセッサ)に高負荷を与えた条件下での
試験を行うことが重要となっている。
【0004】前述したような論理検証を目的とした試験
プログラムの中の、乱数データを入力として試験命令群
を生成する乱数試験プログラムであって、試験命令群の
命令数を拡大してデータ処理装置の試験を行う方法に関
する従来技術として、例えば、特開平2−244337
号公報等に記載された技術が知られている。
【0005】この従来技術は、乱数データを入力として
試験命令群を生成する乱数試験プログラムを用いて、パ
イプライン処理の試験を高負荷を与えた環境で実行する
ために必要な大規模な試験命令群を生成するというもの
である。この方法は、乱数データを用いるという性格
上、命令に関する例外の発生確率が高くなるのが必至で
あり、生成された命令及びデータを補正する必要があ
る。その場合の補正は、試験命令群実行時に補正しなが
ら被試験データ処理装置をリスタートさせる方法と、命
令生成時に補正する方法とが考えられる。
【0006】前者の方法は、試験命令群実行中に例外の
発生により試験が中断されてパイプライン処理の試験を
実施する上であまり良い方法とは言えないものであが、
前記公報に記載された従来技術は、命令生成時に生成さ
れた命令及びデータを補正する方法を用いて、有効な試
験命令群を効率良く生成することができる。
【0007】
【発明が解決しようとする課題】前述した従来技術は、
試験実行時、乱数試験プログラムのデータ処理装置によ
る実行結果とシミュレーションにより作成された期待値
とに不一致が生じた場合に、出力されたエラーメッセー
ジ等の情報に基づいて、不一致の原因を探索していくこ
とになる。しかし、発生した不一致が、伝搬していく性
質を持っていること、また、最初に発生した不一致が後
続試験命令群の実行により消失する場合があること等の
理由により、前述した従来技術は、試験命令群の命令数
を著しく拡大することが、不一致原因の探索を著しく困
難あるいは不可能にするという問題点を有している。
【0008】このため、前述の従来技術は、実際に試験
を実施する場合に、試験命令群の命令数として数百命令
が限界であり、それ以上の命令数を持った試験命令群を
生成することが困難であるという問題点を有している。
【0009】本発明の目的は、前記従来技術の問題点を
解決し、試験命令群の命令数を従来の数百命令から数千
〜数万命令に拡大することが可能であり、データ処理装
置に従来よりも高い負荷を与えて、より高精度に機能の
検証を行うことができるデータ処理装置の試験方法を提
供することにある。
【0010】
【課題を解決するための手段】本発明によれば前記目的
は、乱数データを入力として試験命令群を繰り返し生成
し、前記試験命令群を被試験データ処理装置としての実
データ処理装置または実データ処理装置の動作をシミュ
レートする論理シミュレーション装置に実行させるデー
タ処理装置の試験方法において、前記生成された試験命
令群の実行結果の期待値をシミュレーションにより作成
し、前記試験命令群を被試験データ処理装置に実行させ
た実行結果と前記シミュレーションにより作成した期待
値とを比較して不一致が生じた場合、前記不一致を発生
させた試験命令群を、不一致が発生し得る最短の試験命
令群に短縮するようにすることにより達成される。
【0011】また、前記目的は、前記不一致を発生させ
た試験命令群を、不一致が発生し得る最短の試験命令群
への短縮を、その試験命令群の先頭命令から順次命令を
削除し、試験命令群の最終命令から順次命令を削除する
ことにより行うようにすることにより達成される。
【0012】
【作用】本発明にれば、従来、数百命令が限度であった
試験命令群の命令数を、数千〜数万命令に拡大すること
が可能となり、このことにより、従来よりも試験命令群
の実行によりデータ処理装置に高負荷を与えることが可
能となる。また、命令に関する例外の発生確率を従来技
術の場合より低下させることができるので、検証を容易
にし、しかも、検証精度の向上を図ることができる。
【0013】
【実施例】以下、本発明によるデータ処理装置の試験方
法の一実施例を図面により詳細に説明する。
【0014】図1は本発明の一実施例の試験方法により
データ処理装置の試験を実施する試験システムの構成を
示すブロック図、図2は図1の試験システムの処理を説
明するフローチャート、図3は図2の試験命令群編集の
処理を説明するフローチャートである。図1において、
1は試験システム、2は試験命令群生成部、3は命令シ
ミュレート部、4は試験命令群実行部、5は実行結果比
較部、6は試験命令群編集部、7はエラーメッセージ出
力部、8は試験命令群、9は実行初期値、10は期待
値、11は実行結果値、12はエラーメッセージであ
る。
【0015】本発明の一実施例の試験方法によりデータ
処理装置の試験を実施する試験システム1は、図1に示
すように、試験命令群8及び実行初期値9を乱数データ
を用いて作成する試験命令群生成部2と、試験命令群8
及び実行初期値9の試験命令群をシミュレートして期待
値10を生成する命令シミュレート部3と、実行初期値
9を初期値として、試験を行うデータ処理装置に試験命
令群8を実行させて実行結果値11を得る試験命令群実
行部4と、期待値10と実行結果値11とを比較して不
一致を検出する実行結果比較部5と、実行結果比較部5
により不一致が検出された場合に試験命令群8、実行初
期値9及び期待値10を不一致が発生し得る最短の試験
命令群に短縮する試験命令群編集部6と、試験命令群
8、実行初期値9、期待値10及び実行結果値11から
エラーメッセージ12を作成するエラーメッセージ出力
部7とにより構成される。
【0016】次に、前述のように構成される試験システ
ム1の全体の処理動作を図2に示すフローを参照して説
明する。
【0017】(1)試験命令群生成部2が、乱数データ
を入力として試験命令群8及び実行初期値9を生成する
(ステップ20)。
【0018】(2)命令シミュレート部3が、ステップ
20で生成された試験命令群の命令をシミュレートして
期待値10を作成する(ステップ21)。
【0019】(3)試験命令群実行部4が、試験命令群
8を被試験データ処理装置で実行し、実行結果値11を
得る(ステップ22)。
【0020】(4)実行結果比較部5が、ステップ22
で得た実行結果値11とステップ21で作成された期待
値10とを比較する(ステップ23)。
【0021】(5)ステップ23の比較で実行結果値1
1と期待値10とに不一致が生じている場合、試験命令
群編集部6が、試験命令群を不一致が発生し得る最短の
試験命令群に短縮する(ステップ24)。
【0022】(6)エラーメッセージ出力部7が、試験
命令群8、実行初期値9、期待値10及び実行結果値1
1からエラーメッセージを作成して出力する(ステップ
25)。
【0023】(7)ステップ25の処理終了後、及び、
ステップ23の比較で実行結果値11と期待値10とが
一致している場合、試験終了条件を満たすか否かを判定
し、試験終了条件を満たしている場合には試験を終了
し、そうでない場合、ステップ20に戻って試験を続け
る。試験終了条件としては、試験実行回数等がある(ス
テップ26)。
【0024】次に、前述で説明したステップ24の試験
命令群編集の処理の詳細を図3に示すフローを参照して
説明する。
【0025】(1)図2により説明したステップ23の
比較で実行結果値11と期待値10とが不一致となり、
試験命令群の編集が開始されると、まず、試験命令群の
先頭命令を削除する(ステップ30)。
【0026】(2)ステップ30で削除した命令を実行
したとして、その後の状態から命令群を実行するために
実行初期値を変更する(ステップ31)。
【0027】(3)先頭命令を削除した試験命令群を、
ステップ31で変更した実行初期値を用いて実行する
(ステップ32)。
【0028】(4)期待値とステップ32の実行で得ら
れた実行結果値とを比較し、不一致が生じた場合、ステ
ップ30の処理に戻って、次の命令を削除し、さらに、
ステップ31、32の処理を繰り返す(ステップ3
3)。
【0029】(5)ステップ33の比較で期待値と実行
結果値との一致が得られた場合、最後に削除した命令を
試験命令群に戻す(ステップ34)。
【0030】(6)ステップ34で戻した命令を実行す
る前の状態に実行初期値を変更する(ステップ35)。
【0031】(7)次に、試験命令群の最終命令を削除
する(ステップ36)。
【0032】(8)ステップ36で削除された命令を実
行することなく試験命令群の実行を終了させたとした場
合の結果に期待値を変更する(ステップ37)。
【0033】(9)最終命令を削除した試験命令群を実
行初期値を用いて実行する(ステップ38)。
【0034】(10)期待値とステップ38の実行で得ら
れた実行結果値とを比較し、不一致が生じた場合、ステ
ップ36の処理に戻って、もう1つ前の命令を削除し、
さらに、ステップ37、38の処理を繰り返す(ステッ
プ39)。
【0035】(11)ステップ39の比較で期待値と実行
結果値との一致が得られた場合、最後に削除した命令を
試験命令群に戻す(ステップ40)。
【0036】(12)ステップ40で戻した命令を実行後
の状態に期待値を変更する(ステップ41)。
【0037】前述したような処理を実行することによ
り、試験命令群は、実行結果と期待値との不一致が発生
し得る最短の試験命令群に短縮されることになり、ま
た、命令に関する例外の発生確率を従来技術の場合より
低下させることができる。
【0038】前述した本発明の一実施例によれば、試験
命令群の命令数を数千〜数万命令に拡大することが可能
になり、従来よりも被試験データ処理装置に高い負荷を
与えることが可能になり、命令に関する例外の発生確率
を従来技術の場合より低下させることができるため、被
試験データ処理装置の検証を容易にし、かつ、検証精度
の向上を図ることができる。
【0039】
【発明の効果】以上説明したように本発明によれば、従
来、数百命令が限度であった試験命令群の命令数を、数
千〜数万命令に拡大することが可能となり、また、命令
に関する例外の発生確率を従来技術の場合より低下させ
ることができるので、従来よりも試験命令群の実行によ
るデータ処理装置の負荷を高負荷とすることができ、し
かも、検証を容易にして、検証精度の向上を図ることが
できる。
【図面の簡単な説明】
【図1】本発明の一実施例の試験方法によりデータ処理
装置の試験を実施する試験システムの構成を示すブロッ
ク図である。
【図2】図1に示す試験システムの処理を説明するフロ
ーチャートである。
【図3】図2に示す試験命令群編集の処理を説明するフ
ローチャートである。
【符号の説明】
1 試験システム 2 試験命令群及び実行初期値生成部 3 命令シミュレート部 4 試験命令群実行部 5 実行結果比較部 6 試験命令群編集部 7 エラーメッセージ出力部 8 試験命令群 9 実行初期値 10 期待値 11 実行結果値 12 エラーメッセージ

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 乱数データを入力として試験命令群を繰
    り返し生成し、前記試験命令群を被試験データ処理装置
    としての実データ処理装置または実データ処理装置の動
    作をシミュレートする論理シミュレーション装置に実行
    させるデータ処理装置の試験方法において、前記生成さ
    れた試験命令群の実行結果の期待値をシミュレーション
    により作成する処理と、前記試験命令群を被試験データ
    処理装置に実行させた実行結果と前記シミュレーション
    により作成した期待値とを比較して不一致が生じた場
    合、前記不一致を発生させた試験命令群を、不一致が発
    生し得る最短の試験命令群に短縮する処理とを有するこ
    とを特徴とするデータ処理装置の試験方法。
  2. 【請求項2】 前記不一致を発生させた試験命令群を、
    不一致が発生し得る最短の試験命令群に短縮する処理
    は、その試験命令群の先頭命令から順次命令を削除する
    処理及び試験命令群の最終命令から順次命令を削除する
    処理であることを特徴とする請求項1記載のデータ処理
    装置の試験方法。
JP6309240A 1994-12-13 1994-12-13 データ処理装置の試験方法 Pending JPH08166892A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6309240A JPH08166892A (ja) 1994-12-13 1994-12-13 データ処理装置の試験方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6309240A JPH08166892A (ja) 1994-12-13 1994-12-13 データ処理装置の試験方法

Publications (1)

Publication Number Publication Date
JPH08166892A true JPH08166892A (ja) 1996-06-25

Family

ID=17990622

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6309240A Pending JPH08166892A (ja) 1994-12-13 1994-12-13 データ処理装置の試験方法

Country Status (1)

Country Link
JP (1) JPH08166892A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7398515B2 (en) 2003-07-16 2008-07-08 International Business Machines Corporation Buckets of commands in a multiprocessor-based verification environment
JP2012099035A (ja) * 2010-11-05 2012-05-24 Fujitsu Ltd プロセッサの動作検証方法、プロセッサの動作検証装置、及びプロセッサの動作検証プログラム
JP2017506774A (ja) * 2013-12-24 2017-03-09 ▲華▼▲為▼▲終▼端有限公司 インテリジェント端末のハードウェアが異常動作しているかどうかをチェックするための方法およびインテリジェント端末
JP2020153804A (ja) * 2019-03-20 2020-09-24 Necプラットフォームズ株式会社 試験装置、試験方法及びコンピュータプログラム

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7398515B2 (en) 2003-07-16 2008-07-08 International Business Machines Corporation Buckets of commands in a multiprocessor-based verification environment
US8196111B2 (en) 2003-07-16 2012-06-05 International Business Machines Corporation Buckets of commands in a multiprocessor-based verification environment
JP2012099035A (ja) * 2010-11-05 2012-05-24 Fujitsu Ltd プロセッサの動作検証方法、プロセッサの動作検証装置、及びプロセッサの動作検証プログラム
US8707102B2 (en) 2010-11-05 2014-04-22 Fujitsu Limited Method and program for verifying operation of processor
JP2017506774A (ja) * 2013-12-24 2017-03-09 ▲華▼▲為▼▲終▼端有限公司 インテリジェント端末のハードウェアが異常動作しているかどうかをチェックするための方法およびインテリジェント端末
US10055273B2 (en) 2013-12-24 2018-08-21 Huawei Device (Dongguan) Co., Ltd. Method for checking whether hardware of intelligent terminal runs abnormally and intelligent terminal
JP2020153804A (ja) * 2019-03-20 2020-09-24 Necプラットフォームズ株式会社 試験装置、試験方法及びコンピュータプログラム

Similar Documents

Publication Publication Date Title
US7117484B2 (en) Recursive use of model based test generation for middleware validation
US6487704B1 (en) System and method for identifying finite state machines and verifying circuit designs
US20030046609A1 (en) Method, system, and computer program product for automated test generation for non-deterministic software using state transition rules
WO1999008212A1 (en) System and method for automated design verification
US20070061641A1 (en) Apparatus and method for generating test driver
US20140047276A1 (en) Model-based testing of a graphical user interface
JPH08166892A (ja) データ処理装置の試験方法
CN115034165A (zh) 一种芯片仿真验证方法、系统、设备以及存储介质
JP3965068B2 (ja) ハードウェア設計を検証するための統合テストケース言語
JP6169302B2 (ja) 仕様構成装置および方法
JPH06324904A (ja) 試験命令の補正方法
Shabaan et al. Effects of FSM minimization techniques on number of test paths in mobile applications MBT
CN117313650B (zh) 一种芯片测试验证方法及其应用装置
JPS6367581A (ja) 部分テスト項目作成方法
JPH11203160A (ja) データ処理装置の試験方法
JP4334278B2 (ja) シーケンシャルシステムを分析する方法及びプログラム
Chang et al. Distributed software testing with specification
JP3073848B2 (ja) データ処理装置の試験方法
JPH07253901A (ja) 情報処理装置の試験方法
CN117648243A (zh) 一种ai加速芯片故障触发最小程序查找方法与系统
CN116126724A (zh) 一种芯片驱动程序测试方法及测试系统
JPH1073647A (ja) テストパターン作成装置
JP2001051864A (ja) データ処理装置の試験実行方式
Li et al. Research on interface automata testing
CN116205184A (zh) 芯片验证方法、芯片、芯片验证平台及可读存储介质