JPH07253901A - 情報処理装置の試験方法 - Google Patents

情報処理装置の試験方法

Info

Publication number
JPH07253901A
JPH07253901A JP6042913A JP4291394A JPH07253901A JP H07253901 A JPH07253901 A JP H07253901A JP 6042913 A JP6042913 A JP 6042913A JP 4291394 A JP4291394 A JP 4291394A JP H07253901 A JPH07253901 A JP H07253901A
Authority
JP
Japan
Prior art keywords
instruction
test
generated
test instruction
instruction sequence
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6042913A
Other languages
English (en)
Inventor
Hiroyuki Inoue
博之 井上
Kaoru Suzuki
薫 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP6042913A priority Critical patent/JPH07253901A/ja
Publication of JPH07253901A publication Critical patent/JPH07253901A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】 【目的】 テスト内容の偏り、もしくは、未テスト項目
の発生を防止でき、効率の良い情報処理装置の試験方法
を提供すること。 【構成】 乱数データを入力として試験命令列を繰返し
生成し、該試験命令列を被試験情報処理装置に実行させ
て、該情報処理装置を試験する方法において、乱数デー
タを入力として次の試験命令列を生成するときに、繰返
し生成された試験命令列の中で生成回数の少ない試験命
令を、無作為に、乱数データを入力として生成中の試験
命令列に挿入することを特徴とする試験命令列の生成方
法。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、乱数データを用いた論
理回路の試験方法に関し、特に、論理シミュレーション
装置または情報処理装置などを構成する論理回路の論理
検証技術に関する。
【0002】
【従来の技術】情報処理装置などを構成する論理回路の
論理検証は、人間の考えうるテスト項目を全て網羅する
ことにより検証精度を確保している。
【0003】しかしながら、現在の情報処理装置は論理
構成が複雑であるため、現実には全てのテスト項目を抽
出することは極めて困難である。
【0004】また、全てのテスト項目が抽出できたとし
ても、テストを全て実行することは論理規模の大きさか
ら事実上不可能に近い。
【0005】そこで、乱数データを用いた検証方法を併
用することにより検証効率向上を図り、テスト項目抽出
洩れもしくはテスト実行洩れを補っている。
【0006】乱数データを用いた検証方法は、試験命令
生成プログラムにより生成した試験命令列を命令レベル
シミュレータ等を用いて期待値を求めた後に、被試験情
報処理装置で試験命令列を実行して先に求めた期待値と
比較することにより検証を実施する。
【0007】乱数データを用いて検証効率を向上させる
方策として、以下のような技術が知られている。
【0008】例えば、特開平2−244338号公報に
は、生成した試験命令の割込み発生要因を抑止する手段
として、該試験命令で発生し得る例外要因情報を命令パ
ラメータに設けることにより例外要因情報を判定し、該
試験命令のオペランドデータ、または演算データを例外
の発生しない、あるいは発生率の低い値に制御し効率の
良い試験を提供する方法について開示されている。
【0009】特開平1−306932号公報には、試験
命令を生成する際に、条件コードを設定する命令を生成
した後、該命令に後続する命令として分岐命令の生成頻
度を高くする処理を行い、かつ、該分岐命令の分岐成
功、不成功側両方に有意な試験命令を生成することによ
り、複数ストリームに対して先行制御が働くような試験
環境を提供する方法について開示されている。
【0010】
【発明が解決しようとする課題】しかしながら、乱数デ
ータを用いて情報処理装置に対する試験命令を生成する
前記従来技術の方法では、全試験対象命令が均一に生成
されなかったり、ある命令が一度も生成されない場合が
生じるという問題点があった。
【0011】即ち、生成した命令列の情報、例えば、命
令の組み合わせ順序は、乱数を用いることにより全ての
組み合わせが等確率で発生することが期待されるが、実
際には被試験情報処理装置のテストを効率よく行うため
に試験命令列を生成する際に人為的操作を加えている等
の条件により、テストに偏りが発生するという問題点が
あった。
【0012】そして、前記した従来技術には、生成した
命令列によるテスト内容の偏り、もしくは、未テスト項
目が発生した場合に、チェックする手段がなかった。
【0013】あるいは、チェックする手段を備えていて
も試験命令列の実行結果に対してフィードバックをかけ
ているため、実現に多大な時間を要したり大規模な装置
あるいは論理が必要となる。
【0014】本発明は、前記従来技術の問題点を解決す
るためになされたものであり、本発明の目的は、テスト
内容の偏り、もしくは、未テスト項目の発生を防止で
き、効率の良い情報処理装置の試験を可能とする技術を
提供することにある。
【0015】本発明の前記目的並びにその他の目的及び
新規な特徴は、本明細書の記載及び添付図面によって明
らかにする。
【0016】
【課題を解決するための手段】前記目的を達成するため
に、本発明では、乱数データを入力として試験命令列を
繰返し生成し、該試験命令列を被試験情報処理装置に実
行させて、該情報処理装置を試験する方法において、乱
数データを入力として次の試験命令列を生成するとき
に、繰返し生成された試験命令列の中で生成回数の少な
い試験命令を、無作為に、乱数データを入力として生成
中の試験命令列に挿入することを特徴とする。
【0017】
【作用】前記手段によれば、乱数データを入力として試
験命令列を繰返し生成し、該試験命令列を被試験情報処
理装置に実行させて該情報処理装置を試験する方法にお
いて、乱数データを入力として次の試験命令列を生成す
るときに、繰返し生成された試験命令列の中で生成回数
の少ない試験命令を、無作為に、乱数データを入力とし
て生成中の試験命令列に挿入するようにしたので、テス
ト内容の偏り、もしくは、未テスト項目の発生を防止で
きる試験命令列を生成することが可能となる。
【0018】さらに、前記手段によれば、生成した命令
列の命令配列順序情報を命令配列テーブルに格納し、実
生成回数の少ない命令配列を検索できるようにしたの
で、テスト内容の偏り、もしくは、未テスト項目の発生
を簡単にチェックすることが可能である。
【0019】
【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。
【0020】なお、実施例を説明するための全図におい
て、同一機能を有するものは同一符号を付け、その繰り
返しの説明は省略する。
【0021】図1は、本発明の一実施例である情報処理
装置の試験方法を説明するための図である。
【0022】図1において、11は情報処理装置、12
は命令を処理する命令処理機能部、13はパイプライン
制御等を行う先行制御機能部、14はレジスタ、15は
記憶制御機能部、16は主記憶装置、17は外部記憶装
置である。
【0023】情報処理装置11は、命令を処理する命令
処理機能部12と、パイプライン制御等を行う先行制御
機能部13と、レジスタ14と、記憶制御機能部15
と、主記憶装置16と、外部記憶装置17とから構成さ
れる。
【0024】主記憶装置16には、乱数データ173を
入力として試験命令を生成する試験命令生成プログラム
161が格納されている。
【0025】また、情報処理装置11により試験命令生
成プログラム161が逐次実行され、試験命令生成プロ
グラム161から生成された試験命令列により構成され
る試験プログラム162が格納される。
【0026】本実施例においては、図1の情報処理装置
1が、試験命令列生成プログラム161を実行すること
により試験プログラム162を生成し、そして、情報処
理装置11において試験プログラム161を実行するこ
とにより、命令処理機能部12、先行制御機能部13な
ど情報処理装置11の各論理機能試験を実施する。
【0027】外部記憶装置17には、命令配列テーブル
171、索引テーブル30、乱数データ173が格納さ
れている。
【0028】命令配列テーブル171には、試験命令生
成プログラム161より採取した試験プログラム162
の命令配列順序情報172が格納されている。
【0029】図1においては、命令配列テーブル17
1、索引テーブル30、乱数データ173は外部記憶装
置17に格納されているが、外部記憶装置17ではなく
主記憶装置16など他の装置に格納するようにしても良
い。
【0030】図2は、図1における命令配列テーブル1
71を示す図である。
【0031】図3は、図1における索引テーブル30を
示す図である。
【0032】図2において、命令配列テーブル171
は、発生回数21、生成回数22、命令配列23の各要
素から構成されており、前記生成回数22、命令配列2
3の要素が図1における命令配列順序情報172に対応
する。
【0033】図2における命令配列23は、試験命令の
配列順序が識別コードにより記述されているが、命令列
長は任意に設定可能である。
【0034】本実施例においては、3命令列長となって
いる。
【0035】また、命令配列23の試験命令の配列順序
は、図3に示す対応命令33を組み合わせることにより
求められる。
【0036】図3において、索引テーブル30は、識別
コード31、発生期待回数32、対応命令33の各要素
から構成されている。
【0037】図3における各対応命令33にはいくつか
の種類があり、各対応命令をすべて発生させるために
は、少なくとも各対応命令33の種類数だけ命令を生成
する必要がある。
【0038】また、図2に示す3命令列からなる命令配
列23の各対応命令33の種類毎に全ての組み合わせの
命令配列を生成するためには、少なくとも、各対応命令
33の種類数のすべての組み合わせの数だけ命令を生成
する必要がある。
【0039】前記理由により、図3における発生期待回
数32は、各対応命令33の種類数に設定される。
【0040】また、図2における発生回数21は、命令
配列23を構成する3命令のそれぞれの発生期待回数3
2を掛け合わせることにより求められる。
【0041】なお、図2における発生回数21は、情報
処理装置11の論理不良発生傾向など論理特性に応じて
自由に設定することも可能である。
【0042】図2における生成回数22は、生成試験命
令列から採取された該命令配列23の累積生成回数値が
格納される。
【0043】図3に示すように、識別コード31は、試
験命令と一対一では対応しておらず、ハードウェア資源
の状態に応じて動作が異なる命令については、同一命令
をハードウェア情報により数種類に分類されている。
【0044】前記ハードウェア情報について、図4を用
いて説明する。
【0045】図4は、本実施例におけるハードウェア情
報を説明するためのプログラムの一部を示す図である。
【0046】図4のプログラムにおいて、BCR命令5
2で分岐するか否かは、前命令のCL命令51に依存す
るが、命令処理機能部はCL命令51による比較結果を
内部バッファに蓄え、そのバッファの値を後続のBCR
命令52に反映させることで実現している。
【0047】本明細書における「ハードウェア情報」と
は、前記のようなプログラムの流れを制御するプロセッ
サ情報、先行制御機能に影響を与える情報のことであ
る。
【0048】図5は、本実施例により生成される試験プ
ログラム162を説明するための図である。
【0049】図5において、501,502,50n
は、16ないし256ステップからなる試験命令列、5
10は試験命令である。
【0050】また、520は本実施例の特徴とする強制
的に命令配列23が挿入された部分を示している。
【0051】図6は、本発明の一実施例である情報処理
装置の試験方法における、図1の情報処理装置1が試験
命令列生成プログラム161を実行することにより試験
プログラム162を生成する処理手順を示すフローチャ
ートである。
【0052】図5ないし図6を用いて、本実施例の情報
処理装置の試験方法における、図1の情報処理装置1
が、試験命令列生成プログラム161を実行することに
より試験プログラム162を生成する処理手順を説明す
る。
【0053】外部記憶装置17に格納されている命令配
列テーブル171を検索し、生成回数22が、発生回数
21に達していない命令配列23が存在する否かを判断
する(ステップ401)。
【0054】前記ステップ401において、生成回数2
2が、発生回数21に達していない命令配列23が存在
しないときはステップ404に進み、生成回数22が、
発生回数21に達していない命令配列23が1つでも存
在したときは、該命令配列23を命令配列テーブル17
1から読み込む(ステップ402)。
【0055】なお、試験命令列生成プログラム161を
最初に実行したときには、当然命令配列テーブル171
の各命令配列23の生成回数22はすべて0になってお
り、発生回数21に達していない。
【0056】また、命令配列テーブル171の生成回数
22が、複数の命令配列23において、発生回数21に
達していない場合が、当然考えられる。
【0057】前記のような場合に、本実施例において
は、生成回数22が発生回数21に達していない複数の
命令配列23の内から、ランダムに1つの命令配列23
を選択するようになっている。
【0058】また、生成回数22が発生回数21に達し
ていない複数の命令配列23の内から、ランダムに1つ
の命令配列23を選択する方法としては、外部記憶装置
17から入力された乱数データ173を、生成回数22
が発生回数21に達していない複数の命令配列23の数
でわり算し、その余りの数により、生成回数22が発生
回数21に達していない複数の命令配列23の内から、
ランダムに1つの命令配列23を選択するようになって
いる。
【0059】なお、本実施例では、外部記憶装置17か
ら入力される乱数データ173としては、16ビットの
乱数データを用いる。
【0060】次に、ステップ402において、命令配列
テーブル171から読み込んだ命令配列23を、外部記
憶装置17から入力された乱数データ173を用いて、
試験命令列501,502〜50n中に強制的に挿入す
る位置を設定する(ステップ403)。
【0061】次に、生成した試験命令510をカウント
し、ステップ403において設定された強制的に命令配
列23を挿入する位置に達したか否かを判断し(ステッ
プ404)、ステップ403において設定された強制的
に命令配列23を挿入する位置に達した場合には、図5
の520に示すように、前記命令配列テーブル171か
ら読み込んだ命令配列23を生成中の試験命令列50
1,502〜50nに挿入する(ステップ405)。
【0062】また、ステップ403において、強制的に
命令配列23を挿入する位置に達していない場合には、
外部記憶装置17から入力された乱数データ173を用
いて試験命令510を生成する(ステップ406)。
【0063】ここで、外部記憶装置17から入力された
乱数データ173を用いて試験命令510を生成する方
法としては、外部記憶装置17から入力された乱数デー
タ173に対応する試験命令510をテーブルから求め
る。
【0064】次に、生成された試験命令510が規定値
に達したか否かを判断し(ステップ407)、生成され
た試験命令510が規定値に達していない場合には、ス
テップ404からステップ406を繰り返す(ステップ
407)。
【0065】この場合に、規定値としては、前記したよ
うに、16ないし256ステップである。
【0066】また、生成された試験命令510が規定値
に達した場合には、生成された試験命令列501,50
2〜50nから命令配列順序情報172を取り出し、命
令配列テーブル171に格納する(ステップ408)。
【0067】ここで、生成された試験命令列501,5
02〜50nから命令配列順序情報172を取り出す方
法を、図5を用いて説明する。
【0068】図5に示す試験命令列501の上から順次
3命令列毎に、即ち、(AAA,AAB,ABA)、
(AAB,ABA,ACB)、(ABA,ACB,AC
A)、(ACB,ACA,ACC)・・・ように命令配
列23を取り出し、図2の命令配列テーブル171の対
応する命令配列23の生成回数22を更新する。
【0069】この場合、図5から明らかなように、試験
命令列501が256ステップのときには、254の命
令配列が、また、試験命令列501が16ステップのと
きには、14の命令配列が取り出せる。
【0070】次に、オペレータの指示などで、生成され
た試験命令列501,502〜50nの生成情報をプリ
ンタ、CRT等に出力するようになっているか否かを判
断し(ステップ409)、生成された試験命令列50
1,502〜50nの生成情報をプリンタ、CRT等に
出力するようになっていない場合には、ステップ411
に進む。
【0071】また、オペレータの指示などで、生成され
た試験命令列501,502〜50nの生成情報をプリ
ンタ、CRT等に出力するようになっている場合には、
生成された試験命令列501,502〜50n、あるい
は、命令配列テーブル171の少なくとも一方の内容を
プリンタ、CRT等に出力する(ステップ410)。
【0072】次に、命令配列テーブル171における、
全ての命令配列23の生成回数22が、発生回数21に
達しているか否かを判断し(ステップ411)、命令配
列23の生成回数22の1つでも、発生回数21に達し
ていない場合には、ステップ401から繰り返し、再び
試験命令列501,502〜50nを生成する。
【0073】また、命令配列テーブル171における全
ての命令配列23の生成回数22が、発生回数21に達
している場合には、処理が終了となる。
【0074】即ち、本実施例によれば、試験生成プログ
ラム161を実行するたびに、生成される試験命令列5
01,502〜50nの数は、必ずしも同じであること
はなく、命令配列テーブル171における、全ての命令
配列23の生成回数22が、発生回数21に達した場合
に、処理が終了となる。
【0075】なお、本実施例では、命令配列テーブル1
71における全ての命令配列23の生成回数22が、発
生回数21に達した場合に、処理を終了させるようにし
たが、試験命令列を生成するときのコスト、時間、試験
する情報処理装置の論理不良発生傾向等に応じて、命令
配列23の生成回数22が、任意の所定数に達した場合
に、処理を終了させることも可能である。
【0076】ただし、本発明者の実験によれば、少なく
とも、所定数として、命令配列テーブル171における
命令配列23の発生回数21の1/20以上の値に設定
する必要があることが判明している。
【0077】なお、乱数データ173を外部記憶装置1
7から入力する代わりに、入出力装置から入力するよう
にすることも可能である。
【0078】以上、本発明を実施例に基づき具体的に説
明したが、本発明は、前記実施例に限定されるものでは
なく、その要旨を逸脱しない範囲で種々変更し得ること
は言うまでもない。
【0079】
【発明の効果】以上説明したように、本発明によれば、
乱数データを入力として試験命令列を繰返し生成し、該
試験命令列を被試験情報処理装置に実行させて、該情報
処理装置を試験する方法において、乱数データを入力と
して次の試験命令列を生成するときに、繰返し生成され
た試験命令列の中で生成回数の少ない試験命令を、無作
為に、乱数データを入力として生成中の試験命令列に挿
入するようにしたので、テスト内容の偏り、もしくは、
未テスト項目の発生を防止できる試験命令列を生成する
ことが可能となる。
【0080】さらに、本発明によれば、生成した命令列
の命令配列順序情報を命令配列テーブルに格納し、実生
成回数の少ない命令配列を検索できるようにしたので、
テスト内容の偏り、もしくは、未テスト項目の発生を簡
単にチェックすることが可能である。
【0081】これにより、前記試験命令列を被試験情報
処理装置に実行させて該情報処理装置を試験することに
より、情報処理装置の試験を効率良く行うことが可能と
なる。
【図面の簡単な説明】
【図1】 本発明の一実施例である情報処理装置の試験
方法を説明するための図である。
【図2】 図1における命令配列テーブルを示す図であ
る。
【図3】 図1における索引テーブルを示す図である。
【図4】 本実施例におけるハードウェア情報を説明す
るための図である。
【図5】 本実施例により生成される試験命令からなる
試験プログラムを説明するための図である。
【図6】 本発明の一実施例である情報処理装置の試験
方法における、図1の情報処理装置が試験命令列生成プ
ログラムを実行することにより試験プログラムを生成す
る処理手順を示すフローチャートである。
【符号の説明】
11…情報処理装置、12…命令処理機能部、13…先
行制御機能部、14…レジスタ、15…記憶制御機能
部、16…主記憶装置、161…試験命令生成プログラ
ム、162…試験プログラム、17…外部記憶装置、1
71…命令配列テーブル、172…命令配列順序情報、
173…乱数データ、21…発生回数、22…生成回
数、23…命令配列、30…索引テーブル、31…識別
コード、32…発生期待回数、33…対応命令、50
1,502,50n…試験命令列、510…試験命令、
520…試験命令挿入部分。

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 乱数データを入力として試験命令列を繰
    返し生成し、該試験命令列を被試験情報処理装置に実行
    させて、該情報処理装置を試験する方法において、 乱数データを入力として次の試験命令列を生成するとき
    に、繰返し生成された試験命令列の中で生成回数の少な
    い試験命令を、無作為に、乱数データを入力として生成
    中の試験命令列に挿入することを特徴とする情報処理装
    置の試験方法。
  2. 【請求項2】 請求項1記載の情報処理装置の試験方法
    において、 生成する試験命令列の試験命令は、ハードウェア情報等
    を付加した試験命令であることを特徴とする情報処理装
    置の試験方法。
  3. 【請求項3】 請求項1または請求項2に記載された情
    報処理装置の試験方法において、 生成された試験命令列の試験命令の組み合わせ毎に、そ
    の生成回数をカウントし、全ての試験命令の組み合わせ
    毎の生成回数が所定数に達するまで、試験命令列を生成
    することを特徴とする情報処理装置の試験方法。
JP6042913A 1994-03-14 1994-03-14 情報処理装置の試験方法 Pending JPH07253901A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6042913A JPH07253901A (ja) 1994-03-14 1994-03-14 情報処理装置の試験方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6042913A JPH07253901A (ja) 1994-03-14 1994-03-14 情報処理装置の試験方法

Publications (1)

Publication Number Publication Date
JPH07253901A true JPH07253901A (ja) 1995-10-03

Family

ID=12649268

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6042913A Pending JPH07253901A (ja) 1994-03-14 1994-03-14 情報処理装置の試験方法

Country Status (1)

Country Link
JP (1) JPH07253901A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010044622A (ja) * 2008-08-13 2010-02-25 Hitachi Information & Communication Engineering Ltd 情報処理装置試験プログラム及び方法
JP2014026575A (ja) * 2012-07-30 2014-02-06 Nec Computertechno Ltd テスト装置、テスト方法及びテストプログラム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010044622A (ja) * 2008-08-13 2010-02-25 Hitachi Information & Communication Engineering Ltd 情報処理装置試験プログラム及び方法
JP2014026575A (ja) * 2012-07-30 2014-02-06 Nec Computertechno Ltd テスト装置、テスト方法及びテストプログラム

Similar Documents

Publication Publication Date Title
US6141630A (en) System and method for automated design verification
US5377122A (en) Logic compiler for design of circuit models
US6487704B1 (en) System and method for identifying finite state machines and verifying circuit designs
US5455938A (en) Network based machine instruction generator for design verification
JPH07230484A (ja) 有限状態マシン遷移アナライザ
US20190179733A1 (en) Software test program generation
US7673288B1 (en) Bypassing execution of a software test using a file cache
US7366951B2 (en) Method and apparatus for test program generation based on an instruction set description of a processor
EP1327890B1 (en) Method of optimizing a plurality of tests used in digital integrated circuits
CN115858404B (zh) 一种基于eda的图形用户界面的测试系统
US6532573B1 (en) LSI verification method, LSI verification apparatus, and recording medium
JPH07253901A (ja) 情報処理装置の試験方法
JP6903249B2 (ja) テストケース生成装置、テストケース生成方法、およびテストケース生成プログラム
US6968523B2 (en) Design method of logic circuit using data flow graph
US7133818B2 (en) Method and apparatus for accelerated post-silicon testing and random number generation
JP4334278B2 (ja) シーケンシャルシステムを分析する方法及びプログラム
JP6949440B2 (ja) ベクタ生成装置及びベクタ生成用プログラム
US6898562B2 (en) Method and system for efficiently overriding net values in a logic simulator machine
JPH08166892A (ja) データ処理装置の試験方法
JP2001051864A (ja) データ処理装置の試験実行方式
JP2001235522A (ja) テストベクタ作成装置
JP2005031860A (ja) テストケース生成装置
Pomeranz et al. A cone-based genetic optimization procedure for test generation and its application to n-detections in combinational circuits
KR100594593B1 (ko) 반도체 소자의 설계 검증을 위한 고속 병렬 시뮬레이션 방법
JPH07160545A (ja) 情報処理装置の性能測定方法