JP3073848B2 - データ処理装置の試験方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、データ処理装置の試験
方式に関し、特にランダムに試験命令群を生成して被試
験データ処理装置の処理機能を試験する方法に関する。

【０００２】

【従来の技術】データ処理装置の高性能化を支える技術
として、命令を幾つかの処理ステップ（ステージ）に分
解し、各装置（ユニット）が特定のステージを１マシン
サイクル毎に処理するパイプライン処理方式が広く採用
されている。この先行制御機能とも呼ばれるパイプライ
ン処理は、複雑かつ大規模な論理により実現されてお
り、先行制御の度合が非常に深くなっている。そのた
め、先行制御機能の検証は試験命令群の命令数拡大によ
る複雑な機能組合せの発生によって、データ処理装置
（命令プロセッサ）に高負荷を与えた条件化での試験が
重要である。

【０００３】論理検証を目的とした試験プログラムの中
で、乱数データを入力として試験命令群を生成する乱数
試験プログラムは、命令、オペランド、データ等の多種
多様な組合せをランダムに発生させ無限（実際は、有限
であるはず）に近い試験命令群を生成しうるが、乱数デ
ータの性格上むやみに試験命令を生成しても発散してし
まい有効な検証を行えない可能性が高い。そこで、試験
命令生成に関し人為的操作（アルゴリズム）が加わる
が、論理構造に適合したものが望ましい。したがって、
ある程度限定された範囲内で乱数性に期待する構造とす
るのが常套手段とされる。以下にランダム試験に関する
幾つかの従来技術について説明する。

【０００４】例えば、特開昭６３−６５５３９号には、
ランダム試験プログラムを用いて、ページング機能試験
を効率良く実行する方法が開示されている。これは、ラ
ンダムに発生させた試験命令群を実行させた結果と、該
試験命令群がアクセスするオペランドの任意のページを
無効にして試験命令群を実行し、ページフォルトが報告
された時、無効ページを有効にして、上記試験命令群の
実行を再開させた実行結果とを比較することによりペー
ジング機能を試験するものである。

【０００５】特開昭６２−２０３２３９号には、被試験
情報処理装置上でランダムに発生させた試験命令群の実
行中に、被試験情報処理装置を試験するため接続される
試験処理装置から負荷（例えば、メモリアクセスや装置
間通信など先行制御を乱すような要因と考えられる）を
与えて、被試験情報処理装置を試験する方法が開示され
ている。

【０００６】特開昭６３−１３６８５１号には、乱数デ
ータを入力として試験命令群を生成する乱数試験プログ
ラムを用いて、パイプライン処理の試験を分岐命令に着
目して実行する方法が開示されている。即ち、命令を幾
つかのステージに分解し、各ユニットが特定のステージ
を１マシンサイクル毎に処理するパイプライン処理で
は、分岐命令の出現により一時的に後続命令の実行に不
確実性をもたらしパイプラインが大きく乱される。これ
は分岐条件が成立するか否かにより分岐成功側か分岐不
成功側のいずれを実行するかを決定するまでの間、予測
した後続命令処理を継続しており、予測失敗の場合先行
処理をすべてキャンセルしなければならない。特開昭６
３−１３６８５１号はこの時の動作を試験するものであ
る。

【０００７】特開平２−２４４３３７号には、乱数デー
タを入力として試験命令群を生成する乱数試験プログラ
ムを用いて、パイプライン処理の試験を高負荷を与えた
環境で実行するために必要な大規模な試験命令群を生成
する方法が開示されている。乱数データを用いる性格
上、命令に関する例外の発生確率が高くなるのは必至で
あり、命令やデータを補正する必要がある。補正は、試
験命令群実行時に補正しながらリスタートさせる方法
と、命令生成時に補正する方法が考えられる。前者の方
法では、試験命令群実行中に例外の発生により試験が中
断されてパイプライン処理の試験を実施する上ではあま
り良い方法ではないと考えられる。特開平２−２４４３
３号は、命令生成時に補正する方法を用いて、有効な試
験命令群を効率良く生成するものである。

【０００８】

【発明が解決しようとする課題】前述の従来技術では、
乱数の特徴である多種多様な組合せ動作の発生の可能性
を、あるアルゴリズムのもとで試験として実現してい
る。しかし、人間の思考の範囲内で大規模かつ膨大な論
理（特に、先行制御機構など）の組合せ試験をアルゴリ
ズム化することは、現実的には困難であり、あとは乱数
性に期待する部分があることは否定できない。この場
合、命令生成のアルゴリズム自体に洩れが生じたり、乱
数性に期待した部分に偏りが発生する可能性もあり、ま
た、装置をどこまで検証できたのかが不明確であり、論
理の検証を実施したあとに、さらに検証自体を評価する
方法が必要となってくる。つまり、不良が存在しないの
か、もしくは、これ以上に試験の実行を継続しても不良
を検出できないのかを判断する指標が必要となる。

【０００９】本発明の目的は、上記従来の課題を解決
し、データ処理装置の動作状態を監視するだけでなく、
試験に偏りが生じたり、試験洩れを自動修正可能なデー
タ処理装置の試験方法を提供することにある。

【００１０】

【課題を解決するための手段】上記目的を達成するため
に、請求項１の発明は、乱数データを入力として試験命
令群を繰り返し生成し、被試験命令群を被試験データ処
理装置に実行させて該データ処理装置を試験する方法に
おいて、試験命令群による前記データ処理装置での実行
結果を採取する処理と、乱数データを入力として次の試
験命令群を生成する際、前記採取した実行結果をフィー
ドバックして、次の新たな試験命令群を生成する処理
と、有することを特徴とするものである。

【００１１】請求項２の発明は、請求項１記載のデータ
処理装置の試験方法において、前記生成した試験命令群
の実行結果の期待値をシミュレーションにより作成する
処理を有し、乱数データを入力して次の試験命令群を生
成する際、前の試験試験命令群によるデータ処理装置で
の実行結果と期待値を比較し、その比較結果に基づいて
次の試験命令群を生成することを特徴とするものであ
る。

【００１２】請求項３の発明は請求項１もしくは２記載
のデータ処理装置の試験方法において、前記採取した実
行結果を解読し、データ変換してフィードバックするこ
とを特徴とするものである。

【００１３】請求項４の発明は、請求項１，２もしくは
３記載のデータ処理装置の試験方法において、生成され
た試験命令群の実行による前記データ処理装置の検証状
況を編集・出力する処理を有することを特徴とするもの
である。

【００１４】請求項５の発明は、請求項１，２，３もし
くは４記載のデータ処理装置の試験方法において、被試
験データ処理装置は実データ処理装置もしくは該データ
処理装置の動作をシミュレートする論理シミュレーショ
ン装置であることを特徴とするものである。

【００１５】

【作用】本発明では、データ処理装置に内蔵された、実
行サイクル毎の信号を逐次追跡するステージトレーサ、
データ処理装置の特定事象の発生回数や処理時間をモニ
タリングするハ−ドウェアモニタ、マイクロプログラム
分岐情報をトレースするマイクロプログラムカバレージ
トレーサなどから、装置の論理動作やマイクロプログラ
ム動作に関する論理信号追跡情報、特定事象の情報、マ
イクロプログラム分岐情報などのプロセッサ情報を取得
する。そして、乱数を入力として試験命令群を生成する
際に、これらの取得したプロセッサ情報を次の試験命令
群生成にフィードバック（反映）させ、検証されていな
い部位、つまり、論理回路及びマイクロプログラムなど
がまだ動作していない部位の検証を実施するための試験
命令群を生成する。これにより、試験に偏りが生ずるこ
とや試験洩れの発生を自動修正することが可能であり、
無意味な試験や重複した試験の実行を回避でき、有効な
試験命令を効率良く実行させることにより、検証期間の
短縮を図ることができる。また、検証された論理動作及
びマイクロプログラム動作を容易に把握することができ
る。

【００１６】

【実施例】以下、本発明の一実施例についてを図面によ
り詳細に説明する。

【００１７】図１は、本発明の試験方式を適用して試験
を行うデータ処理装置構成の一実施例を示すブロック図
である。図１において、データ処理装置１は、命令を処
理する命令プロセッサ（ＩＰ）２と、命令プロセッサ２
の実行サイクル毎の論理動作を逐次追跡するステージト
レーサ３と、ステージトレーサ３により追跡された論理
動作のトレース情報をロギング（蓄積）する記憶素子４
と、命令プロセッサ２の特定事象の発生回数や処理時間
をモニタリングするハ−ドウェアモニタ５と、マイクロ
プログラム動作情報すなわちマイクロプログラム分岐情
報をトレースするためハ−ドウェアモニタ５に内蔵され
るマイクロプログラムカバレージトレーサ６と、ハ−ド
ウェアモニタ５によりモニタリングされたモニタリング
情報及びマイクロプログラムカバレージトレーサ６によ
りトレースされたマイクロプログラム分岐情報を蓄積す
る記憶素子７と、主記憶装置（ＭＳ）８と、制御記憶装
置（ＣＳ）９をとから構成される。

【００１８】主記憶装置（ＭＳ）８には、乱数を入力と
して生成された試験命令群からなる試験プログラム８′
が格納されている。制御記憶装置（ＣＳ）９にはマイク
ロプログラムが格納されている。命令プロセッサ２は、
主記憶装置８の試験プログラム８′の試験命令を順次フ
ェッチし、制御記憶装置９のマイクロプログラムを起動
して試験命令を実行する。

【００１９】サービスプロセッサ（ＳＶＰ）１０は、デ
ータ処理装置１の保守および診断のために使用される
が、本実施例では、該サービスプロセッサ１０が後述の
試験制御部１２を具備しているとする。このサービスプ
ロセッサ１０には、試験のための種々のファイル、テー
ブルを格納するハードディスク（ＨＤ）１１が備えられ
ている。

【００２０】図２に試験制御部１２の機能ブロック図を
示す。図２において、試験制御部１２は、試験命令の生
成や試験の統合管理を行う監視・制御部１３と、試験命
令群の生成処理を行う試験命令生成部１４と、ステージ
トレーサ３の動作を制御するステージトレーサ起動・停
止処理部１５と、ステージトレーサ３により追跡された
論理動作のトレース情報を採取するトレース情報採取処
理部１６と、ハ−ドウェアモニタ５の動作を制御するハ
−ドウェアモニタ起動・停止処理部１７と、ハ−ドウェ
アモニタ５によりモニタリングされた情報を採取するモ
ニタリング情報採取処理部１８と、ハ−ドウェアモニタ
５に内蔵されるマイクロプログラムカバレージトレーサ
６の動作を制御するマイクロプログラムカバレージトレ
ーサ起動・停止処理部１９と、マイクロプログラムカバ
レージトレーサ６によりトレースされたマイクロプログ
ラム分岐情報を採取するマイクロプログラムカバレージ
情報採取部２０と、トレース情報採取処理部１６、モニ
タリング情報採取処理部１８、もしくは、マイクロプロ
グラムカバレージ情報採取部２０により、またはこれら
すべてにより採取したプロセッサ情報（命令プロセッサ
２の論理動作、マイクロプログラム動作に関する情報）
を解読し、データを変換処理するプロセッサ情報解読・
データ変換処理部２１と、該プロセッサ情報解読・デー
タ変換処理部２１での処理結果のプロセッサ情報（検証
状況）を編集して出力するためのプロセッサ情報編集・
出力部２２とから構成される。プロセッサ情報解読・デ
ータ変換処理部２１のプロセッサ情報は試験命令生成部
１４にフィードバックされ、次の試験命令生成に反映さ
れる。

【００２１】図３は試験制御部１２の全体の処理を示す
処理フローチャートである。図３中、ステップ３２はプ
ロセッサ情報解読・データ変換処理部２１でプロセッサ
情報からフィードバック情報を作成する処理である。ス
テップ３３は試験命令生成部１４で乱数データを入力
し、ステップ３２で作成したフィードバック情報を参照
しながら試験命令生成を行う処理である。ステップ３６
は起動・停止処理１５，１７，１９がステージトレーサ
３もしくはハードウエアモニタ５またはマイクロプログ
ラムカバレージトレーサ６に起動を掛ける処理、ステッ
プ３７は同じく停止させる処理である。ステップ３９は
採取処理部１６，１８，２０で命令プロセッサ２の論理
動作及びマイクロプログラム動作に関するプロセッサ情
報を採取する処理であり、ステップ３２で参照されるプ
ロセッサ情報はステップ３９で採取された情報である。
以下、図３の各ステップについて詳述する。

【００２２】（１）監視／制御部３により乱数データが
発生される（ステップ３０）。

【００２３】（２）一連の試験実行において、あらかじ
め定めた任意の試験回数（例えば１回、２回等）が実行
されたか判定し、任意の試験回数に達している場合はス
テップ３２を実行した後にステップ３３に行き、達して
いない場合は直ちにステップ３３に行く（ステップ３
１）。

【００２４】（３）プロセッサ情報解読・データ変換処
理部２１において後述するステップ３９で採取したプロ
セッサ情報を解読し、データ変換をすることにより、試
験命令生成部１４にフィードバックする情報を作成する
（ステップ３２）。

【００２５】採取したプロセッサ情報を解読・データ変
換するのは次の理由による。プロセッサ情報には、
（ａ）ステージトレーサ３によって採取した論理信号ト
レース情報と、（ｂ）ハードウエアモニタ５によるデー
タ処理装置の特定事象（論理動作状態）の発生回数や処
理時間などのモニタリング（監視）情報と、（ｃ）マイ
クロプログラムカバレージトレーサ６によりトレースし
たマイクロプログラム分岐情報などがあり、各々採取し
た情報のデータフォーマットが異なる。このため、採取
したプロセッサ情報を解読・データ変換して、同一フォ
ーマットのフィードバック情報を作成する必要がある。
後述する処理例では（ｃ）のマイクロプログラム分岐情
報が解読・データ変換の対象となる。

【００２６】また、任意のテスト回数が実行されたか判
定することにより、試験命令生成にプロセッサ情報を反
映させるかを決定する理由は、乱数試験プログラムが本
来持つ検証能力によりたいていの不良を検出することが
可能であり、すべての試験において完全にプロセッサ情
報を反映させる必要はなく、任意のテスト回数だけラン
ダムに生成した試験命令群を実行した時点で監視してい
たプロセッサ情報により、試験の軌道修正をするか否か
を決定すればよいことによる。つまり、例えば任意の命
令のマイクロプログラム処理に着目した場合、ランダム
に生成した試験命令群だけで、上記任意の命令のマイク
ロプログラム処理すべての試験が網羅できていたならば
軌道修正をする必要はない。

【００２７】（４）試験命令生成部１４において、デ−
タ処理装置１（命令プロセッサ２）の試験を実行するた
めの試験命令群を生成し、主記憶装置８にロードする
（ステップ３３）。

【００２８】試験命令生成処理では、（３）に記述した
ように、後述するステップ３９で採取したプロセッサ情
報を解読し、データ変換して作成されたフィードバック
情報を参照し、軌道修正しながらランダムに試験命令を
生成する場合と、試験命令生成部１４の乱数試験プログ
ラムが本来持っている命令生成アルゴリズムだけでラン
ダムに試験命令を生成する場合に処理が分けられる。こ
こで、フィードバック情報を参照し、軌道修正しながら
ランダムに試験命令を生成する場合、一義的に定められ
た処理手順を実行するのではなく、乱数性を保ちなが
ら、命令生成アルゴリズム（試験内容）を制御していく
のであって、乱数試験の範囲を限定するものではない。

【００２９】（５）ステップ３３での試験命令生成処理
において、所定の試験命令数分生成したかをチェック
し、達するまでステップ３３の処理を継続する。達した
場合には次の処理ステップに移る（ステップ３４）。所
定の試験命令数とは何命令でもよく、あらかじめ設定さ
れた数やオペレータによる指定も可能であるが、極端に
少なかったり多過ぎることは、試験効率や試験精度の上
で避けるべきである。

【００３０】（６）次に、ステップ３３で生成したすべ
ての試験命令の期待値をシミュレーションすることによ
り求める（ステップ３５）。

【００３１】シミュレーションには、幾つかの方法があ
るが、ここでは簡易シミュレーションと詳細シミュレー
ションを用いた例について簡単に説明する。

【００３２】簡易シミュレーションは、命令の実行環境
を、実際に試験命令が実行されるときとは変化させて、
同一命令を実行させることにより実現できる。実行環境
を変化させるとは、データそのものは変化させず、使用
するレジスタ番号やオペランド位置（アドレス）を変化
させ、同一命令を実行させることである。例えば、Ｌ命
令（ロード命令）を例にとると、第１オペランドのレジ
スタ番号と第２オペランドアドレス（ベースレジスタ）
を変化させてＬ命令を実行させることで期待値を求め
る。

【００３３】詳細シミュレーションは、試験命令の実行
によって得られる結果を別の命令、または機能によって
求める方法である。例えば、ＭＶＣ命令（ムーブ命令）
を例にとると、第２オペランドからＩＣ命令（インサー
ト・キャラクタ命令）によって１バイト読出し、ＳＴＣ
命令（ストア・キャラクタ命令）によって第１オペラン
ドに１バイト格納する動作をオペランド長だけ繰り返せ
ば、ＭＶＣ命令を実行したときと同一結果が求められる
ことになる。これは、あくまで、例であるので、ほかに
も方法は考えられ、限定されるものではない。

【００３４】簡易シミュレーションと詳細シミュレーシ
ョンの何れの方法を使用するかは、状況により様々であ
るが、詳細シミュレーションでなければ検証精度が低下
するとは一概には言えない。なぜなら、試験プログラム
を実行する段階では、単一命令動作や基本機能動作は既
に検証されている場合が多く、詳細シミュレーションを
行っても命令（機能）レベルでの不良はあまり期待でき
ず、かえって試験効率の低下を招く可能性もある。むし
ろ、パイプライン機能に代表されるような先行制御で
は、前後の命令（機能）の関係が大きく影響するのであ
って、命令の期待値については簡易シミュレーションで
も充分な場合もある。

【００３５】（７）ステージトレーサ３、ハードウェア
モニタ５、または、マイクロプログラムカバレージトレ
ーサ６、もしくは、これらすべてに対し起動を掛ける
（ステップ３６）。

【００３６】（８）ステップ３３により生成された試験
命令群を命令プロセッサ２において実行する（ステップ
３７）。この試験命令群の実行により、命令プロセッサ
２の各機能の動作（試験）状態が、ステージトレーサ
３、ハードウェアモニタ５、もしくは、マイクロプログ
ラムカバレージトレーサ６によって記憶素子４，７に書
き込まれる。

【００３７】（９）試験命令群の実行が終了した時点で
即座に、ステージトレーサ３、ハードウェアモニタ５、
または、マイクロプログラムカバレージトレーサ６、も
しくは、これらすべてを停止させる（ステップ３８）。
これは、試験命令群による実行以外のプログラム処理で
プロセッサ情報が破壊（更新）されることを防止するた
めである。つまり、試験命令の実行による純粋なプロセ
ッサ情報を採取するためである。

【００３８】（10）トレース情報採取処理部１６、モニ
タリング情報採取処理部１８、マイクロプロセッサカバ
レージ情報採取処理部２０において、ステップ３７での
試験命令群の実行により記憶素子４，７に書き込まれた
命令プロセッサ２の論理動作及びマイクロプログラム動
作に関するプロセッサ情報を採取する（ステップ３
９）。

【００３９】（11）プロセッサ情報解読・データ変換処
理部２１では、ステップ３５で求められた期待値とラン
ダムに生成した試験命令群を実行した結果値とが一致し
たか否かをチェックし、もし、不一致であればエラーメ
ッセージを出力する（ステップ４０，４１）。

【００４０】（12）また、ステップ３９で採取されたプ
ロセッサ情報を表示するか否かをチェックし、もし、表
示する要求があれば、プロセッサ情報編集・出力部２２
によりプロセッサ情報を編集・出力する（ステップ４
２，４３）。

【００４１】（13）監視／制御部１３では、試験を終了
させる条件が成立したか否かをチェックする（ステップ
４４）。試験終了条件が成立していない場合には、前述
の全フローを繰り返して実行し、試験終了条件が成立し
ている場合には、乱数試験プログラムによる一連の試験
は終了する。

【００４２】ここで、試験終了条件は幾つか考えられる
が、例えば、 （ａ）所定の試験回数を実行したか否かをチェックする
方法 （ｂ）試験時間を監視する方法 （ｃ）オペレータが終了指示を与えるまで試験を継続さ
せる方法 等がある。また、ステージトレーサ３、ハードウェアモ
ニタ５、もしくは、マイクロプログラムカバレージトレ
ーサ６によって記憶素子４，７及びハードディスク１１
に書き込まれた、論理動作及びマイクロプログラム動作
に関するプロセッサ情報を監視することにより、デ−タ
処理装置１の各機能の試験が充分網羅されたと判断した
段階で試験を終了させてもよい。

【００４３】次に、プロセッサ情報解読・データ変換処
理部２１を中心とする詳細動作について、マイクロプロ
グラムカバレージトレーサ６によって記憶素子７に書き
込まれたマイクロプログラム分岐情報（カバレージ情
報）に関するプロセッサ情報を例にして説明する。な
お、ステージトレーサ３によるトレース情報やハードウ
ェアモニタ５によるモニタリング情報の場合についても
同様である。

【００４４】図４は、マイクロプログラムカバレージト
レーサ６によって記憶素子７に書き込まれたマイクロプ
ログラム分岐情報から、マイクロプログラムカバレージ
情報（パス情報）を作成する処理の流れを概略的に示す
処理ブロック図である。ここで、マイクロプログラムソ
ースコードファイル５３はデータ処理装置１の制御記憶
装置（ＣＳ）９内のマイクロプログラムを読み込んで作
成してもよいし、あるいは、ハードウェア（ＨＤ）１１
上にあらかじめ用意しておいてもよい。

【００４５】図４において、まず、アドレス情報作成処
理５０でマイクロプログラムソースコードファイル５３
からのデータを入力としてアドレス情報ファイル５４を
作成する。次に、アドレス情報ファイル５４のデータか
ら、カバレージ情報作成処理５１により、カバレージ情
報ファイル５５を作成する。一方、カバレージ情報更新
処理５２では、マイクロプログラムカバレージ情報採取
処理部２０により採取されたデータ処理装置１における
記憶素子７内のマイクロプログラム分岐情報を入力とし
てカバレージ情報ファイル５５を更新する。次に、これ
ら各処理について詳細に説明する。

【００４６】図５は、アドレス情報作成処理５０を詳細
に説明する図である。アドレス情報作成処理５０に入力
されるマイクロプログラムソースコードファイル５３に
は、データ処理装置１の制御記憶装置（ＣＳ）９内のマ
イクロプログラムの処理機能が記述されている。ここ
で、マイクロプログラムは２分岐のアドレスを有し、次
のマイクロプログラムアドレスとしては、各々アドレス
１（ＡＤＤＲＡ）およびアドレス２（ＡＤＤＲＢ）を有
するものとする。アドレス情報作成処理５０では、マイ
クロプログラムソースコードファイル５３の中から、マ
イクロプログラムアドレス５０２，その分岐アドレスＡ
ＤＤＲＡ５０３，ＡＤＤＲＢ５０４を抽出して、アドレ
ス情報ファイル５４にアドレス情報テーブル５０１を作
成する。アドレス情報テーブル５０１には、各々のマイ
クロプログラムステップに対応して、自マイクロプログ
ラムアドレス５０２と次に実行する可能性をもつ次マイ
クロプログラムアドレスＡＤＤＲＡ５０３，ＡＤＤＲＢ
５０４が格納される。このようにして、各マイクロプロ
グラムアドレスとその分岐可能性を持つ次マイクロプロ
グラムアドレスを対応づけて格納したアドレス情報テー
ブル５０１が作成される。

【００４７】図６は、カバレージ情報作成処理５１を詳
細に説明する図である。このカバレージ情報作成処理５
１では、アドレス情報作成処理５０により作成したアド
レス情報テーブル５０１のデータを入力して、カバレー
ジ情報ファイル５５にカバレージテーブル６０１を作成
する。すなわち、カバレージ情報作成処理５１では、ア
ドレス情報ファイル５４の中のアドレス情報テーブル５
０１からのデータを入力して、自マイクロプログラムア
ドレスと次に実行する可能性をもつ次マイクロプログラ
ムアドレスとを組合せて、１つのマイクロプログラムパ
スとしてパス識別名を付けて、各々のマイクロプログラ
ムパスを登録して、カバレージテーブル６０１を作成
し、カバレージ情報ファイル５５に格納する。この結
果、カバレージ情報ファイル５５のカバレージテーブル
６０１には、各々のマイクロプログラムパス６０２がパ
ス識別名を付けて登録され、登録されるマイクロプログ
ラムパス６０２に対して、その通過有無を記録する領域
６０３が設けられる。この通過有無を記録する領域６０
３には、最初は初期値として値「０」が格納される。

【００４８】図５，図６で説明した一連の処理の流れ
は、データ処理装置１の試験を開始するに先立って行わ
れ、その後、繰返し実行される試験の中で、カバレージ
情報更新処理５２によるカバレージテーブル６０１の更
新処理が行われる。

【００４９】図７は、カバレージ情報更新処理５２を詳
細に説明する図である。図７において、データ処理装置
１内のマイクロプログラムカバレージトレーサ６により
トレースされたマイクロプログラム分岐情報を格納する
記憶素子７におけるマイクロプログラム分岐情報テーブ
ル７０１には、制御記憶装置９内のすべてのマイクロプ
ログラムアドレス５０２が格納され、データ処理装置１
の命令プロセッサ２が試験プログラム９の一連の試験命
令の実行によって、動作したマイクロプログラムの各マ
イクロプログラムアドレス５０２に対して、分岐条件に
対応した分岐有無を示す分岐情報として、ＮＥＸＴＡ７
０２あるいはＮＥＸＴＢ７０３に値「１」が登録され
る。カバレージ情報更新処理５２では、データ処理装置
１内の記憶素子７におけるマイクロプログラム分岐情報
テーブル７０１のマイクロプログラムアドレス５０２と
分岐した方向の情報であるＮＥＸＴＡ７０２，ＮＥＸＴ
Ｂ７０３のデータを入力として、カバレージ情報ファイ
ル５５のカバレージテーブル６０１におけるマイクロプ
ログラムパス６０２の分岐元アドレスとマイクロプログ
ラムアドレス５０２とを比較し、一致したマイクロプロ
グラムアドレスに対するマイクロプログラムパスについ
て、ＮＥＸＴＡ７０２，ＮＥＸＴＢ７０３に登録した情
報から、対応した通過有無の領域６０３に値「１」を登
録し、順次に通過有無の領域６０３のデータを更新す
る。データ処理装置１内の記憶素子７のマイクロプログ
ラム分岐情報テーブル７０１におけるマイクロプログラ
ムアドレス５０２には、存在するすべてのマイクロプロ
グラムアドレス５０２が格納されており、そのデータ量
は一定量となっている。このマイクロプログラムアドレ
ス５０２に対する分岐情報のＮＥＸＴＡ７０２，ＮＥＸ
ＴＢ７０３は、初期値は値「０」であり、分岐する毎に
値「１」が格納される。

【００５０】以上、試験命令生成処理部１４にフィード
バックするためのカバレージ情報の作成を，マイクロプ
ログラムカバレージトレーサ６によりトレースされたマ
イクロプログラム分岐情報の場合を例に説明したが、本
発明は、これに限定されるものではなく、ステージトレ
ーサ３とハードウェアモニタ５により採取された論理信
号や特定事象の情報などを利用することも可能であるこ
とは言うまでもない。

【００５１】次に、マイクロプログラムカバレージトレ
ーサ６によって記憶素子７に書き込まれたマイクロプロ
グラム分岐情報から作成されたカバレージ情報が試験命
令生成部１４にフィードバックされて利用される処理に
ついて説明する。

【００５２】図８は、マイクロプログラム分岐情報のカ
バレージ情報が試験命令生成処理にフィードバックされ
て利用される場合の、試験命令生成部１４の処理の流れ
を概略的に示す処理ブロック図である。

【００５３】まず、マイクロプログラム分岐条件作成処
理５６で、マイクロプログラムソースコードファイル５
３とアドレス情報ファイル５４からのデータを入力とし
てマイクロプログラム分岐情報ファイル５７を作成す
る。このマイクロプログラム分岐情報ファイル５７を入
力として、試験命令生成処理５８によりランダムな試験
命令群が生成される。一方、カバレージ情報ファイル５
５には、前述したように試験命令群の実行によってデー
タ処理装置１が動作したマイクロプログラムのカバレー
ジ情報が格納されており、試験命令生成時にフィードバ
ック情報として試験命令生成部１４に入力される。試験
命令生成処理５８では、カバレージ情報ファイル５５と
マイクロプログラム分岐情報ファイル５７を参照するこ
とにより試験命令生成の制御を行う。

【００５４】図９は、マイクロプログラム分岐条件作成
処理５６の処理を詳細に説明する図である。図９におい
て、マイクロプログラム分岐条件作成処理５６に入力さ
れるマイクロプログラムソースコードファイル５３に
は、マイクロプログラム機能の処理が記述されている。
さらに、もうひとつの入力であるアドレス情報ファイル
５４には、アドレス情報作成処理５０により作成したア
ドレス情報テーブル５０１のデータが格納されている
（図５）。マイクロプログラム分岐条件作成処理５６で
は、アドレス情報ファイル５４の中のアドレス情報テー
ブル５０１からのデータを入力して、自マイクロプログ
ラムアドレスと次に実行する可能性をもつ次マイクロプ
ログラムアドレスとを組合せて、１つのマイクロプログ
ラムパスとしてパス識別名を付けて、各々のマイクロプ
ログラムパス８０２をマイクロプログラム分岐条件テー
ブル８０１に登録し、また、マイクロプログラムソース
コードファイル５３に記述されているマイクロプログラ
ム処理機能からは、マイクロプログラム処理の分岐条件
（テスト条件）８０３をマイクロプログラム分岐条件テ
ーブル８０１に登録し、マイクロプログラム分岐情報フ
ァイル５７に格納する。

【００５５】試験命令生成処理５８では、あらかじめ定
めた試験回数に達しない間は、乱数試験プログラムが本
来持っている命令生成アルゴリズムだけでランダムに試
験命令群を生成する。マイクロプログラム分岐情報ファ
イル５７のマイクロプログラム分岐条件テーブル８０１
における通過期待値８０４には、シミュレーションによ
り、上記ランダムに生成された試験命令群の実行によっ
て通過するはずである期待値が格納される。次に、一連
の試験実行において、あらかじめ定めた試験回数が実行
された後は、試験命令生成処理５８では、マイクロプロ
グラム分岐情報ファイル５７のマイクロプログラムの分
岐条件テーブル８０１（図８）とカバレージ情報ファイ
ル５５のカバレージテーブル６０１（図７）のデータを
比較することにより（具体的には通過期待値８０４と通
過有無６０３を比較）、未通過のマイクロプログラム動
作（パス）を試験可能な試験命令群を生成する。

【００５６】なお、図９における通過期待値８０４は、
ランダムに生成された試験命令群の実行によって通過す
るはずである期待値が格納され、上記試験命令群の実行
によってデータ処理装置１が動作してマイクロプログラ
ムカバレージトレーサ６によって記憶素子７に書き込ま
れたマイクロプログラム分岐情報と比較することによ
り、検証状況を把握することが可能である。

【００５７】以上、本発明の一実施例について説明した
が、図１において、試験制御部１２はデータ処理装置１
にあってもよい。この場合、データ処理装置１は、ある
ときは被試験データ処理装置となり、また、あるときに
は試験制御部１２の各機能（図２）を実行する試験制御
処理装置の性質をもつことになる。これは、試験制御部
１２と同様の試験制御プログラムを主記憶装置８上に用
意し、命令プロセッサ２が実行することで実現する。

【００５８】また、試験対象は実機のデータ処理装置の
他に、論理動作を機能レベルで擬似的に実行するエミュ
レータ、該エミュレータが実行した結果をそのままの状
態で引き継ぐ論理シミュレータ、該論理シミュレータに
おけるサイクル毎の論理信号のカバレージを採取可能な
論理カバレージを具備した、実機の論理回路の動作をシ
ミュレートする論理シミュレーション装置であってもよ
い。この場合、論理シミュレーション段階で、該論理シ
ミュレーション装置に具備された論理カバレージからカ
バレージ情報を採取し、該論理シミュレーション装置の
機能を試験する試験命令群を乱数データを入力として生
成する際、該カバレージ情報をフィードバックさせるこ
とになる。

【００５９】

【発明の効果】請求項１及び２の発明によれば、乱数デ
ータを入力とする次の試験命令群の生成に、その前に生
成した試験命令群によるデータ処理装置での実行結果
（装置の論理動作やマイクロプログラム動作などに関す
る情報）をフィードバックさせることにより、まだ検証
されていない部位、つまり、論理回路やマイクロプログ
ラムなどが動作していない部位の検証を実施するための
試験命令群の生成が可能となる。この結果、試験に偏り
が生ずることや試験洩れの発生を自動修正することが可
能となり、無意味な試験や重複した試験の実行を回避で
き、有効な試験命令を効率良く実行させることにより、
検証期間の短縮を図ることができる。

【００６０】請求項３の発明によれば、ステージトレー
サによる論理信号トレース情報、ハードウエアモニタに
よるデータ処理装置の特定事象（論理動作状態）の発生
回数や処理時間などのモニタリング（監視）情報、マイ
クロプログラムカバレージトレーサによりトレースした
マイクロプログラム分岐情報など、各々採取した情報の
データフォーマットが異なる場合でも、同一フォーマッ
トのフィードバック情報を作成することが可能になる。

【００６１】請求項４の発明によれば、繰り返し生成さ
れる試験命令群によるデータ処理装置の論理回路やマイ
クロプログラムなどの各機能の検証状況を自動的に監視
可能であり、検証された論理動作やマイクロプログラム
動作などを容易に把握することが可能である。

【００６２】請求項５の発明によれば、同様の試験を実
機のデータ処理装置の他に、該実機の論理回路等の動作
をシミュレートする論理シミュレーション装置にも適用
することができる。

【図面の簡単な説明】

【図１】本発明の試験方法を適用するデータ処理装置構
成の一実施例のブロック図である。

【図２】本発明の一主要な構成である試験制御部の一実
施例のブロック図である。

【図３】本発明による試験方法の概略処理を示す処理フ
ローチャートである。

【図４】図２のプロセッサ情報解読・データ変換処理部
の処理例として、マイクロプログラム分岐情報からマイ
クロプログラムカバレージ情報（パス情報）を作成する
処理の流れを概略的に示す処理ブロック図である。

【図５】図４におけるアドレス情報作成処理を詳細に説
明する図である。

【図６】図４におけるカバレージ情報作成処理を詳細に
説明する図である。

【図７】図４におけるカバレージ情報更新処理を詳細に
説明する図である。

【図８】マイクロプログラムソースコードからマイクロ
プログラム分岐条件情報を作成する処理の流れを概略的
に示す処理ブロック図である。

【図９】図８におけるマイクロプログラム分岐条件作成
処理を説明する図である。

【符号の説明】

１ データ処理装置 ２ 命令プロセッサ ３ ステージトレーサ ４，７ 記憶素子 ５ ハードウェアモニタ ６ マイクロプログラムカバレージトレーサ ８ 主記憶装置（ＭＳ） ８′ 試験プログラム ９ 制御記憶装置 １０ サービスプロセッサ １１ ハードディスク １２ 試験制御部 １３ 監視／制御部 １４ 試験命令生成部 １５ ステージトレーサ起動・停止処理部 １６ トレース情報採取処理部 １７ ハードウェアモニタ起動・停止処理部 １８ モニタリング情報採取処理部 １９ マイクロプログラムカバレージトレーサ起動・停
止処理部 ２０ マイクロプログラムカバレージ情報採取処理部 ２１ プロセッサ情報解読・データ変換部 ２２ プロセッサ情報編集・出力部

───────────────────────────────────────────────────── フロントページの続き (72)発明者 廣瀬 善太郎 神奈川県秦野市堀山下１番地 株式会社 日立製作所 汎用コンピュータ事業部 内 (56)参考文献 特開 平４−102931（ＪＰ，Ａ) 特開 平４−36840（ＪＰ，Ａ) 特開 平２−244337（ＪＰ，Ａ) 特開 平２−244338（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G06F 11/22 - 11/26

Claims (5)

(57)【特許請求の範囲】
1. 【請求項１】 乱数データを入力として試験命令群を繰
   り返し生成し、該試験命令群を被試験データ処理装置に
   実行させて該データ処理装置を試験する方法において、 試験命令群による前記データ処理装置での実行結果を採
   取する処理と、 乱数データを入力として次の試験命令群を生成する際、
   前記採取した実行結果をフィードバックして、次の新た
   な試験命令群を生成する処理と、 を有することを特徴とするデータ処理装置の試験方法。
2. 【請求項２】 請求項１記載のデータ処理装置の試験方
   法において、 前記生成した試験命令群の実行結果の期待値をシミュレ
   ーションにより作成する処理を有し、 乱数データを入力して次の試験命令群を生成する際、前
   の試験命令群による前記データ処理装置での実行結果と
   期待値を比較し、その比較結果に基づいて次の新たな試
   験命令群を生成することを特徴とするデータ処理装置の
   試験方法。
3. 【請求項３】 請求項１もしくは２記載のデータ処理装
   置の試験方法において、 前記採取した実行結果を解読し、データ変換してフィー
   ドバックすることを特徴とするデータ処理装置の試験方
   法。
4. 【請求項４】 請求項１，２もしくは３記載のデータ処
   理装置の試験方法において、 生成された試験命令群の実行による前記データ処理装置
   の検証状況を編集・出力する処理を有することを特徴と
   するデータ処理装置の試験方法。
5. 【請求項５】 請求項１，２，３もしくは４記載のデー
   タ処理装置の試験方法において、 被試験データ処理装置は実データ処理装置もしくは該デ
   ータ処理装置の動作をシミュレートする論理シミュレー
   ション装置であることを特徴とするデータ処理装置の試
   験方法。