JPS5922160A - 図形処理方法 - Google Patents
図形処理方法Info
- Publication number
- JPS5922160A JPS5922160A JP57131406A JP13140682A JPS5922160A JP S5922160 A JPS5922160 A JP S5922160A JP 57131406 A JP57131406 A JP 57131406A JP 13140682 A JP13140682 A JP 13140682A JP S5922160 A JPS5922160 A JP S5922160A
- Authority
- JP
- Japan
- Prior art keywords
- graph
- graphs
- size
- processing
- figures
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T11/00—2D [Two Dimensional] image generation
- G06T11/20—Drawing from basic elements, e.g. lines or circles
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(a) 発明の技術分野
本発明は半導体集積回路(工C)などの回路パターン図
設計における図形処理に関する。
設計における図形処理に関する。
(b) 従来技術と問題点
LSIなどの回路パターン図を設計するために、近年C
ADシステムが導入され、11算機による計算処理が不
可欠のものとなってきた。このようなCADシステムに
おいては、アートワーク設計図と呼ばiする倍率100
0倍程度0レイアウトパターン図を作成し、これをディ
ジタイザ−(座標読取装置)を通じて計算機に入力し、
計算機によってパターンジェネレータ(1)G)用の図
形データに閘換し、その図形データに糸づいてパターン
ジェネレータより所要寸法のパターンが出力沁オし、例
えばiC製造用のマスクパターンが作成さiする。
ADシステムが導入され、11算機による計算処理が不
可欠のものとなってきた。このようなCADシステムに
おいては、アートワーク設計図と呼ばiする倍率100
0倍程度0レイアウトパターン図を作成し、これをディ
ジタイザ−(座標読取装置)を通じて計算機に入力し、
計算機によってパターンジェネレータ(1)G)用の図
形データに閘換し、その図形データに糸づいてパターン
ジェネレータより所要寸法のパターンが出力沁オし、例
えばiC製造用のマスクパターンが作成さiする。
このような図形処理方法において、例えば第1図(a)
に示す図形Ai大入力る際、そのまくでは複雑なため、
同図(blに示すように図形B、凹図形の2つの単純図
形に区分けして入力J−る方法が採られる。このように
分解すれば数少ない座標値全指示することによって図形
が容易に入力できるあ・らである。ところが、図形デー
タを再び変換して図形に表示すると、第1図(e)に示
すように図形Bと図形Cとが接続しでいないで、分81
1された図形として出力さオする場合がある。そitt
よディジタイザ7の読み取゛り誤差やアートワーク紙の
膨張収縮などによって生ずる誤差による。
に示す図形Ai大入力る際、そのまくでは複雑なため、
同図(blに示すように図形B、凹図形の2つの単純図
形に区分けして入力J−る方法が採られる。このように
分解すれば数少ない座標値全指示することによって図形
が容易に入力できるあ・らである。ところが、図形デー
タを再び変換して図形に表示すると、第1図(e)に示
すように図形Bと図形Cとが接続しでいないで、分81
1された図形として出力さオする場合がある。そitt
よディジタイザ7の読み取゛り誤差やアートワーク紙の
膨張収縮などによって生ずる誤差による。
そのため、従来は一度読み取られた図形データを、もう
一度例えば磁気テープ(lvl、T )から読み出して
、図形すきま検査をおこない、指定寸法以ドのすき寸を
消滅させる図形データ校正をおこなって、再度磁気テー
プに収納させている。しかしながら、このような図形処
理方法は入力図形のすべてに対して指定寸法以下か盃か
の比較照合をおこない、且つ図形すきまが指定寸法1〕
ノ下の場合は図形データを延長し、て図形の併合処理を
おこない、すき寸を消滅させる方法であるから、処理時
間が長くか預る欠点がある。
一度例えば磁気テープ(lvl、T )から読み出して
、図形すきま検査をおこない、指定寸法以ドのすき寸を
消滅させる図形データ校正をおこなって、再度磁気テー
プに収納させている。しかしながら、このような図形処
理方法は入力図形のすべてに対して指定寸法以下か盃か
の比較照合をおこない、且つ図形すきまが指定寸法1〕
ノ下の場合は図形データを延長し、て図形の併合処理を
おこない、すき寸を消滅させる方法であるから、処理時
間が長くか預る欠点がある。
(C)発明の目的
本発明は、」−記のように入力図形のすべての図形デー
タを比較照合することなく、指定寸法以下のすきまを短
時間に消滅させる図形処理方法を提案するものであるう ((1) 発明の11′G成 その目的は、複数の入力図形のそれぞれの外周該複数の
入力図形を重ね合わせて一つの併合図形とし、該併合図
形の外周からiiJ記指足指定寸法ぼ妻を差し引いて縮
小することりこより達成される。
タを比較照合することなく、指定寸法以下のすきまを短
時間に消滅させる図形処理方法を提案するものであるう ((1) 発明の11′G成 その目的は、複数の入力図形のそれぞれの外周該複数の
入力図形を重ね合わせて一つの併合図形とし、該併合図
形の外周からiiJ記指足指定寸法ぼ妻を差し引いて縮
小することりこより達成される。
尚、指定寸法のほぼ妻としたのは、すき1[IJが指定
寸法以内であるかぎり、すき1[1]を測定することな
く、すき寸を短時間に消滅処理できるからである。
寸法以内であるかぎり、すき1[1]を測定することな
く、すき寸を短時間に消滅処理できるからである。
(e) 発明の実施例
籾下、実施例に1って詳細に説明する。第2図ないし第
5図は本発明にか!る一実施例の処理順図形を示し、第
2図は元来単一図形であるべき図形が、分離して入力さ
れて9図形Pと図形Qとの間にすき!!を生じ、そのす
きま[1]がSであることを示す図であるう左上の長さ
Lは指定寸法を図示しており、指定寸法は許容値とも言
うべきもので、それ以下は図形パターンでは胆差であり
、例えばそね、だけ寸法が変動してもLSIの特性に何
ら悪影響のない許容限度である。なお、本実施例の図形
では判りやすくするために指定寸法並びにすき411は
誇大に図示している。
5図は本発明にか!る一実施例の処理順図形を示し、第
2図は元来単一図形であるべき図形が、分離して入力さ
れて9図形Pと図形Qとの間にすき!!を生じ、そのす
きま[1]がSであることを示す図であるう左上の長さ
Lは指定寸法を図示しており、指定寸法は許容値とも言
うべきもので、それ以下は図形パターンでは胆差であり
、例えばそね、だけ寸法が変動してもLSIの特性に何
ら悪影響のない許容限度である。なお、本実施例の図形
では判りやすくするために指定寸法並びにすき411は
誇大に図示している。
このような図形P、Qにたいして第8図に示すように指
定寸法の半分ンを外周に加える拡大処理をおこない拡大
図形p’、 c)’、を作成する。そうすれば、拡大図
形P′とQ[とには重なり領域Wが発生する。このよう
に重なり領域が生じた2つの図形は、第4図に示すよう
に1つの図形R′として認識させる。この場合の図形処
理は、各図形を線分化し、その線分端点を通ってY軸方
向に線分を分割し、分割領域内の線分を比較照合する方
法によって容易に重なり領域を認識できる。次いでその
重なりをもつ図形は併合した1つの図形とみなして、そ
の図形は線分端点の座標データで認識させる。
定寸法の半分ンを外周に加える拡大処理をおこない拡大
図形p’、 c)’、を作成する。そうすれば、拡大図
形P′とQ[とには重なり領域Wが発生する。このよう
に重なり領域が生じた2つの図形は、第4図に示すよう
に1つの図形R′として認識させる。この場合の図形処
理は、各図形を線分化し、その線分端点を通ってY軸方
向に線分を分割し、分割領域内の線分を比較照合する方
法によって容易に重なり領域を認識できる。次いでその
重なりをもつ図形は併合した1つの図形とみなして、そ
の図形は線分端点の座標データで認識させる。
次いで、第4図に示す図形R′にたいして、外周から?
を縮小する縮小処理をおこなって縮小図形Rとする。こ
の図形Rは初期の図形PとQとを併合して見られた図形
である。縮小処理は線分端点の座標データをkづ′−X
軸、Y軸共に加算しておこなう。
を縮小する縮小処理をおこなって縮小図形Rとする。こ
の図形Rは初期の図形PとQとを併合して見られた図形
である。縮小処理は線分端点の座標データをkづ′−X
軸、Y軸共に加算しておこなう。
第6図は上記に説明した本発明のフローチャート図で、
磁気テープ(M、T ) lに納められた図形データを
計算機の中央処理装置に出力して、中央処理装置内でバ
ッファメモリを利用して、上記した拡大処理2.併合処
理3.縮小処理手を順次におこなって校正データが再び
磁気テープ5に収納される。
磁気テープ(M、T ) lに納められた図形データを
計算機の中央処理装置に出力して、中央処理装置内でバ
ッファメモリを利用して、上記した拡大処理2.併合処
理3.縮小処理手を順次におこなって校正データが再び
磁気テープ5に収納される。
(f)発明の効果
以上の実施例から明らかなように、本発明は従半法のよ
うに図形データを比較照合し、検査する必要のない処理
方法であるから、処理時間が短縮され計算機の効率的利
用がはかれるものである。
うに図形データを比較照合し、検査する必要のない処理
方法であるから、処理時間が短縮され計算機の効率的利
用がはかれるものである。
第1図(a)〜(0)は図形処理の問題点を示す図形、
第2ないし第5図は本発明にか\る一実施例の処理順図
形、第6図は本発明のフローチャー1・図である。 図中、A、B、C,P、 Q、、Rは図形、王ゾl Q
+R′は拡大図形、Sはすきま、Lは指定寸法、l。 bは磁気テープ、2は拡大処理、3は併合処理、4は縮
小処理を示す。 第1図 第2閃 第3図 第5図 425−
第2ないし第5図は本発明にか\る一実施例の処理順図
形、第6図は本発明のフローチャー1・図である。 図中、A、B、C,P、 Q、、Rは図形、王ゾl Q
+R′は拡大図形、Sはすきま、Lは指定寸法、l。 bは磁気テープ、2は拡大処理、3は併合処理、4は縮
小処理を示す。 第1図 第2閃 第3図 第5図 425−
Claims (1)
- 複数の入力図形のそれぞれの外周に指定寸法の図形を重
ね合わせて一つの併合図形とし、該併合で縮小すること
を特徴とする図形処理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57131406A JPS5922160A (ja) | 1982-07-27 | 1982-07-27 | 図形処理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57131406A JPS5922160A (ja) | 1982-07-27 | 1982-07-27 | 図形処理方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5922160A true JPS5922160A (ja) | 1984-02-04 |
Family
ID=15057223
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57131406A Pending JPS5922160A (ja) | 1982-07-27 | 1982-07-27 | 図形処理方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5922160A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6184780A (ja) * | 1984-10-02 | 1986-04-30 | Mitsubishi Electric Corp | 画面作成装置 |
FR2588399A1 (fr) * | 1985-10-07 | 1987-04-10 | Canon Kk | Procede et systeme de conversion de motifs delimites |
JPH03186972A (ja) * | 1989-12-15 | 1991-08-14 | Fujitsu Ltd | Lsi自動設計システムの図形処理方法 |
US5365599A (en) * | 1985-10-07 | 1994-11-15 | Canon Kabushiki Kaisha | Method and system of converting delineative pattern |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4861030A (ja) * | 1971-12-03 | 1973-08-27 | ||
JPS5714964A (en) * | 1980-06-30 | 1982-01-26 | Fujitsu Ltd | Pattern processor |
-
1982
- 1982-07-27 JP JP57131406A patent/JPS5922160A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4861030A (ja) * | 1971-12-03 | 1973-08-27 | ||
JPS5714964A (en) * | 1980-06-30 | 1982-01-26 | Fujitsu Ltd | Pattern processor |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6184780A (ja) * | 1984-10-02 | 1986-04-30 | Mitsubishi Electric Corp | 画面作成装置 |
FR2588399A1 (fr) * | 1985-10-07 | 1987-04-10 | Canon Kk | Procede et systeme de conversion de motifs delimites |
US5365599A (en) * | 1985-10-07 | 1994-11-15 | Canon Kabushiki Kaisha | Method and system of converting delineative pattern |
JPH03186972A (ja) * | 1989-12-15 | 1991-08-14 | Fujitsu Ltd | Lsi自動設計システムの図形処理方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2651199B2 (ja) | マスク又はレチクル用パターン自動検証装置 | |
JPS5922160A (ja) | 図形処理方法 | |
US6321173B1 (en) | System and method for efficient verification of functional equivalence between design models | |
JP2805538B2 (ja) | 印刷配線板の接続検証装置 | |
JP2858551B2 (ja) | 布線検査データ作成方法 | |
JPH01291378A (ja) | 半導体集積回路のマスクパターンデータのコンパクション装置 | |
JPH08221460A (ja) | 回路シミュレーション方法および配線間容量抽出装置 | |
JPH01277781A (ja) | 集積回路試験装置 | |
JPH05249651A (ja) | データ処理方法 | |
JPH10283390A (ja) | データ圧縮方法 | |
JP2567985B2 (ja) | ディジタル回路のパス自動選択方法及びディジタル回路のパス自動選択装置 | |
JP2658857B2 (ja) | 等価故障抽出方法及び装置 | |
JP3184123B2 (ja) | Lsi配線装置 | |
JPH0683906A (ja) | レイアウト検証方法及びその装置 | |
JPH1031691A (ja) | マスクパターンデータのレイアウト検証装置 | |
JPH04344979A (ja) | パターンレイアウト検証装置 | |
JPH10294374A (ja) | Cadデータの変換方法 | |
JP2858437B2 (ja) | パターン寸法修正方法 | |
JP2914025B2 (ja) | Lsiの自動配置配線処理方法 | |
JP3247455B2 (ja) | 集積回路マスクパターンの検証装置 | |
JPH01130279A (ja) | マスクパターンの配線容量算出方法 | |
JPH05189519A (ja) | 図形演算処理装置 | |
JP2007057849A (ja) | パターン検査方法、露光用マスク、およびパターン検査プログラム | |
JPH07282100A (ja) | 荷電ビーム描画データ作成方法 | |
JPH04191739A (ja) | フォトマスク製造装置 |