JP3184123B2 - Ｌｓｉ配線装置 - Google Patents
Ｌｓｉ配線装置Info
- Publication number
- JP3184123B2 JP3184123B2 JP20196197A JP20196197A JP3184123B2 JP 3184123 B2 JP3184123 B2 JP 3184123B2 JP 20196197 A JP20196197 A JP 20196197A JP 20196197 A JP20196197 A JP 20196197A JP 3184123 B2 JP3184123 B2 JP 3184123B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- data
- grid
- width
- rectangular data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、ＬＳＩ（Ｌａｒｇ
ｅ Ｓｃａｌｅｄ Ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕ
ｉｔ：大規模集積回路）配線装置に関する。
ｅ Ｓｃａｌｅｄ Ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕ
ｉｔ：大規模集積回路）配線装置に関する。
【０００２】
【従来の技術】現在、ＬＳＩのレイアウト設計は大規模
化が進み、人手による設計ではなくコンピュータにおい
て自動配線プログラムを使用することにより作成されて
いる。従来のレイアウト設計においては、図６において
示すように、配線処理部１０５は、記憶部１０１から読
み込まれたブロックの端子情報データ、記憶部１０２か
ら読み込まれたブロック内の配線禁止情報データ、記憶
部１０３から読み込まれたレイアウト情報データおよび
記憶部１０４から読み込まれた回路情報データに基づ
き、レイアウトにおける配線を行う。
化が進み、人手による設計ではなくコンピュータにおい
て自動配線プログラムを使用することにより作成されて
いる。従来のレイアウト設計においては、図６において
示すように、配線処理部１０５は、記憶部１０１から読
み込まれたブロックの端子情報データ、記憶部１０２か
ら読み込まれたブロック内の配線禁止情報データ、記憶
部１０３から読み込まれたレイアウト情報データおよび
記憶部１０４から読み込まれた回路情報データに基づ
き、レイアウトにおける配線を行う。
【０００３】配線方法としては、所定の領域を設定し、
この指定された配線間隔を考慮しながら配線経路を決定
するグリッドレス配線法がある。また、他の配線方法と
しては、配線層の幅や配線と配線の間隔を考慮した、所
定の間隔を有する配線格子（以下、グリッドとする）を
設定し、この配線格子上て配線経路を決定するグリッド
配線法がある。
この指定された配線間隔を考慮しながら配線経路を決定
するグリッドレス配線法がある。また、他の配線方法と
しては、配線層の幅や配線と配線の間隔を考慮した、所
定の間隔を有する配線格子（以下、グリッドとする）を
設定し、この配線格子上て配線経路を決定するグリッド
配線法がある。
【０００４】グリッド配線法は、グリッドレス配線法に
対して配線経路が配線格子上に限定されているため、配
線処理が簡単で、かつ高速処理が可能であるという利点
がある。そのため、配線方法としては、グリッド配線法
が用いられ、ＬＳＩのレイアウトが作成されることが多
い。
対して配線経路が配線格子上に限定されているため、配
線処理が簡単で、かつ高速処理が可能であるという利点
がある。そのため、配線方法としては、グリッド配線法
が用いられ、ＬＳＩのレイアウトが作成されることが多
い。
【０００５】グリッド配線法による配線経路の判定方法
は、グリッドの交点上（以下、グリッド交点とする）
に、端子や配線禁止情報の有無を確認しながら配線して
いる。そのため、端子および配線禁止情報となる中間配
線は、グリッド上に引く必要がある。
は、グリッドの交点上（以下、グリッド交点とする）
に、端子や配線禁止情報の有無を確認しながら配線して
いる。そのため、端子および配線禁止情報となる中間配
線は、グリッド上に引く必要がある。
【０００６】しかし、論理回路内での配線と配線との最
小間隔は、グリット間隔に対して狭い。そのため、最小
配線間隔において作成した高集積論理回路の場合には、
必ずしも配線禁止情報がグリッドに乗らないことが生じ
る。そのため、グリッド配線法のグリッド交点での判定
では、認識できずに配線をしてしまい、ショートおよび
間隔エラーが発生する。
小間隔は、グリット間隔に対して狭い。そのため、最小
配線間隔において作成した高集積論理回路の場合には、
必ずしも配線禁止情報がグリッドに乗らないことが生じ
る。そのため、グリッド配線法のグリッド交点での判定
では、認識できずに配線をしてしまい、ショートおよび
間隔エラーが発生する。
【０００７】
【発明が解決しようとする課題】上述した従来の技術に
対して、グリッド交点上にない配線禁止情報も認識し、
かつ、自動配線プログラムで発生した配線は、グリッド
上に配線する対応策がある。この方法を用いることによ
り、レイアウトは、グリッド交点上に無い配線禁止情報
が存在しても、間題無く配線される。
対して、グリッド交点上にない配線禁止情報も認識し、
かつ、自動配線プログラムで発生した配線は、グリッド
上に配線する対応策がある。この方法を用いることによ
り、レイアウトは、グリッド交点上に無い配線禁止情報
が存在しても、間題無く配線される。
【０００８】しかし、この方法は、回路全体の禁止領域
の座標を常に記憶しておく必要があり、また、配線禁止
情報の形状が複雑なため、座標の認識時間にかなりの長
時問を要する。そのため、グリッド配線法の長所である
高速化において、上述された方法は、大きな影響を与え
る問題を有する。
の座標を常に記憶しておく必要があり、また、配線禁止
情報の形状が複雑なため、座標の認識時間にかなりの長
時問を要する。そのため、グリッド配線法の長所である
高速化において、上述された方法は、大きな影響を与え
る問題を有する。
【０００９】本発明はこのような背景の下になされたも
ので、グリッド上に無い配線禁止情報が存在しても、グ
リッド交点の判定のみによりグリッド配線ができる自動
配線装置を提供する事にある。
ので、グリッド上に無い配線禁止情報が存在しても、グ
リッド交点の判定のみによりグリッド配線ができる自動
配線装置を提供する事にある。
【００１０】
【課題を解決するための手段】請求項１記載の発明は、
少なくとも回路を構成する機能ブロックの端子情報、こ
の機能ブロック内における配線禁止情報、レイアウト情
報および回路情報を読み込み、読み込まれたこれらの情
報に基づき配線を行うＬＳＩ配線装置において、前記レ
イアウト情報が有する配線格子データに基づき前記ブロ
ック内に配線格子を生成する第一の生成手段と、前記レ
イアウト情報が有するデザインルールデータに基づき前
記ブロック内における配線格子交点を中心とした矩形デ
ータを生成する第二の生成手段と、この生成された矩形
データ群のうち前記配線禁止情報との重なりを有する矩
形データの抽出を行う抽出手段と、この抽出された複数
の矩形データのＯＲ演算を行う演算手段とを具備し、前
記矩形データのオア処理および矩形データの幅を細らせ
る細らせ処理により生成された新配線禁止情報と、前記
端子情報とを用いて自動配線することを特徴とする。
少なくとも回路を構成する機能ブロックの端子情報、こ
の機能ブロック内における配線禁止情報、レイアウト情
報および回路情報を読み込み、読み込まれたこれらの情
報に基づき配線を行うＬＳＩ配線装置において、前記レ
イアウト情報が有する配線格子データに基づき前記ブロ
ック内に配線格子を生成する第一の生成手段と、前記レ
イアウト情報が有するデザインルールデータに基づき前
記ブロック内における配線格子交点を中心とした矩形デ
ータを生成する第二の生成手段と、この生成された矩形
データ群のうち前記配線禁止情報との重なりを有する矩
形データの抽出を行う抽出手段と、この抽出された複数
の矩形データのＯＲ演算を行う演算手段とを具備し、前
記矩形データのオア処理および矩形データの幅を細らせ
る細らせ処理により生成された新配線禁止情報と、前記
端子情報とを用いて自動配線することを特徴とする。
【００１１】
【００１２】請求項２記載の発明は、請求項１記載のＬ
ＳＩ配線装置において、前記ブロック内の配線格子交点
の全てに前記矩形データを生成し、前記配線禁止情報と
の重なりを持つ矩形データの抽出およびオア処理を行う
ことを特徴とする。
ＳＩ配線装置において、前記ブロック内の配線格子交点
の全てに前記矩形データを生成し、前記配線禁止情報と
の重なりを持つ矩形データの抽出およびオア処理を行う
ことを特徴とする。
【００１３】請求項３記載の発明は、請求項１記載のＬ
ＳＩ配線装置において、前記ブロック内の配線格子の交
点毎に前記矩形データの生成および前記配線禁止情報と
の重なりを持つかおよび持たないかのいずれかの判定を
行う判定手段を具備し、前記新配線禁止情報の生成は、
この判定手段の判定結果が重なりを持った場合、前記抽
出手段により重なりを持った矩形データの抽出を全ブロ
ック内配線格子交点に対して行い、抽出された矩形デー
タのオア処理により行われることを特徴。
ＳＩ配線装置において、前記ブロック内の配線格子の交
点毎に前記矩形データの生成および前記配線禁止情報と
の重なりを持つかおよび持たないかのいずれかの判定を
行う判定手段を具備し、前記新配線禁止情報の生成は、
この判定手段の判定結果が重なりを持った場合、前記抽
出手段により重なりを持った矩形データの抽出を全ブロ
ック内配線格子交点に対して行い、抽出された矩形デー
タのオア処理により行われることを特徴。
【００１４】請求項４記載の発明は、請求項１または請
求項２に記載のＬＳＩ配線装置において、前記デザイン
ルールに規定された配線幅と配線間隔の２倍の値との和
が前記配線格子の幅より大きい場合、前記矩形データの
幅は、前記配線幅と配線間隔の２倍との和とし、前記デ
ザインルールに規定された配線幅と配線間隔の２倍の値
との和が前記配線格子の幅より小さい場合、前記矩形デ
ータの幅は、前記配線格子の幅とすることを特徴とす
る。
求項２に記載のＬＳＩ配線装置において、前記デザイン
ルールに規定された配線幅と配線間隔の２倍の値との和
が前記配線格子の幅より大きい場合、前記矩形データの
幅は、前記配線幅と配線間隔の２倍との和とし、前記デ
ザインルールに規定された配線幅と配線間隔の２倍の値
との和が前記配線格子の幅より小さい場合、前記矩形デ
ータの幅は、前記配線格子の幅とすることを特徴とす
る。
【００１５】請求項５記載の発明は、請求項４記載のＬ
ＳＩ配線装置において、前記矩形データの幅の決定を、
Ｘ軸方向とＹ軸方向との両方向について行うことを特徴
とする。
ＳＩ配線装置において、前記矩形データの幅の決定を、
Ｘ軸方向とＹ軸方向との両方向について行うことを特徴
とする。
【００１６】請求項６記載の発明は、請求項１ないし請
求項５いずれかに記載のＬＳＩ配線装置において、前記
新配線禁止情報は、前記配線禁止情報との重なりを持つ
矩形データの抽出およびオア処理を行なった後に、細ら
せ処理を行なうことを特徴とする。
求項５いずれかに記載のＬＳＩ配線装置において、前記
新配線禁止情報は、前記配線禁止情報との重なりを持つ
矩形データの抽出およびオア処理を行なった後に、細ら
せ処理を行なうことを特徴とする。
【００１７】請求項７記載の発明は、請求項６記載のＬ
ＳＩ配線装置において、前記細らせ処理における矩形デ
ータの細らせる量を、前記デザインルールに規定される
配線間隔とすることを特徴とする。
ＳＩ配線装置において、前記細らせ処理における矩形デ
ータの細らせる量を、前記デザインルールに規定される
配線間隔とすることを特徴とする。
【００１８】
【発明の実施の形態】以下、図面を参照して本発明の実
施形態について説明する。図１は本発明の一実施形態に
よるＬＳＩ配線装置の構成を示すブロック図である。こ
の図において、１は変換処理部であり、記憶部２に記憶
されているレイアウト情報の格子データおよびデザイン
ルールデータに基づき、ブロック内の記憶部３に記憶さ
れている配線禁止情報データを新配線禁止情報データへ
変換する。また、変換処理部１は、この変換された新配
線禁止情報データを記憶部６へ書き込む。
施形態について説明する。図１は本発明の一実施形態に
よるＬＳＩ配線装置の構成を示すブロック図である。こ
の図において、１は変換処理部であり、記憶部２に記憶
されているレイアウト情報の格子データおよびデザイン
ルールデータに基づき、ブロック内の記憶部３に記憶さ
れている配線禁止情報データを新配線禁止情報データへ
変換する。また、変換処理部１は、この変換された新配
線禁止情報データを記憶部６へ書き込む。
【００１９】７は配線処理部であり、記憶部２に記憶さ
れているレイアウト情報データ、記憶部４に記憶されて
いる端子情報データ、記憶部５に記憶されている回路情
報データおよび記憶部６に記憶されている新配線禁止情
報データに基づき、ＬＳＩの配線を行う。
れているレイアウト情報データ、記憶部４に記憶されて
いる端子情報データ、記憶部５に記憶されている回路情
報データおよび記憶部６に記憶されている新配線禁止情
報データに基づき、ＬＳＩの配線を行う。
【００２０】次に、図２、図３および図４を参照し、変
換処理部１（図１参照）における配線禁止情報の変換を
詳細に説明する。図２は、配線禁止情報の変換をおこな
う変換処理部１（図１参照）の構成を示すブロック図で
ある。この図において、１０は矩形データ群生成部であ
り、グリッド交点上に矩形データ群を生成する。
換処理部１（図１参照）における配線禁止情報の変換を
詳細に説明する。図２は、配線禁止情報の変換をおこな
う変換処理部１（図１参照）の構成を示すブロック図で
ある。この図において、１０は矩形データ群生成部であ
り、グリッド交点上に矩形データ群を生成する。
【００２１】１１は矩形データ抽出部であり、矩形デー
タ群の一矩形と配線禁止情報との重なりを持った矩形デ
ータの抽出を行なう。１２はＯＲ処理部であり、矩形デ
ータ抽出部により抽出された矩形データを重ね合わるオ
ア処理を行なう。１３は細らせ処理部であり、ＯＲ処理
部１２において生成された矩形データ周辺のグリッド交
点に、デザインルールの最小配線間隔を満たす様に前記
矩形データの細らせ処理を行なう
タ群の一矩形と配線禁止情報との重なりを持った矩形デ
ータの抽出を行なう。１２はＯＲ処理部であり、矩形デ
ータ抽出部により抽出された矩形データを重ね合わるオ
ア処理を行なう。１３は細らせ処理部であり、ＯＲ処理
部１２において生成された矩形データ周辺のグリッド交
点に、デザインルールの最小配線間隔を満たす様に前記
矩形データの細らせ処理を行なう
【００２２】まず、矩形データ群生成部１０は、グリッ
ド交点上において矩形データ群を生成する。そして、矩
形データ抽出部１１は、矩形データ群生成部１０により
生成された矩形データ群の一矩形と記憶部３に記憶され
ている配線禁止情報データとの重なりを持った矩形デー
タの抽出を行なう。
ド交点上において矩形データ群を生成する。そして、矩
形データ抽出部１１は、矩形データ群生成部１０により
生成された矩形データ群の一矩形と記憶部３に記憶され
ている配線禁止情報データとの重なりを持った矩形デー
タの抽出を行なう。
【００２３】次に、ＯＲ処理部１２は、矩形データ抽出
部１１により抽出された矩形データを重ねるオア処理を
行なう。その結果、細らせ処理部１３は、前ＯＲ処理に
おいて生成された矩形周辺のグリッド交点に、デザイン
ルールの最小配線間隔を満たす様に該矩形の細らせ処理
を行ない、新配線禁止情報データを生成する。そして、
細らせ処理部１３は、この新配線禁止情報データを記憶
部６へ書き込む。
部１１により抽出された矩形データを重ねるオア処理を
行なう。その結果、細らせ処理部１３は、前ＯＲ処理に
おいて生成された矩形周辺のグリッド交点に、デザイン
ルールの最小配線間隔を満たす様に該矩形の細らせ処理
を行ない、新配線禁止情報データを生成する。そして、
細らせ処理部１３は、この新配線禁止情報データを記憶
部６へ書き込む。
【００２４】次に、配線処理部７は、記憶部６から新配
線禁止情報データを読みだし、記憶部４から端子情報デ
ータを読み出す。そして、配線処理部７は、新配線禁止
情報データと端子情報データとに基づき配線処理を実行
する。また、細らせ処理部１３における細らせ処理は、
後の部分修正の時等に新配線情報データと他のデータと
のＤＲＣ（デザインルールチェック）に用いるために行
なう。
線禁止情報データを読みだし、記憶部４から端子情報デ
ータを読み出す。そして、配線処理部７は、新配線禁止
情報データと端子情報データとに基づき配線処理を実行
する。また、細らせ処理部１３における細らせ処理は、
後の部分修正の時等に新配線情報データと他のデータと
のＤＲＣ（デザインルールチェック）に用いるために行
なう。
【００２５】次に、図３は、図２における矩形データ群
生成部１０の構成を示したものである。まず、グリッド
交点算出部２０は、記憶部２１に記憶されている論理回
路のサイズデータから、この論理回路が有する全グリッ
ド交点データを算出する。２２は記憶部であり、グリッ
ド交点算出部２０により算出される全グリッド交点デー
タ群が記憶される。
生成部１０の構成を示したものである。まず、グリッド
交点算出部２０は、記憶部２１に記憶されている論理回
路のサイズデータから、この論理回路が有する全グリッ
ド交点データを算出する。２２は記憶部であり、グリッ
ド交点算出部２０により算出される全グリッド交点デー
タ群が記憶される。
【００２６】２３は雛型矩形データ作成部であり、雛型
矩形データを作成し、記憶部２４へ書き込む。２５は雛
型矩形データ配置部であり、記憶部２２に記憶されてい
る全グリッド交点データと記憶部２４に記憶されている
雛型矩形データとから各グリッド交点上の矩形データを
作成する。
矩形データを作成し、記憶部２４へ書き込む。２５は雛
型矩形データ配置部であり、記憶部２２に記憶されてい
る全グリッド交点データと記憶部２４に記憶されている
雛型矩形データとから各グリッド交点上の矩形データを
作成する。
【００２７】また、雛型矩形データ配置部２５は、上記
において求められた各グリッド交点上の矩形データを記
憶部２６へ書き込む。
において求められた各グリッド交点上の矩形データを記
憶部２６へ書き込む。
【００２８】次に、図３を用いて上述した矩形データ群
生成部１０の動作を説明する。雛形矩形データ作成部２
３は、雛形矩形データを生成し、記憶部２４へ書き込
む。同時に、グリッド交点算出部２０は、記憶部２１に
記憶されている論理回路サイズデータに基づき全グリッ
ド交点データを算出し、記憶部２２へ書き込む。この全
グリッド交点データは、領域Ｈに示されるセル枠Ｂにお
けるグリッド交点の配置データである。
生成部１０の動作を説明する。雛形矩形データ作成部２
３は、雛形矩形データを生成し、記憶部２４へ書き込
む。同時に、グリッド交点算出部２０は、記憶部２１に
記憶されている論理回路サイズデータに基づき全グリッ
ド交点データを算出し、記憶部２２へ書き込む。この全
グリッド交点データは、領域Ｈに示されるセル枠Ｂにお
けるグリッド交点の配置データである。
【００２９】そして、雛型矩形データ配置部２５は、記
憶部２２に記憶されている全グリッド交点データ群のう
ちの１グリッド交点に記憶部２４に記憶されている雛型
矩形データを配置する処理を全グリット交点について実
行する。これにより、雛型矩形データ配置部２５は、各
グリッド交点上の矩形デ一タ群を生成し、これを記憶部
２６へ書き込む。この各グリッド交点上の矩形データ
は、領域Ｉに示されるセル枠Ｂにおけるグリッド交点に
配置された矩形データＣの配置データである。
憶部２２に記憶されている全グリッド交点データ群のう
ちの１グリッド交点に記憶部２４に記憶されている雛型
矩形データを配置する処理を全グリット交点について実
行する。これにより、雛型矩形データ配置部２５は、各
グリッド交点上の矩形デ一タ群を生成し、これを記憶部
２６へ書き込む。この各グリッド交点上の矩形データ
は、領域Ｉに示されるセル枠Ｂにおけるグリッド交点に
配置された矩形データＣの配置データである。
【００３０】また、この時、配線禁止情報との重なりを
持つ矩形データの抽出処理によっては、矩形データ各々
に異なる層を割り当てることも考えられる。
持つ矩形データの抽出処理によっては、矩形データ各々
に異なる層を割り当てることも考えられる。
【００３１】図４は、図３における雛型矩形データ作成
部２３の動作のフローチャートを示したものてある。ス
テップ１において、雛型矩形データ生成部２３は、グリ
ッド幅と、配線幅と最小配線間隔を入カデータとし、Ｘ
軸のグリッド幅と、配線幅と最小配線間隔の２倍を合算
した値の大小を比較する。
部２３の動作のフローチャートを示したものてある。ス
テップ１において、雛型矩形データ生成部２３は、グリ
ッド幅と、配線幅と最小配線間隔を入カデータとし、Ｘ
軸のグリッド幅と、配線幅と最小配線間隔の２倍を合算
した値の大小を比較する。
【００３２】次に、ステップＳ２において、雛型矩形デ
ータ生成部２３は、自身で作成される離型矩形データの
Ｘ方向の幅を、デザインルールに規定された配線幅と最
小配線間隔の２倍との和が前記配線格子の幅（グリッド
間隔）より大きい場合、該配線幅と配線間隔の２倍との
和とし、ステップＳ３へ処理を進める。
ータ生成部２３は、自身で作成される離型矩形データの
Ｘ方向の幅を、デザインルールに規定された配線幅と最
小配線間隔の２倍との和が前記配線格子の幅（グリッド
間隔）より大きい場合、該配線幅と配線間隔の２倍との
和とし、ステップＳ３へ処理を進める。
【００３３】次に、ステップＳ３において、雛型矩形デ
ータ生成部２３は、ステップＳ２における処理と同様の
処理をＹ軸のグリッド幅についても行い、雛型矩形デー
タ１または雛型矩形データ２を作成する。ここで、雛型
矩形データ１は、領域Ｊに示す配線幅の値と最小配線間
隔を２倍した値とを加算して求めた幅Ｘ１および配線幅
の値と最小配線間隔を２倍した値とを加算して求めた幅
Ｙ１の矩形データである。また、雛型矩形データ２は、
領域Ｋに示す配線幅の値と最小配線間隔を２倍した値と
を加算して求めた幅Ｘ１およびグリッド間隔の値の幅Ｙ
２の矩形データである。
ータ生成部２３は、ステップＳ２における処理と同様の
処理をＹ軸のグリッド幅についても行い、雛型矩形デー
タ１または雛型矩形データ２を作成する。ここで、雛型
矩形データ１は、領域Ｊに示す配線幅の値と最小配線間
隔を２倍した値とを加算して求めた幅Ｘ１および配線幅
の値と最小配線間隔を２倍した値とを加算して求めた幅
Ｙ１の矩形データである。また、雛型矩形データ２は、
領域Ｋに示す配線幅の値と最小配線間隔を２倍した値と
を加算して求めた幅Ｘ１およびグリッド間隔の値の幅Ｙ
２の矩形データである。
【００３４】また、ステップＳ２において、雛型矩形デ
ータ生成部２３は、自身で作成される離型矩形データの
Ｘ方向の幅を、デザインルールに規定された配線幅と最
小配線間隔の２倍との和が前記配線格子の幅より小さい
場合、前記配線格子の幅としステップＳ４へ処理を進め
る。
ータ生成部２３は、自身で作成される離型矩形データの
Ｘ方向の幅を、デザインルールに規定された配線幅と最
小配線間隔の２倍との和が前記配線格子の幅より小さい
場合、前記配線格子の幅としステップＳ４へ処理を進め
る。
【００３５】次に、ステップＳ４において、雛型矩形デ
ータ生成部２３は、ステップＳ２における処理と同様の
処理をＹ軸のグリッド幅についても行い、雛型矩形デー
タ３または雛型矩形データ４を作成する。ここで、雛型
矩形データ３は、領域Ｌに示すグリッド間隔の値の幅Ｘ
２および配線幅の値と最小配線間隔を２倍した値とを加
算して求めた幅Ｙ１の矩形データである。また、雛型矩
形データ４は、領域Ｍに示すグリッド間隔の値の幅Ｘ２
およびグリッド間隔の値の幅Ｙ２の矩形データである。
ータ生成部２３は、ステップＳ２における処理と同様の
処理をＹ軸のグリッド幅についても行い、雛型矩形デー
タ３または雛型矩形データ４を作成する。ここで、雛型
矩形データ３は、領域Ｌに示すグリッド間隔の値の幅Ｘ
２および配線幅の値と最小配線間隔を２倍した値とを加
算して求めた幅Ｙ１の矩形データである。また、雛型矩
形データ４は、領域Ｍに示すグリッド間隔の値の幅Ｘ２
およびグリッド間隔の値の幅Ｙ２の矩形データである。
【００３６】次に、図５を参照し、配線禁止情報の変換
の第二の実施形態による図１における変換処理部１を詳
細に説明する。図５は、配線禁止情報の変換を行う第二
の実施形態による変換処理部１の構成を示すブロック図
である。まず、図４で説明したように、雛型矩形データ
作成部２３は、雛型矩形データを作成する。また、図３
で説明したように、グリッド交点算出部２０は、記憶部
２１に記憶されている論理回路サイズデータから全グリ
ッド交点データ群を生成し、これを記憶部２２へ書き込
む。
の第二の実施形態による図１における変換処理部１を詳
細に説明する。図５は、配線禁止情報の変換を行う第二
の実施形態による変換処理部１の構成を示すブロック図
である。まず、図４で説明したように、雛型矩形データ
作成部２３は、雛型矩形データを作成する。また、図３
で説明したように、グリッド交点算出部２０は、記憶部
２１に記憶されている論理回路サイズデータから全グリ
ッド交点データ群を生成し、これを記憶部２２へ書き込
む。
【００３７】そして、矩形データ配置部３０は、記憶部
２２に記憶されているグリッド交点データ群から１グリ
ッド交点データを抜き出し、雛型矩形データ作成部２３
において生成された雛型矩形データを置く処理を行な
う。
２２に記憶されているグリッド交点データ群から１グリ
ッド交点データを抜き出し、雛型矩形データ作成部２３
において生成された雛型矩形データを置く処理を行な
う。
【００３８】次に、矩形データ抽出部３１は、記憶部３
に記憶されている配線禁止情報データとの重なりを持つ
グリッドに配置された雛形矩形データの抽出を行う。そ
して、判定部３２は、全てのグリッドデータについての
処理が終了したかどうかの確認を行う。その結果、終了
していない場合に判定部３２は、矩形データ配置部３０
及び矩形データ抽出部３１の処理を繰り返し行わせる。
に記憶されている配線禁止情報データとの重なりを持つ
グリッドに配置された雛形矩形データの抽出を行う。そ
して、判定部３２は、全てのグリッドデータについての
処理が終了したかどうかの確認を行う。その結果、終了
していない場合に判定部３２は、矩形データ配置部３０
及び矩形データ抽出部３１の処理を繰り返し行わせる。
【００３９】そして、判定部３２は、全ての矩形データ
に対する矩形データ抽出部３１の処理が終了した後、Ｏ
Ｒ処理部１２の処理が開始され、これより以降の処理は
第一の実施形態と同様である。
に対する矩形データ抽出部３１の処理が終了した後、Ｏ
Ｒ処理部１２の処理が開始され、これより以降の処理は
第一の実施形態と同様である。
【００４０】上述したように、グリッド上に無い配線禁
止情報の近傍のグリッド交点で、配線が通過不可能な交
点に対して、配線禁止情報をグリッド交点上にのせるこ
とにより、グリッド交点でのデータの有無の確認のみで
配線ができ、配線禁止情報の認識時間が削減される。
止情報の近傍のグリッド交点で、配線が通過不可能な交
点に対して、配線禁止情報をグリッド交点上にのせるこ
とにより、グリッド交点でのデータの有無の確認のみで
配線ができ、配線禁止情報の認識時間が削減される。
【００４１】
【発明の効果】以上説明したように、本発明のＬＳＩ配
線装置は、グリッド上に無く、近傍のグリッド交点を配
線が通過する事が不可能な配線情報をグリッド交点に乗
せることにより、交点のみの判定により自動配線が実行
できる。グリッド交点のみの認識時間とオフグリッドの
認識時間とでは、ＬＳＩの集積度およびＬＳＩチップの
サイズにより認識時間に違いが出るが、１チップレベル
の試行において４時間から６時間の違いがあり、その時
間差分、本発明は、高速化が実現できる効果がある。
線装置は、グリッド上に無く、近傍のグリッド交点を配
線が通過する事が不可能な配線情報をグリッド交点に乗
せることにより、交点のみの判定により自動配線が実行
できる。グリッド交点のみの認識時間とオフグリッドの
認識時間とでは、ＬＳＩの集積度およびＬＳＩチップの
サイズにより認識時間に違いが出るが、１チップレベル
の試行において４時間から６時間の違いがあり、その時
間差分、本発明は、高速化が実現できる効果がある。
【図１】 本発明の一実施形態によるＬＳＩ配線装置の
構成を示すブロック図である。
構成を示すブロック図である。
【図２】 本発明の一実施形態によるＬＳＩ配線装置の
構成を示すブロック図である。
構成を示すブロック図である。
【図３】 図２の矩形データ群８の生成フローチャート
図。
図。
【図４】 図３の雛型矩形データ作成ステップ１５のフ
ローチャート図。
ローチャート図。
【図５】 本発明のもう一つの実施例である、自動配線
方法のフローチャート図。
方法のフローチャート図。
【図６】 従来の自動配線方法のフローチャートを示す
図である。
図である。
【符号の説明】 １ 変換処理部 ２、３、４、５、６ 記憶部 ７ 配線処理部 １０ 矩形データ郡生成部 １１ 矩形データ抽出部 １２ ＯＲ処理部 １３ 細らせ処理部 ２０ グリッド交点算出部 ２１、２２、２４ 記憶部 ２３ 雛型矩形データ作成部 Ａ グリッド交点 Ｂ セル枠 Ｃ 矩形データ Ｈ、Ｉ、Ｊ、Ｋ、Ｌ、Ｍ 領域 Ｘ１、Ｘ２、Ｙ１、Ｙ２ 幅
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/82,27/118
Claims (7)
- 【請求項１】 少なくとも回路を構成する機能ブロック
の端子情報、この機能ブロック内における配線禁止情
報、レイアウト情報および回路情報を読み込み、読み込
まれたこれらの情報に基づき配線を行うＬＳＩ配線装置
において、前記レイアウト情報が有する配線格子データに基づき前
記ブロック内に配線格子を生成する第一の生成手段と、 前記レイアウト情報が有するデザインルールデータに基
づき前記ブロック内における配線格子交点を中心とした
矩形データを生成する第二の生成手段と、 この生成された矩形データ群のうち前記配線禁止情報と
の重なりを有する矩形データの抽出を行う抽出手段と、 この抽出された複数の矩形データのＯＲ演算を行う演算
手段と、 を具備し、 前記矩形データのオア処理および矩形データの幅を細ら
せる細らせ処理により生成された新配線禁止情報と、前
記端子情報とを用いて自動配線することを 特徴とするＬ
ＳＩ配線装置。 - 【請求項２】 前記ブロック内の配線格子交点の全てに
前記矩形データを生成し、前記配線禁止情報との重なり
を持つ矩形データの抽出およびオア処理を行うことを特
徴とする請求項１記載のＬＳＩ配線装置。 - 【請求項３】 前記ブロック内の配線格子の交点毎に前
記矩形データの生成および前記配線禁止情報との重なり
を持つかおよび持たないかのいずれかの判定を行う判定
手段を具備し、 前記新配線禁止情報の生成は、この判定手段の判定結果
が重なりを持った場合、前記抽出手段により重なりを持
った矩形データの抽出を全ブロック内配線格子交点に対
して行い、抽出された矩形データのオア処理により行わ
れることを特徴とする請求項１記載のＬＳＩ配線装置。 - 【請求項４】 前記デザインルールに規定された配線幅
と配線間隔の２倍の値との和が前記配線格子の幅より大
きい場合、前記矩形データの幅は、前記配線幅と配線間
隔の２倍との和とし、 前記デザインルールに規定された配線幅と配線間隔の２
倍の値との和が前記配線格子の幅より小さい場合、前記
矩形データの幅は、前記配線格子の幅とすることを特徴
とする請求項１または請求項２に記載のＬＳＩ配線装
置。 - 【請求項５】 前記矩形データの幅の決定を、Ｘ軸方向
とＹ軸方向との両方向について行うことを特徴とする請
求項４記載のしＳＩ配線装置。 - 【請求項６】 前記新配線禁止情報は、前記配線禁止情
報との重なりを持つ矩形データの抽出およびオア処理を
行なった後に、細らせ処理を行なうことを特徴とする請
求項１ないし請求項５いずれかに記載のＬＳＩ配線装
置。 - 【請求項７】 前記細らせ処理における矩形データの細
らせる量を、前記デザインルールに規定される配線間隔
とすることを特徴とする請求項６記載のＬＳＩ配線装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20196197A JP3184123B2 (ja) | 1997-07-28 | 1997-07-28 | Ｌｓｉ配線装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20196197A JP3184123B2 (ja) | 1997-07-28 | 1997-07-28 | Ｌｓｉ配線装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1145941A JPH1145941A (ja) | 1999-02-16 |
| JP3184123B2 true JP3184123B2 (ja) | 2001-07-09 |
Family
ID=16449642
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20196197A Expired - Fee Related JP3184123B2 (ja) | 1997-07-28 | 1997-07-28 | Ｌｓｉ配線装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3184123B2 (ja) |
-
1997
- 1997-07-28 JP JP20196197A patent/JP3184123B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1145941A (ja) | 1999-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5341310A (en) | Wiring layout design method and system for integrated circuits | |
| US6775796B2 (en) | Creation of memory array bitmaps using logical to physical server | |
| JPH10116911A (ja) | 半導体集積回路の再レイアウト方法及び半導体集積回路の再レイアウトプログラムを記録した媒体 | |
| KR100216691B1 (ko) | 레이아웃 입력장치 및 방법과 레이아웃 검증장치 및 방법 | |
| JP3184123B2 (ja) | Ｌｓｉ配線装置 | |
| JP3227056B2 (ja) | 図形処理方法及び図形処理装置 | |
| US7370303B2 (en) | Method for determining the arrangement of contact areas on the active top side of a semiconductor chip | |
| KR100273497B1 (ko) | Lsi 레이아웃용 셀 계층 검증방법 및 장치 | |
| JP3174523B2 (ja) | レイアウト入力装置および方法、ならびにレイアウト検証装置および方法 | |
| US6226775B1 (en) | Semiconductor integrated circuit designing method of an interconnection thereof and recording medium in which the method is recorded for empty area | |
| JP3019032B2 (ja) | 半導体集積回路のレイアウトデータにおけるデザインルールチェック方法および該方法を実施するための装置 | |
| JPH0677323A (ja) | 自動レイアウトシステム | |
| JP3132554B2 (ja) | 半導体装置の自動レイアウト設計方法および装置 | |
| JP2790876B2 (ja) | 半導体装置の製造方法 | |
| JP3117908B2 (ja) | ガードリング設計装置 | |
| JP2009302179A (ja) | 半導体集積回路のレイアウトシステム及び方法 | |
| JP3398710B2 (ja) | 汎用メモリマクロ化処理装置及び汎用メモリマクロ化処理方法 | |
| JP3641063B2 (ja) | マクロライブラリ生成装置 | |
| JP3816280B2 (ja) | レイアウトエディタ装置及びレイアウト方法 | |
| JP2715931B2 (ja) | 半導体集積回路設計支援方法 | |
| JP2766922B2 (ja) | メモリ設計装置 | |
| JPH1031691A (ja) | マスクパターンデータのレイアウト検証装置 | |
| JP2995906B2 (ja) | プリント配線板配置処理装置 | |
| Mital | An automatic circuit extractor from a photomicrograph of integrated circuits | |
| JP2000258893A (ja) | 配線マスクパターンデータ作成方法及び装置、並びに該パターンデータ作成プログラムを記録した記録媒体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010403 |
|
| LAPS | Cancellation because of no payment of annual fees |