JP3064066B2 - Icパターン設計システム - Google Patents

Icパターン設計システム

Info

Publication number
JP3064066B2
JP3064066B2 JP3300836A JP30083691A JP3064066B2 JP 3064066 B2 JP3064066 B2 JP 3064066B2 JP 3300836 A JP3300836 A JP 3300836A JP 30083691 A JP30083691 A JP 30083691A JP 3064066 B2 JP3064066 B2 JP 3064066B2
Authority
JP
Japan
Prior art keywords
frame side
functional block
display device
coordinates
design system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3300836A
Other languages
English (en)
Other versions
JPH05143683A (ja
Inventor
孝明 滝井
浩 本多
一善 脇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP3300836A priority Critical patent/JP3064066B2/ja
Publication of JPH05143683A publication Critical patent/JPH05143683A/ja
Application granted granted Critical
Publication of JP3064066B2 publication Critical patent/JP3064066B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は集積回路のレイアウトパ
ターンを作成するためのICパターン設計システムに関
する。
【0002】
【従来の技術】現在、コンピュータを用いた設計システ
ムとして、いわゆるCAD(ComputerAided Design)シ
ステムが各種分野で盛んに利用され、必要不可欠なもの
となりつつある。周知のように、このCADシステム
は、ディスプレイ装置等の可視的な機器を介して設計者
がコンピュータとコミュニケーションを行いながら設計
を行うもので、これにより設計行程のかなりの部分を自
動化することができる。
【0003】このCADは、半導体分野においても例外
でなく必要不可欠なものとなっている。特に、集積回路
(以下、ICと呼ぶ。)のレイアウトパターンを作成す
る際には、限られた面積の半導体チップ内に所要の機能
を盛り込まなければならないこと、あるいは所要の機能
を可能な限り小さなスペース内に納めなければならない
ことという厳格な要求が存在するため、これをクリアす
べく従来多くの試行錯誤が行われていた。
【0004】ここで、従来から行われている設計手法に
ついて簡単に説明する。通常、ICのレイアウトパター
ン設計は、フロアプランニング、及び各機能ブロック内
パターン設計、及びその合わせ込みの3ステップに分け
て行われる。フロアプランニングは、ICのレイアウト
パターン設計における最も初期のステップであり、半導
体チップ内に各機能ブロックをレイアウトする行程をい
う。ここで、機能ブロックとは、IC全体としての機能
をいくつかのブロックに分割したそれぞれをいい、例え
ば、入出力ブロック、増幅ブロック、制御ブロック等の
ブロックをいう。
【0005】フロアプランニングのステップでは、最初
にチップ面積が決定されることが多く、この限られた面
積のチップ内に必要な機能ブロックをレイアウトしなけ
ればならない。
【0006】一方、各機能ブロックの機能を実現させる
ために必要なゲート等の素子数はそれぞれ決まっている
ため、個々の機能ブロックの面積にも制限があり、あま
りに小さくすることはできない。
【0007】すなわち、上限面積の定まっているチップ
内に、それぞれ下限面積の定まっている機能ブロックを
必要な数だけレイアウトしなければならない。このた
め、所要の面積を一定に保ったまま、機能ブロック間に
無駄スペースが残らないよう各機能ブロックの図形形状
を修正するという最適化作業が必要となる。
【0008】従って、設計者は、機能ブロック形状の最
適化を行うに際しその面積を常に把握する必要があり、
このため、機能ブロックを構成する2つの枠辺の長さを
求める必要が生じる。また、各機能ブロックについて、
ある程度縦横のバランスを考慮する必要もあるため、こ
の場合にも枠辺の長さを知る必要が生じる。
【0009】このような場合、従来は、次のような方法
で枠辺の長さを求めていた。
【0010】(i) 点の座標を求めるコマンドで枠辺の両
端点の座標を求め、電卓等でこれらの間の距離を求め
る。
【0011】(ii)2点間の長さを求めるコマンドで、枠
辺の両端点をそれぞれ指定してその長さを求める。
【0012】
【発明が解決しようとする課題】しかしながら、上記し
た(1)の方法では、2点の座標を求めた後の距離計算
が手計算によるため、手間がかかるとともに誤りを生じ
やすいという問題があった。また(2)の方法では、2
点の座標をそれぞれ指定しなければならず、手間がかか
るという問題があった。
【0013】従って、上記問題点を解決しなければなら
ないという課題がある。
【0014】この発明は、係る課題を解決するためにな
されたもので、所望の枠辺の長さを極めて簡単な操作で
しかも正確に表示することができるICパターン設計シ
ステムを得ることを目的とする。
【0015】
【課題を解決するための手段】この発明に係るICパタ
ーン設計システムは、ディスプレイ装置を用い、各々が
ゲート等の素子群から構成され所定の機能を有する複数
の機能ブロックを規定面積の半導体チップ内に配置する
ための対話型の設計システムであって、(i) ディスプレ
イ装置画面上に表示された機能ブロック群の指定された
枠辺の両端の座標を抽出する座標抽出手段と、(ii)この
座標抽出手段により抽出された座標間の距離を演算する
演算手段と、(iii) この演算手段により演算された値を
枠辺選択手段により選択された枠辺の長さとして表示す
る表示手段とを有するものである。
【0016】
【作用】この発明に係るICパターン設計システムで
は、画面上に表示された機能ブロックのうちの所望の枠
辺を指定するのみで、その長さが自動演算され、表示さ
れることとなる。
【0017】
【実施例】以下実施例につき本発明を詳細に説明する。
【0018】図1は、本発明の一実施例におけるICパ
ターン設計システムの概要を表わしたものである。この
システムには、演算部11及び演算結果を一時的に格納
するためのバッファメモリ12を備えた制御部13が設
けられている。この制御部13には、マウス14及びキ
ーボード15等の入力装置が接続され、またディスプレ
イ制御部16を介してディスプレイ装置17が接続され
ている。マウス14はディスプレイ装置17の画面上の
グラフィックカーソルの移動や、所望の座標位置の指定
に用いられる。
【0019】ディスプレイ装置17の画面上には、図3
に示すようなICパターン設計図面が表示されるように
なっている。この図で、斜線を施した部分21等は、入
出力端子を示している。また、白抜きの矩形ブロック2
3等は、それぞれが所定の機能を有する機能ブロックを
表わしている。
【0020】また、制御部13には、メインメモリ18
及び固定ディスク装置19が接続されている。固定ディ
スク装置19には、システムの動作に必要な各種の制御
プログラムやディスクが格納され、起動時もしくは必要
に応じてメインメモリ18上へロードされるようになっ
ている。メインメモリ18のビデオRAM領域には、デ
ィスプレイ装置17上に表示されている図形データがテ
ーブル形式で格納されるようになっている。
【0021】以上のような構成のICパターン設計シス
テムの動作を図2とともに説明する。図4は、図3にお
ける機能ブロックA、B及びその周辺を拡大して表わし
たものである。この図で、機能ブロックAは縦寸法が
“50”、横寸法が“20”であるとして説明する。
【0022】マウス14を操作してグラフィックカーソ
ル22を機能ブロックAの枠辺23−1上に移動し、マ
ウスのクリックボタン(図示せず)を押すと、制御部1
3はメインメモリ18上に設けられた図形データテーブ
ルの該当データを選択状態にするとともに、図5に示す
ように、ディスプレイ制御部16を制御して選択された
枠辺23−1を太線表示する。同様にして枠辺23−2
〜23−4を選択することにより、図6に示すように、
機能ブロックAのすべての枠辺が太線表示され、選択状
態となる(ステップS101)。
【0023】ここで、所定の選択終了キーを押すと、制
御部13は、メインメモリ18上の選択された枠辺23
−1のデータを取り出し(ステップS102)、その両
端座標を抽出する(ステップS103)。演算部11
は、抽出された座標から両座標間の距離を算出し(ステ
ップS104)、この値をバッファメモリ12に格納す
る。
【0024】制御部13は、バッファメモリ12に格納
された値をディスプレイ制御部16に転送する。これに
より、図7に示すように、ディスプレイ装置17の画面
上、枠辺23−1に沿って機能ブロックの枠内又は枠外
の位置に枠辺23−1の長さ“50”が表示される(ス
テップS105)。
【0025】同様にして、枠辺23−2〜23−4につ
いてもそれぞれの長さが演算され、選択状態にあるすべ
ての枠辺についての処理が終了するまで(ステップS1
06;Y)、順次表示が行われる。これにより、図8に
示すように、機能ブロックAの各枠辺23−1〜23−
4についての長さ表示が終了する。
【0026】なお、本実施例では、長さ表示する枠辺を
1つずつ選択するようにしたが、この他例えば、図9に
示すように、対象となる機能ブロックAの外部の座標2
5と座標26を指定し、これらを対角線とするラバーバ
ンド表示領域27で囲まれる4つの枠辺23−1〜23
−4を一括して指定するようにしてもよい。
【0027】
【発明の効果】以上説明したように、本発明によれば、
画面上に表示された機能ブロックの枠辺を指定するだけ
で、その長さを自動演算し表示することとしたので、設
計者は機能ブロックの大きさを容易に把握することがで
きる。従って、ICパターンのフロアプランニングを極
めて効率よく行うことができるという効果がある。ま
た、設計者の手計算が不要となるため、計算ミスがなく
なるという効果もある。
【図面の簡単な説明】
【図1】本発明の一実施例におけるICパターン設計シ
ステムの概略構成図である。
【図2】このシステムの動作を説明するための流れ図で
ある。
【図3】このICパターン設計システムのディスプレイ
装置上に表示された機能ブロックパターンの一例を示す
説明図である。
【図4】図3の機能ブロックパターンの一部を拡大した
拡大図である。
【図5】対象となる機能ブロックの1つの枠辺が選択さ
れた状態を示す説明図である。
【図6】対象となる機能ブロックのすべての枠辺が選択
された状態を示す説明図である。
【図7】対象となる機能ブロックの1つの枠辺の長さ表
示が行われた状態を示す説明図である。
【図8】対象となる機能ブロックのすべての枠辺の長さ
が表示された状態を示す説明図である。
【図9】機能ブロックの枠辺の一括指定方法を説明する
ための説明図である。
【符号の説明】
11 演算部 12 バッファメモリ 13 制御部 14 マウス 15 キーボード 16 ディスプレイ制御部 17 ディスプレイ装置 18 メインメモリ
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平5−135135(JP,A) (58)調査した分野(Int.Cl.7,DB名) G06F 17/50 H01L 21/82

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】 ディスプレイ装置を用い、各々がゲート
    等の素子群から構成され所定の機能を有する複数の機能
    ブロックを規定面積の半導体チップ内に配置するための
    対話型の設計システムであって、 前記ディスプレイ装置画面上に表示された機能ブロック
    群の指定された枠辺の両端の座標を抽出する座標抽出手
    段と、 この座標抽出手段により抽出された座標間の距離を演算
    する演算手段と、 この演算手段により演算された値を前記枠辺選択手段に
    より選択された枠辺の長さとして表示する表示手段とを
    具備することを特徴とするICパターン設計システム。
JP3300836A 1991-11-15 1991-11-15 Icパターン設計システム Expired - Fee Related JP3064066B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3300836A JP3064066B2 (ja) 1991-11-15 1991-11-15 Icパターン設計システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3300836A JP3064066B2 (ja) 1991-11-15 1991-11-15 Icパターン設計システム

Publications (2)

Publication Number Publication Date
JPH05143683A JPH05143683A (ja) 1993-06-11
JP3064066B2 true JP3064066B2 (ja) 2000-07-12

Family

ID=17889701

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3300836A Expired - Fee Related JP3064066B2 (ja) 1991-11-15 1991-11-15 Icパターン設計システム

Country Status (1)

Country Link
JP (1) JP3064066B2 (ja)

Also Published As

Publication number Publication date
JPH05143683A (ja) 1993-06-11

Similar Documents

Publication Publication Date Title
JP3800524B2 (ja) 表示制御方法、これを用いたプログラム及び情報処理装置
US7546569B2 (en) Automatic trace determination method
JP3064066B2 (ja) Icパターン設計システム
JP2868666B2 (ja) 任意の線に沿って組版する電子組版装置
JP2958178B2 (ja) Icパターン設計システム
JP3096112B2 (ja) Icパターン設計システム
JP2727512B2 (ja) Icパターン設計装置
JP3240170B2 (ja) Icパターン設計システム
JP2785751B2 (ja) 部品番号整列方法
JPS63155260A (ja) コンピユ−タによる表の編集方法
JP3117908B2 (ja) ガードリング設計装置
US6526540B1 (en) Flip chip trace library generator
JP2757851B2 (ja) 半導体集積回路のフロアプラン演算装置
JPH11204651A (ja) フロアプラン装置
JP3216226B2 (ja) 図形エディタ装置
JP4071546B2 (ja) 半導体装置の回路設計支援装置およびレイアウト変更方法
JP2531388B2 (ja) デ―タ処理装置
JP2619246B2 (ja) 土木測量図の自動作図方法
JPS61131025A (ja) グラフイツクデイスプレイ装置の図形入力方式
JP2002163323A (ja) パタ−ンレイアウト方法、パターンレイアウト装置およびパターンレイアウトプログラムを記憶した媒体
JP3123720B2 (ja) プログラマブルコントローラのプログラミング方法及びプログラミング装置
JP3079232B2 (ja) セル配置領域作成方法
JP2852163B2 (ja) 情報表示制御装置
JPH10335469A (ja) パタンデータ表示装置とその方法
JPH01274276A (ja) 自動配線機能付レイアウトエディタ

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees