JPH01274276A - 自動配線機能付レイアウトエディタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 鼠粟！Δ机叩外Ｊ この発明は集積回路のマスクパターンを自動設計するレ
イアウトエディタに関する。

従来の技術 この種のレイアウトエディタは、半導体集積回路のマス
クパターンの設計に用いられるもので、各種ゲート、カ
ウンタなどの機能ブロックを示すデータとの配線規則等
をＲＡＭなどの記憶装置にデータベースとして書き込ん
でおき、所定の入力データに応じて機能ブロックの配置
と配線とを合わせたレイアウトをＣＲＴなどの表示画面
に表示するものである。

従来のレイアウトエディタでは配線を行う場合、その配
線が折れ曲がる点の座標を入力する必要があり、また、
配線領域が必要な場合、ブロック移動を行う必要がある
が、ブロックとそれに接続する配線が独立しているため
、ブロックの移動に伴う配線の修正を行う必要があり、
配線ミスが多く、作業に時間を要した。

一般に集積回路のマスクパターン設計は、素子あるいは
機能ブロックの配置およびそれらの間を結ぶ信号線の配
線といった作業を行うが、このうちの配線の作業という
のが非常に手間がかかり、間違いが多い。また、上記の
作業を完全に自動的に行った場合、配置および配線を行
うための接続情報が必要であり、加えて素子あるいはブ
ロックの配置が設計者の意図したものと異なる場合も生
じるという問題がある。

発明が解決すべき課題 上述したように、従来のレイアウトエディタにおいては
、集積回路のマスクパターン設計において、素子間ある
いは機能ごとに分けられたブロック間の配線を行うのは
非常に手間がかかり、また、間違いの発生しやすい作業
であり、また、設計者のへ図と異なるレイアウトになる
場合もある。この発明はこの問題を解決し、配線および
配線領域の発生を自動的に行うことによって、配線誤り
が少なく、設計者の意図する配置で不要配線領域のない
マスクパターンを作成できるレイアウトエディタを提供
することを目的とする。

課題を解決する手段 上述の目的を達成するために、この発明はｌデツプ上に
配置しようとする複数の機能ブロックの配置位置を操作
者の還択によって指示する配置位置入力手段と、配置位
置入力手段で指示された配置位置に各機能ブロックを表
示する表示装置と、各機能ブロック間で相互に接続すべ
き点の座標位置を入力する接続点入力手段と、接続点入
力手段で指定された２点間に配線を表示するように、上
記表示装置を制御する配線表示制御手段とを備え、配線
が機能ブロックと重複するときは上記配置位置入力手段
で所定の機能ブロックを移動することを特徴とする。

聚籠剋 以下にこの発明の一実施例を図面とともに説明する。

第１図において、■はレイアウトエディタ、２は所望の
機能ブロックや配線すべき端子の座標位置等を入力する
テンキーや文字キー等を備えた入力装置、３は中央処理
装置で、入力装置２から入力される機能ブロック名やそ
の配置座標等のデータに対応して、所望のデータをＲＡ
Ｍ４から読み出してそのデータに基づいて得られる機能
ブロックや配線パターンのレイアウトをＣＲＴを用いた
表示装置５の表示画面に表示させる。

ＲＡＭ４には、アンドゲート、オアゲート９カウンタそ
の他種々の機能ブロックを表わすデータ、配線の線間間
隔、太さなどの配線規則を表わすデータがデータベー゛
スとして記憶されており、ＣＰＵ３の指令により随時読
み出して、レイアウトパターンを決定する。

以下に実際の作業手順に従った操作および動作について
説明する。

まず、第２図に示すように、素子あるいはブロックｂｌ
ないしｂ４を入力装置２から入力すると、ＣＰＵ３は入
力されたデータを読み出して各ブロックを表示装置５の
画面上に第２図に示すように配置する。配置位置は操作
を行う設計者が入力装置から指示する。この初期配置で
は配線に必要な領域は考える必要はなく、できるだけ詰
めて配置することができる。

次に、配線を行うがこれは接続すべき２点Ｐ１とＰ２を
入力装置２から第３図に示すように指示すれば、配線Ｉ
Ｏはできるだけ最短距離になるようにＲＡ　Ｍ　４内の
配線規則にしたがって行われる。

その時に必要になる配線領域は、ＣＰＵ３が配線１０と
ブロックｂ２の交差を判断して、配線規則をＲＡＭ４か
ら読み出して交差が生じない位置をＣＰＵ３で演算し、
その位置までブロックｂ２を第６図のように移動させる
。自動的にブロックｂ２とそのブロックｂ２に接続する
すべての配線を移動することによって作られる。

ブロックの移動はたとえば第４図に示すように、ブロッ
クｂｌとｂ２との間とｂ２とｂ４との間に所定の間隔が
乏しいときは、たとえば第５図に示すようにブロックｂ
２を配線の所定ピッチ分をまず上方に移動し、次にブロ
ックｂ２を第６図に示すように横方向へ移動させる。

この移動量はＲＡＭ４に記憶されている配線規則をＣＰ
Ｕ３が読むことにより決定する。

また、ブロックの移動については、そのプロッりに接続
する配線の他端（移動されるブロックに接続しない側）
の接続状態によっては、第７図（イ）と（ロ）に示すよ
うに、新しい配線ＩＩを発生したり、不要な配線１２を
第８図（イ）と（ロ）に示すように除去することによっ
て、どのような状態であっても移動ができるようになっ
ている。もし、２以上の配線が交差するときは、多層配
線を行うことは云うまでもない。

なお、表示装置５に形成されたレイアウトパターンに基
づいて公知の方法により、所望の回路構成を有するマス
クパターンが作られる。

発明の効果 以上詳述したように、この発明はレイアウトエディタに
おいて、各機能ブロックの配置は設計者が指定するよう
にしたから、設計者の意図に相違するレイアウトが形成
されることは防止され、また、配線端子を指定すること
により端子間配線を自動的に形成するようにしたから配
線誤りの発生を防止することができる。

【図面の簡単な説明】

第１図はこの発明の一実施例を示すブロック図、第２図
ないし第６図は本発明に係るレイアウトパターンの作成
過程の一例を示す図、第７図（イ）。 （ロ）は新しい配線の形成過程の一例を示す図、第８図
（イ）、（ロ）は不要な配線を消去する過程の一例を示
す図である。 ■・・・レイアウトパターンエディタ、２・・・入力装
置、３・・・ｃｐｕ、４・・・ＲＡＭ、５・・・表示装
置。 特許出願人　　株式会社　リコー 代理人　弁理士　前出　葆はか１名 第１　図 第２図　　　　　　　　第３図 第８図（ロ）

Claims (1)

【特許請求の範囲】
1. （１）１チップ上に配置しようとする複数の機能ブロッ
   クの配置位置を操作者の選択によって指示する配置位置
   入力手段と、配置位置入力手段で指示された配置位置に
   各機能ブロックを表示する表示装置と、 各機能ブロック間で相互に接続すべき点の座標位置を入
   力する接続点入力手段と、 接続点入力手段で指定された２点間に配線を表示するよ
   うに、上記表示装置を制御する配線表示制御手段と、 を備え、配線が機能ブロックと重複するときは上記配置
   位置入力手段で所定の機能ブロックを移動することを特
   徴とする自動配線機能付レイアウトエディタ。