JPH06309400A - 回路図検証装置 - Google Patents
回路図検証装置Info
- Publication number
- JPH06309400A JPH06309400A JP5122055A JP12205593A JPH06309400A JP H06309400 A JPH06309400 A JP H06309400A JP 5122055 A JP5122055 A JP 5122055A JP 12205593 A JP12205593 A JP 12205593A JP H06309400 A JPH06309400 A JP H06309400A
- Authority
- JP
- Japan
- Prior art keywords
- circuit diagram
- simulation
- capacitance
- polarity
- diagram data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 誤動作するＩＣ（集積回路）の製造を事前に
防止することができる回路図検証装置を得ることを目的
とする。 【構成】 シミュレーション用ネットリスト抽出装置３
は入力回路図データからシミュレーション用ネットリス
トを抽出し、容量情報抽出装置５、回路シミュレーショ
ン装置７はシミュレーション用ネットリストを用いて容
量情報の抽出、シミュレーションをそれぞれ実行し、容
量極性判定装置９は各実行結果から回路図データ上の誤
った容量極性を判定し、回路図自動修正装置１０は誤っ
た容量極性がある場合に入力回路図データの自動修正を
行う。
防止することができる回路図検証装置を得ることを目的
とする。 【構成】 シミュレーション用ネットリスト抽出装置３
は入力回路図データからシミュレーション用ネットリス
トを抽出し、容量情報抽出装置５、回路シミュレーショ
ン装置７はシミュレーション用ネットリストを用いて容
量情報の抽出、シミュレーションをそれぞれ実行し、容
量極性判定装置９は各実行結果から回路図データ上の誤
った容量極性を判定し、回路図自動修正装置１０は誤っ
た容量極性がある場合に入力回路図データの自動修正を
行う。
Description
【０００１】
【産業上の利用分野】この発明は、例えば集積回路等の
回路図を検証する回路図検証装置に関するものである。
回路図を検証する回路図検証装置に関するものである。
【０００２】
【従来の技術】図８は従来の回路図検証装置の構成を示
すブロック図であり、図において、８１は回路図を入力
する回路図入力装置、８１ａは回路図を表示するディス
プレイ、８１ｂは文字およびコマンド等の情報を入力す
るキーボード、８１ｃはディスプレイ８１ａ上のメニュ
ーや他の表示情報を選択するマウス、８２は回路図入力
装置８１により入力された回路図を記憶するメモリであ
る回路図データ記憶装置、８３は回路図データ記憶装置
８２に記憶された回路図データからシミュレーション用
ネットリストを抽出するシミュレーション用ネットリス
ト抽出装置、８５は抽出されたシミュレーション用ネッ
トリストを記憶するメモリであるシミュレーション用ネ
ットリスト記憶装置、８６はシミュレーション用ネット
リストに従ってシミュレーションによる回路の検証を行
う回路シミュレーション装置、８７は回路シミュレーシ
ョン装置８６によるシミュレーション結果を記憶するメ
モリであるシミュレーション結果記憶装置である。な
お、上記シミュレーション用ネットリスト抽出装置８
５、回路シミュレーション装置８６は、モジュールであ
る。
すブロック図であり、図において、８１は回路図を入力
する回路図入力装置、８１ａは回路図を表示するディス
プレイ、８１ｂは文字およびコマンド等の情報を入力す
るキーボード、８１ｃはディスプレイ８１ａ上のメニュ
ーや他の表示情報を選択するマウス、８２は回路図入力
装置８１により入力された回路図を記憶するメモリであ
る回路図データ記憶装置、８３は回路図データ記憶装置
８２に記憶された回路図データからシミュレーション用
ネットリストを抽出するシミュレーション用ネットリス
ト抽出装置、８５は抽出されたシミュレーション用ネッ
トリストを記憶するメモリであるシミュレーション用ネ
ットリスト記憶装置、８６はシミュレーション用ネット
リストに従ってシミュレーションによる回路の検証を行
う回路シミュレーション装置、８７は回路シミュレーシ
ョン装置８６によるシミュレーション結果を記憶するメ
モリであるシミュレーション結果記憶装置である。な
お、上記シミュレーション用ネットリスト抽出装置８
５、回路シミュレーション装置８６は、モジュールであ
る。
【０００３】次に動作について説明する。図９は従来例
による回路検証処理の流れを説明するフローチャートで
ある。図８に示された回路図検証装置では、まず回路図
入力装置８１により、例えばＣＡＤ（コンピュータ・エ
イディッド・デザイン）システムを用いた回路図データ
の作成、すなわち、回路図の入力が行われる（ステップ
ＳＴ９１）。この入力された回路図データは回路図デー
タ記憶装置８２に記憶される（ステップＳＴ９２）。次
にシミュレーション用ネットリスト抽出装置８３により
回路図データに基づくシミュレーション用ネットリスト
が抽出される（ステップＳＴ９３）。この抽出されたシ
ミュレーション用ネットリストはシミュレーション用ネ
ットリスト記憶装置８５に記憶される（ステップＳＴ９
４）。回路シミュレーション装置８６では、シミュレー
ション用ネットリストに基づくシミュレーションを行い
（ステップＳＴ９５）、そのシミュレーション結果を出
力するが、容量の極性をどちらに設定しても同様のシミ
ュレーション結果が得られる。この出力されたシミュレ
ーション結果は、シミュレーション結果記憶装置８７に
記憶される（ステップＳＴ９６）。
による回路検証処理の流れを説明するフローチャートで
ある。図８に示された回路図検証装置では、まず回路図
入力装置８１により、例えばＣＡＤ（コンピュータ・エ
イディッド・デザイン）システムを用いた回路図データ
の作成、すなわち、回路図の入力が行われる（ステップ
ＳＴ９１）。この入力された回路図データは回路図デー
タ記憶装置８２に記憶される（ステップＳＴ９２）。次
にシミュレーション用ネットリスト抽出装置８３により
回路図データに基づくシミュレーション用ネットリスト
が抽出される（ステップＳＴ９３）。この抽出されたシ
ミュレーション用ネットリストはシミュレーション用ネ
ットリスト記憶装置８５に記憶される（ステップＳＴ９
４）。回路シミュレーション装置８６では、シミュレー
ション用ネットリストに基づくシミュレーションを行い
（ステップＳＴ９５）、そのシミュレーション結果を出
力するが、容量の極性をどちらに設定しても同様のシミ
ュレーション結果が得られる。この出力されたシミュレ
ーション結果は、シミュレーション結果記憶装置８７に
記憶される（ステップＳＴ９６）。
【０００４】
【発明が解決しようとする課題】従来の回路図検証装置
は以上のように構成されているので、極性を誤った容量
素子の入力があっても、シミュレーション結果にエラー
が表示されないため、設計者自らが全容量素子の極性を
目視でチェックする必要がある。このチェックで極性の
誤入力が発見された場合には、回路図上の誤入力の箇所
を手作業で修正する必要がある。このような修正作業で
は、極性のチェック漏れや修正漏れが往々にして起こる
ので、設計者が望む所望の特性を得ることができない不
良品のＩＣ（集積回路）を製造するなどの問題点があっ
た。
は以上のように構成されているので、極性を誤った容量
素子の入力があっても、シミュレーション結果にエラー
が表示されないため、設計者自らが全容量素子の極性を
目視でチェックする必要がある。このチェックで極性の
誤入力が発見された場合には、回路図上の誤入力の箇所
を手作業で修正する必要がある。このような修正作業で
は、極性のチェック漏れや修正漏れが往々にして起こる
ので、設計者が望む所望の特性を得ることができない不
良品のＩＣ（集積回路）を製造するなどの問題点があっ
た。
【０００５】また従来の回路図検証装置では、回路図を
修正する場合に回転やミラー反転をコマンドを用いて実
行させていたので、設計者あるいはオペレータにとって
修正は非常に手間どる操作であると共に、修正抜けが往
々にして生じるなどの問題点があった。
修正する場合に回転やミラー反転をコマンドを用いて実
行させていたので、設計者あるいはオペレータにとって
修正は非常に手間どる操作であると共に、修正抜けが往
々にして生じるなどの問題点があった。
【０００６】請求項１の発明は上記のような問題点を解
消するためになされたもので、誤動作するＩＣの製造を
事前に防止することができる回路図検証装置を得ること
を目的とする。
消するためになされたもので、誤動作するＩＣの製造を
事前に防止することができる回路図検証装置を得ること
を目的とする。
【０００７】請求項２の発明は、人手による回路図修正
の手間が省けると共に、修正抜けをなくすことができる
回路図検証装置を得ることを目的とする。
の手間が省けると共に、修正抜けをなくすことができる
回路図検証装置を得ることを目的とする。
【０００８】
【課題を解決するための手段】請求項１の発明に係る回
路図検証装置は、回路図データに従って容量情報の抽出
および回路動作のシミュレーションを実行し、その実行
により得られた容量情報とシミュレーション結果とに従
って回路図データ上の誤った容量極性を判定する構成を
備えたものである。
路図検証装置は、回路図データに従って容量情報の抽出
および回路動作のシミュレーションを実行し、その実行
により得られた容量情報とシミュレーション結果とに従
って回路図データ上の誤った容量極性を判定する構成を
備えたものである。
【０００９】請求項２の発明に係る回路図検証装置は、
誤った容量極性に従って回路図データを修正する構成を
備えたものである。
誤った容量極性に従って回路図データを修正する構成を
備えたものである。
【００１０】
【作用】請求項１の発明における回路図検証装置は、回
路図データに従って容量情報の抽出および回路動作のシ
ミュレーションを実行し、その実行により得られた容量
情報とシミュレーション結果とに従って回路図データ上
の誤った容量極性を判定する構成を備えたことにより、
容量素子の極性入力ミスを自動的に発見することができ
る。
路図データに従って容量情報の抽出および回路動作のシ
ミュレーションを実行し、その実行により得られた容量
情報とシミュレーション結果とに従って回路図データ上
の誤った容量極性を判定する構成を備えたことにより、
容量素子の極性入力ミスを自動的に発見することができ
る。
【００１１】請求項２の発明における回路図検証装置
は、誤った容量極性に従って回路図データを修正する構
成を備えたことにより、容量素子の極性入力ミスのある
回路図データを自動的に修正することができる。
は、誤った容量極性に従って回路図データを修正する構
成を備えたことにより、容量素子の極性入力ミスのある
回路図データを自動的に修正することができる。
【００１２】
実施例１．以下、この発明の一実施例を図について説明
する。図１は請求項１の発明の一実施例による回路図検
証装置の構成を示すブロック図であり、図において、例
えば、１は前述の回路図入力装置８１と同様の構成を持
つ回路図入力装置、２は入力された回路図データを記憶
する回路図データ記憶装置、３は回路図データからシミ
ュレーション用ネットリストを抽出するシミュレーショ
ン用ネットリスト抽出装置、４は抽出されたシミュレー
ション用ネットリストを記憶するメモリであるシミュレ
ーション用ネットリスト記憶装置、５はシミュレーショ
ン用ネットリストからシンボルである容量素子のノード
番号と極性とを容量情報として抽出する容量情報抽出装
置（抽出手段）である。
する。図１は請求項１の発明の一実施例による回路図検
証装置の構成を示すブロック図であり、図において、例
えば、１は前述の回路図入力装置８１と同様の構成を持
つ回路図入力装置、２は入力された回路図データを記憶
する回路図データ記憶装置、３は回路図データからシミ
ュレーション用ネットリストを抽出するシミュレーショ
ン用ネットリスト抽出装置、４は抽出されたシミュレー
ション用ネットリストを記憶するメモリであるシミュレ
ーション用ネットリスト記憶装置、５はシミュレーショ
ン用ネットリストからシンボルである容量素子のノード
番号と極性とを容量情報として抽出する容量情報抽出装
置（抽出手段）である。
【００１３】６は抽出された容量情報を記憶する容量情
報記憶装置、７はシミュレーション用ネットリストに従
って回路のシミュレーションを行う回路シミュレーショ
ン装置（シミュレーション手段）、８はシミュレーショ
ン結果を記憶するメモリであるシミュレーション結果記
憶装置、９は容量情報とシミュレーション結果とに従っ
て容量素子の極性を判定する容量極性判定装置（判定手
段）、１０は容量極性が誤入力である場合、回路図上で
その誤入力の箇所を自動修正する回路図自動修正装置
（修正手段）である。なお、シミュレーション用ネット
リスト抽出装置３、容量情報抽出装置５、容量極性判定
装置９、回路図自動修正装置１０は、それぞれ個別のモ
ジュールである。
報記憶装置、７はシミュレーション用ネットリストに従
って回路のシミュレーションを行う回路シミュレーショ
ン装置（シミュレーション手段）、８はシミュレーショ
ン結果を記憶するメモリであるシミュレーション結果記
憶装置、９は容量情報とシミュレーション結果とに従っ
て容量素子の極性を判定する容量極性判定装置（判定手
段）、１０は容量極性が誤入力である場合、回路図上で
その誤入力の箇所を自動修正する回路図自動修正装置
（修正手段）である。なお、シミュレーション用ネット
リスト抽出装置３、容量情報抽出装置５、容量極性判定
装置９、回路図自動修正装置１０は、それぞれ個別のモ
ジュールである。
【００１４】次に動作について説明する。図２は実施例
１による容量素子抽出におけるデータを示す図であり、
図において、例えば４ａはシミュレーション用ネットリ
スト記憶装置４に記憶されたシミュレーション用ネット
リスト、４１は容量素子番号、４２は（＋）側ノード番
号、４３は（−）側ノード番号、４４は容量素子の素子
値、５ａは容量情報抽出にかかる容量情報抽出項目で、
容量情報抽出装置５で実行される項目である。６ａは容
量素子のノード番号と極性とを示す容量情報で、容量情
報記憶装置６に記憶される。図３は実施例１による容量
極性判定におけるデータを示す図であり、図において、
例えば８ａはノード番号とＤＣ電圧値とを対応させたシ
ミュレーション結果、９ａは容量極性判定にかかる容量
極性判定項目で、容量極性判定装置９で実行される項目
である。図４は実施例１による回路図自動修正における
データを示す図であり、図において、例えば２ａは回路
図の修正項目を示す配置情報で、回路図データ記憶装置
２に記憶される。１０ａは回路図修正項目２ａに基づく
回路図自動修正装置１０の実施項目、１１ａは配置情報
２ａを自動修正して得られた修正配置情報である。
１による容量素子抽出におけるデータを示す図であり、
図において、例えば４ａはシミュレーション用ネットリ
スト記憶装置４に記憶されたシミュレーション用ネット
リスト、４１は容量素子番号、４２は（＋）側ノード番
号、４３は（−）側ノード番号、４４は容量素子の素子
値、５ａは容量情報抽出にかかる容量情報抽出項目で、
容量情報抽出装置５で実行される項目である。６ａは容
量素子のノード番号と極性とを示す容量情報で、容量情
報記憶装置６に記憶される。図３は実施例１による容量
極性判定におけるデータを示す図であり、図において、
例えば８ａはノード番号とＤＣ電圧値とを対応させたシ
ミュレーション結果、９ａは容量極性判定にかかる容量
極性判定項目で、容量極性判定装置９で実行される項目
である。図４は実施例１による回路図自動修正における
データを示す図であり、図において、例えば２ａは回路
図の修正項目を示す配置情報で、回路図データ記憶装置
２に記憶される。１０ａは回路図修正項目２ａに基づく
回路図自動修正装置１０の実施項目、１１ａは配置情報
２ａを自動修正して得られた修正配置情報である。
【００１５】図５は実施例１による修正前の回路図デー
タにより作成された回路図を示す図であり、図６は修正
後の回路図データにより作成された回路図を示す図であ
る。図７は実施例１による回路検証処理の流れを説明す
るフローチヤートである。図１に示された回路図検証装
置では、回路図入力装置１により例えばＣＡＤシステム
を用いて回路図データが入力され（ステップＳＴ７
０）、回路図データ記憶装置２に記憶される（ステップ
ＳＴ７１）。回路図データ記憶装置２に記憶された回路
図データは、シミュレーション用ネットリスト抽出のた
め、シミュレーション用ネットリスト抽出装置３によ
り、例えばシミュレーション用ネットリスト４ａに変換
される（ステップＳＴ７２）。シミュレーション用ネッ
トリスト４ａは、シミュレーション用ネットリスト記憶
装置４に記憶されると（ステップＳＴ７３）、容量情報
抽出のために容量情報抽出装置５に入力される。
タにより作成された回路図を示す図であり、図６は修正
後の回路図データにより作成された回路図を示す図であ
る。図７は実施例１による回路検証処理の流れを説明す
るフローチヤートである。図１に示された回路図検証装
置では、回路図入力装置１により例えばＣＡＤシステム
を用いて回路図データが入力され（ステップＳＴ７
０）、回路図データ記憶装置２に記憶される（ステップ
ＳＴ７１）。回路図データ記憶装置２に記憶された回路
図データは、シミュレーション用ネットリスト抽出のた
め、シミュレーション用ネットリスト抽出装置３によ
り、例えばシミュレーション用ネットリスト４ａに変換
される（ステップＳＴ７２）。シミュレーション用ネッ
トリスト４ａは、シミュレーション用ネットリスト記憶
装置４に記憶されると（ステップＳＴ７３）、容量情報
抽出のために容量情報抽出装置５に入力される。
【００１６】容量情報抽出装置５では、容量情報抽出項
目５ａの項目に従って、入力されたシミュレーション用
ネットリスト４ａから素子番号４１の中で例えばＣで始
まるラインを抽出し、容量素子の素子番号４１、（＋）
側ノード番号４２、（−）側ノード番号４３が得られ
る。この抽出では、容量素子の素子番号とノード番号と
そのノード番号の極性が容量情報として得られる（ステ
ップＳＴ７４）。
目５ａの項目に従って、入力されたシミュレーション用
ネットリスト４ａから素子番号４１の中で例えばＣで始
まるラインを抽出し、容量素子の素子番号４１、（＋）
側ノード番号４２、（−）側ノード番号４３が得られ
る。この抽出では、容量素子の素子番号とノード番号と
そのノード番号の極性が容量情報として得られる（ステ
ップＳＴ７４）。
【００１７】図２に示された容量情報６ａの様に、回路
図データ記憶装置２に記憶されたすべての容量情報が抽
出された後、回路シミュレーション装置７では、シミュ
レーション用ネットリスト記憶装置４に記憶されたシミ
ュレーション用ネットリスト４ａを入力として、通常の
直流動作点解析が実行され、回路図データ記憶装置２に
記憶された回路図データの全ノード番号とＤＣ電圧値と
をシミュレーション結果８ａとして出力する（ステップ
ＳＴ７５）。このシミュレーション結果８ａはシミュレ
ーション結果記憶装置８に記憶される（ステップＳＴ７
６）。
図データ記憶装置２に記憶されたすべての容量情報が抽
出された後、回路シミュレーション装置７では、シミュ
レーション用ネットリスト記憶装置４に記憶されたシミ
ュレーション用ネットリスト４ａを入力として、通常の
直流動作点解析が実行され、回路図データ記憶装置２に
記憶された回路図データの全ノード番号とＤＣ電圧値と
をシミュレーション結果８ａとして出力する（ステップ
ＳＴ７５）。このシミュレーション結果８ａはシミュレ
ーション結果記憶装置８に記憶される（ステップＳＴ７
６）。
【００１８】次に、容量極性判定装置９では、容量情報
記憶装置６に記憶された容量情報６ａとシミュレーショ
ン結果記憶装置８に記憶されたシミュレーション結果８
ａとを入力として、例えば容量極性判定項目９ａに示さ
れるように、２ポイント（素子番号Ｃ１、Ｃ２）におい
て、それぞれノード番号のＤＣ電圧値が比較される。こ
の比較において、（＋）側ノード番号の電圧値が（−）
側ノード番号の電圧値より小さい場合に、極性に誤入力
ありという判定結果が出力され、また大きい場合には極
性に誤入力なしという判定結果が出力される（ステップ
ＳＴ７７、ＳＴ７８）。回路図自動修正装置１０では、
ステップＳＴ７７で極性に誤入力ありという判定結果が
出力された容量素子のみを自動修正対象としてセレクト
して、セレクトされた容量素子の配置情報２ａが入力さ
れる。
記憶装置６に記憶された容量情報６ａとシミュレーショ
ン結果記憶装置８に記憶されたシミュレーション結果８
ａとを入力として、例えば容量極性判定項目９ａに示さ
れるように、２ポイント（素子番号Ｃ１、Ｃ２）におい
て、それぞれノード番号のＤＣ電圧値が比較される。こ
の比較において、（＋）側ノード番号の電圧値が（−）
側ノード番号の電圧値より小さい場合に、極性に誤入力
ありという判定結果が出力され、また大きい場合には極
性に誤入力なしという判定結果が出力される（ステップ
ＳＴ７７、ＳＴ７８）。回路図自動修正装置１０では、
ステップＳＴ７７で極性に誤入力ありという判定結果が
出力された容量素子のみを自動修正対象としてセレクト
して、セレクトされた容量素子の配置情報２ａが入力さ
れる。
【００１９】そして回路図自動修正装置１０は実施項目
１０ａに従って回路図の自動修正を実行し、回路図デー
タ記憶装置２内のデータを修正する（ステップＳＴ７
９）。すなわち、配置情報２ａにおいて、回転情報が０
°および１８０°の場合、Ｙ軸対称でミラー反転が実行
され、あるいは、回転情報が９０°および２７０°の場
合、Ｘ軸対称でミラー反転が実行され、回路図データ中
の配置情報２ａは修正配置情報１１ａのように、自動修
正される。この自動修正により、例えば図５に示された
回路図は、図６に示された回路図に自動修正される。
１０ａに従って回路図の自動修正を実行し、回路図デー
タ記憶装置２内のデータを修正する（ステップＳＴ７
９）。すなわち、配置情報２ａにおいて、回転情報が０
°および１８０°の場合、Ｙ軸対称でミラー反転が実行
され、あるいは、回転情報が９０°および２７０°の場
合、Ｘ軸対称でミラー反転が実行され、回路図データ中
の配置情報２ａは修正配置情報１１ａのように、自動修
正される。この自動修正により、例えば図５に示された
回路図は、図６に示された回路図に自動修正される。
【００２０】このように、実施例１によれば、既存の回
路図検証装置に容量情報抽出と容量極性判定をそれぞれ
モジュールとして追加したので、既存の回路図検証装置
では発見できないような容量素子の極性入力ミスを自動
的に発見して、誤動作する不良品（ＩＣなど）の製造を
事前に防ぐことができる。また回路図上で極性入力ミス
が発見された箇所を自動修正するモジュールを追加した
ので、手作業で回路図修正をする手間を省くことができ
ると共に、人手による修正抜けもなくすことができ、こ
れも換言すれば、不良品の製造を防ぐことができる。
路図検証装置に容量情報抽出と容量極性判定をそれぞれ
モジュールとして追加したので、既存の回路図検証装置
では発見できないような容量素子の極性入力ミスを自動
的に発見して、誤動作する不良品（ＩＣなど）の製造を
事前に防ぐことができる。また回路図上で極性入力ミス
が発見された箇所を自動修正するモジュールを追加した
ので、手作業で回路図修正をする手間を省くことができ
ると共に、人手による修正抜けもなくすことができ、こ
れも換言すれば、不良品の製造を防ぐことができる。
【００２１】
【発明の効果】以上のように、請求項１の発明によれ
ば、回路図データに従って容量情報の抽出および回路動
作のシミュレーションを実行し、その実行により得られ
た容量情報とシミュレーション結果とに従って回路図デ
ータ上の誤った容量極性を判定する構成にしたので、容
量素子の極性入力ミスを自動的に発見することができ
る。従って、誤動作するＩＣの製造を事前に防止するこ
とができる回路図検証装置を得られる効果がある。
ば、回路図データに従って容量情報の抽出および回路動
作のシミュレーションを実行し、その実行により得られ
た容量情報とシミュレーション結果とに従って回路図デ
ータ上の誤った容量極性を判定する構成にしたので、容
量素子の極性入力ミスを自動的に発見することができ
る。従って、誤動作するＩＣの製造を事前に防止するこ
とができる回路図検証装置を得られる効果がある。
【００２２】請求項２の発明によれば、誤った容量極性
に従って回路図データを修正する構成にしたので、容量
素子の極性入力ミスのある回路図データを自動的に修正
することができる。従って、人手による回路図修正の手
間が省けると共に、修正抜けをなくすことができる回路
図検証装置を得られる効果がある。
に従って回路図データを修正する構成にしたので、容量
素子の極性入力ミスのある回路図データを自動的に修正
することができる。従って、人手による回路図修正の手
間が省けると共に、修正抜けをなくすことができる回路
図検証装置を得られる効果がある。
【図１】請求項１の発明の一実施例による回路図検証装
置の構成を示すブロック図である。
置の構成を示すブロック図である。
【図２】実施例１による容量素子抽出におけるデータを
示す図である。
示す図である。
【図３】実施例１による容量極性判定におけるデータを
示す図である。
示す図である。
【図４】実施例１による回路図自動修正におけるデータ
を示す図である。
を示す図である。
【図５】実施例１による修正前の回路図データにより作
成された回路図を示す図である。
成された回路図を示す図である。
【図６】修正後の回路図データにより作成された回路図
を示す図である。
を示す図である。
【図７】実施例１による回路検証処理の流れを説明する
フローチヤートである。
フローチヤートである。
【図８】従来の回路図検証装置の構成を示すブロック図
である。
である。
【図９】従来例による回路検証処理の流れを説明するフ
ローチャートである。
ローチャートである。
５ 容量情報抽出装置（抽出手段） ７ 回路シミュレーション装置（シミュレーション手
段） ９ 容量極性判定装置（判定手段） １０ 回路図自動修正装置（修正手段）
段） ９ 容量極性判定装置（判定手段） １０ 回路図自動修正装置（修正手段）
Claims (2)
- 【請求項１】 入力された回路図データに基づいて容量
情報を抽出する抽出手段と、前記入力された回路図デー
タに基づいて回路動作のシミュレーションを行うシミュ
レーション手段と、前記抽出手段により抽出された容量
情報と前記シミュレーション手段により得られたシミュ
レーション結果とに従って前記入力された回路図データ
における容量極性の正誤を判定する判定手段とを備えた
回路図検証装置。 - 【請求項２】 入力された回路図データに基づいて容量
情報を抽出する抽出手段と、前記入力された回路図デー
タに基づいて回路動作のシミュレーションを行うシミュ
レーション手段と、前記抽出手段により抽出された容量
情報と前記シミュレーション手段により得られたシミュ
レーション結果とに従って前記入力された回路図データ
における容量極性の正誤を判定する判定手段と、前記判
定手段判定により誤った容量極性がある場合、前記誤っ
た容量極性に従って前記回路図データを修正する修正手
段とを備えた回路図検証装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5122055A JPH06309400A (ja) | 1993-04-27 | 1993-04-27 | 回路図検証装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5122055A JPH06309400A (ja) | 1993-04-27 | 1993-04-27 | 回路図検証装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06309400A true JPH06309400A (ja) | 1994-11-04 |
Family
ID=14826505
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5122055A Pending JPH06309400A (ja) | 1993-04-27 | 1993-04-27 | 回路図検証装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06309400A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140216628A1 (en) * | 2013-02-01 | 2014-08-07 | Kronotec Ag | Wood material board hot-pressing device and operation process for such a device |
-
1993
- 1993-04-27 JP JP5122055A patent/JPH06309400A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140216628A1 (en) * | 2013-02-01 | 2014-08-07 | Kronotec Ag | Wood material board hot-pressing device and operation process for such a device |
| US9539738B2 (en) * | 2013-02-01 | 2017-01-10 | SWISS KRONO Tec AG | Wood material board hot-pressing device and operation process for such a device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1323369C (zh) | 图像识别装置和方法以及图像识别装置的示教装置和方法 | |
| JP4733577B2 (ja) | 帳票認識装置及び帳票認識プログラム | |
| JP5246066B2 (ja) | カテゴリ判定ルールの作成方法、装置およびコンピュータプログラム | |
| KR20190049330A (ko) | Uav를 이용한 태양광 패널 결함 검출 방법 및 장치 | |
| US20070011632A1 (en) | System and method for comparing two circuit designs | |
| JPH06309400A (ja) | 回路図検証装置 | |
| JP2002259186A (ja) | Ｔｒｅｅ構造型インデクスの整合性チェック処理方法およびプログラムおよび装置 | |
| KR20170133788A (ko) | 디지털 회로 오류 검증 방법 | |
| US7373623B2 (en) | Method and apparatus for locating circuit deviations | |
| JPH0561931A (ja) | シミユレーシヨン装置 | |
| JPH05274467A (ja) | データ入力装置 | |
| CN113111713B (zh) | 一种图像检测方法、装置、电子设备及存储介质 | |
| WO2022259910A1 (ja) | 情報処理装置、情報処理方法およびプログラム | |
| CN112100948B (zh) | 一种处理特定封装丝印位号的方法 | |
| JP2000155405A (ja) | フォトマスクデータ検証システム | |
| JP2682328B2 (ja) | シーケンサラダー回路の自動チェック装置 | |
| JPS63106870A (ja) | Ｌｓｉマスクパタ−ン設計装置 | |
| JP3147070B2 (ja) | 論理回路のテストパターン生成方法及びテストパターン生成プログラムを記録した機械読取り可能な記録媒体 | |
| JPH11238135A (ja) | イメージ認識方法およびイメージ認識装置 | |
| KR20220090154A (ko) | 전자 장비, 전자 장비를 동작시키는 프로그램의 함수 오류 판정 시스템 및 방법 | |
| JP2016053751A (ja) | 情報処理装置、情報処理方法及びプログラム | |
| JP2001176295A (ja) | 半導体メモリのリペア演算方法及びそのリペア演算処理装置 | |
| JPH0243682A (ja) | 回路デバッグ方式 | |
| JPH01251277A (ja) | 論理回路処理装置 | |
| JP2000181948A (ja) | 階層図面設計装置 |