CN103454570B - 电路布局的短路检测方法与电路布局的短路检测装置 - Google Patents
电路布局的短路检测方法与电路布局的短路检测装置 Download PDFInfo
- Publication number
- CN103454570B CN103454570B CN201210172076.3A CN201210172076A CN103454570B CN 103454570 B CN103454570 B CN 103454570B CN 201210172076 A CN201210172076 A CN 201210172076A CN 103454570 B CN103454570 B CN 103454570B
- Authority
- CN
- China
- Prior art keywords
- circuit
- short
- layout
- entity
- component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
- G01R31/281—Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
- G01R31/2812—Checking for open circuits or shorts, e.g. solder bridges; Testing conductivity, resistivity or impedance
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2115/00—Details relating to the type of the circuit
- G06F2115/12—Printed circuit boards [PCB] or multi-chip modules [MCM]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Abstract
一种电路布局的短路检测方法及电路布局的短路检测装置。该电路布局的短路检测方法包括:获得一电路布局,其中该电路布局包括多个元件;从该些元件中搜寻该电路布局上的至少一实体短路元件;调整该至少一实体短路元件,以使该至少一实体短路元件成为断路状态;检查该电路布局是否发生短路;以及将该至少一实体短路元件回复为在被调整之前的该至少一实体短路元件。藉此,本发明可精确的检测出电路布局中需要修正的短路错误。
Description
技术领域
本发明是有关于一种电路布局的分析方法,且特别是有关于一种电路布局的短路检测方法与电路布局的短路检测装置。
背景技术
在各种电路板(例如,印刷电路板(Printedcircuitboard;PCB))的线路设计中,设计者经常因为各种线路编排需求或电路版本的不同而大量使用零欧姆电阻或内部短路元件(internalshortcircuit),藉由零欧姆电阻或内部短路元件本身的特性使这些元件在其内部线路中形成短路。
但是,当印刷电路板中设置了大量的内部短路元件,并且利用计算机辅助软件对印刷电路板的线路布局做短路错误的检查时,所检测到的短路信息除了包含非设计所需的、设计者希望看到的短路错误以外,还会将设计者先前故意使用的零欧姆电阻或内部短路元件显露出来。因此,设计者需要花费额外的时间,从检测到的短路信息中识别出真正需要修正的短路错误。
图1为藉由短路检测软件对线路布局做短路检测的检测结果示意图,请参照图1。在对一线路布局做短路检测后,可由短路检测软件产生的线路比对显示窗口101中包括异常短路记录111,当中包括多笔的短路信息。设计者需要花费额外时间以将各笔短路信息与电路布局中故意设置的零欧姆电阻或内部短路元件逐一核对,才能找出真正需要修改的短路错误。
藉此,如何有效地略过设计者所故意设置的内部短路元件,并且顺利找出真正需要修正的短路错误,便为本领域所欲解决的问题之一。
因此,本发明提供一种电路布局的短路检测方法与电路布局的短路检测装置以解决上述问题。
发明内容
有鉴于此,本发明提出一种电路布局的短路检测方法与装置,可直接略过设计者设置的实体短路元件,精确地检测出电路布局中需要修正的短路错误。
本发明提出一种电路布局的短路检测方法,该电路布局的短路检测方法包括获得一电路布局,其中该电路布局包括多个元件;从该些元件中搜寻该电路布局上的至少一实体短路元件;调整该至少一实体短路元件,以使该至少一实体短路元件成为断路状态;检查该电路布局是否发生短路;以及将该至少一实体短路元件回复为在被调整之前的该至少一实体短路元件。
在本发明的一实施例中,所述的电路布局还包括线路图层,并且调整至少一个实体短路元件,以使至少一个实体短路元件成为断路状态包括额外设置替代图层于至少一个实体短路元件在线路图层的相应位置。以及合并电路布局的线路图层及替代图层,以使至少一个实体短路元件成为断路状态。
在本发明的一实施例中,所述的将至少一个实体短路元件回复为在被调整之前的至少一个实体短路元件包括分离线路图层及替代图层,并移除替代图层。
在本发明的一实施例中,所述的调整至少一个实体短路元件,以使至少一个实体短路元件成为断路状态包括置换至少一个实体短路元件为至少一个预设断路元件。
在本发明的一实施例中,所述的调整至少一个实体短路元件,以使至少一个实体短路元件成为断路状态还包括在一线路标记表中记录或显示被置换的至少一个实体短路元件在电路布局的相应位置。
在本发明的一实施例中,所述的将至少一个实体短路元件回复为在被调整之前的至少一个实体短路元件包括依据线路标记表,将电路布局中的至少一个预设断路元件分别置换回原本的至少一个实体短路元件。
在本发明的一实施例中,所述的检查电路布局是否发生短路包括当电路布局被检查出短路时,记录并显示短路所发生的至少一个短路位置。
在本发明的一实施例中,所述的检查电路布局是否发生短路还包括依据至少一个短路位置修正电路布局上的线路。
在本发明的一实施例中,所述的电路布局用以制作电路板,其中电路板为印刷电路板或软性电路板。
本发明还提出一种电路布局的短路检测装置,该电路布局的短路检测装置包括一布局模块、一搜寻模块、一调整模块、一检测模块以及一回复模块;该布局模块获得一电路布局,其中该电路布局包括多个元件;该搜寻模块连接该布局模块,从该些元件中搜寻该电路布局上的至少一实体短路元件;该调整模块连接该搜寻模块,调整该至少一实体短路元件,以使该至少一实体短路元件成为断路状态;该检测模块连接该布局模块与该调整模块,检查该电路布局是否发生短路;以及该回复模块连接该调整模块,将该至少一实体短路元件回复为在被调整之前的该至少一实体短路元件。
在本发明的一实施例中,所述的电路布局还包括线路图层,并且调整模块额外设置替代图层于至少一个实体短路元件在线路图层的相应位置。以及调整模块合并电路布局的线路图层及替代图层,以使至少一个实体短路元件成为断路状态。
在本发明的一实施例中,所述的回复模块分离线路图层及替代图层,并移除替代图层。
在本发明的一实施例中,所述的调整模块置换至少一个实体短路元件为至少一个预设断路元件。
在本发明的一实施例中,所述的调整模块还在线路标记表中记录或显示被置换的至少一个实体短路元件在电路布局的相应位置。
在本发明的一实施例中,所述的回复模块依据线路标记表,将电路布局中的至少一个预设断路元件分别置换回原本的至少一个实体短路元件。
在本发明的一实施例中,当所述的电路布局被检查出短路时,检测模块记录并显示短路所发生的至少一个短路位置。
在本发明的一实施例中,所述的检测模块还依据至少一个短路位置修正电路布局上的线路。
基于上述,本发明实施例提出一种电路布局的短路检测方法与装置,其在获得的电路布局上搜寻实体短路元件,并调整实体短路元件为断路状态,以便在检测电路布局是否发生短路时可以直接略过实体短路元件,而只针对非设计上需要的短路错误做短路检测。在检测完成之后,将实体短路元件回复为在被调整之前的实体短路元件。藉此,通过短路检测程序所检测出的异常短路信息将不会包含设计者所故意设置的实体短路元件,大幅提升短路检测时的效率以及检测精确度。
为让本发明的上述特征和优点能更明显易懂,下文特举实施例,并配合所附附图做详细说明如下。
附图说明
图1为藉由短路检测软件对印刷电路板做短路检测的检测结果示意图。
图2为依据本发明的一实施例所绘示的电路布局的短路检测装置的示意图。
图3为依据本发明的一实施例所绘示的电路布局的短路检测方法的流程图。
图4为依据本发明的一实施例所绘示的电路布局的短路检测方法的流程图。
图5为依据本发明的一实施例所绘示的电路布局的短路检测方法的流程图。
图6A、图6B与图6C为依据本发明的一实施例所绘示的以替代图层使实体短路元件成为断路状态的示意图。
图7为依据本发明的一实施例所绘示的电路布局的短路检测方法的流程图。
图8为依据本发明的一实施例所绘示的短路检测结果的示意图。
主要组件符号说明:
101、801:短路检测结果窗口
111、811:异常短路记录
200:电路布局的短路检测装置
210:布局模块
220:搜寻模块
230:调整模块
240:检测模块
250:回复模块
600:实体短路元件
601、602:元件端点
611:短路线路
621:替代图层
630:断路元件
631:断路线路
S310~S350、S410~S450、S510~S550、S710~S750:电路布局的短路检测方法的步骤
具体实施方式
为使计算机辅助软件或相关线路检测程序能有效地略过设计者所故意设置的内部短路元件,并且顺利找出真正需要修正的短路错误,以减少设计者的工作程序,本发明实施例提出一种电路布局的短路检测方法,其可依据设计需求来检测电路布局中的实体短路元件并使其成为断路状态,然后才对此电路布局进行短路检测。在完成短路检测之后,本发明实施例会将实体短路元件回复为被调整之前的实体短路元件。藉此,在对元件数量庞大或线路复杂的电路布局进行短路检测程序时,本发明实施例可去除不是设计者所故意设置的短路信息,让设计者有效地针对真正的短路错误做修正。此外,本发明实施例还公开了可用于体现上述短路检测方法的短路检测装置。为了使本发明的内容更容易明了,以下特举实施例作为本发明确实能够据以实施的示例。
图2为依据本发明的一实施例所绘示的电路布局的短路检测装置200的方块图,图3为依据本发明的第一实施例所绘示的电路布局的短路检测方法的流程图;请先参照图2,短路检测装置200包括布局模块210、搜寻模块220、调整模块230、检测模块240以及回复模块250。短路检测装置200是用来检查一电路布局中是否存有非设计者所故意设置的实体短路元件(即,真正的短路错误),其中,此电路布局可以用来制作电路板,且此电路板例如是一般的印刷电路板(PrintedCircuitBoards,PCB)或软性电路板(FlexiblePrintedCircuitBoard,FPCB),本发明不对此作限制。
请同时参照图2与图3,布局模块210用来获得电路布局,其中此电路布局可包括多个不同种类的电路元件,例如电阻(resistances)、电容(capacitive)、晶体管(transistor)或二极管(diode)等各式电子元件(步骤S310)。在本发明的各项实施例中,布局模块210亦可具备有供设计者对电路布局中的元件或线路进行增加、编辑、加载、删除…等动作的使用者界面。搜寻模块220连接于布局模块210,用来从这些元件中搜寻此电路布局上的至少一个实体短路元件(步骤S320)。特别说明的是,所述的至少一个实体短路元件通常是因电路布局上的特殊需求,而被设计者所故意设置以使电路布局中的一些线路呈现短路状态的实体短路元件或线材,例如零欧姆(zeroohm)电阻、内部短路元件或跳线(jumper)等等。调整模块230连接于搜寻模块220,用来调整至少一个实体短路元件,以使至少一个实体短路元件成为断路(opencircuit)状态(步骤S330)。藉此,在进行后续的短路检测时,可事先排除这些实体短路元件被检测出短路错误的情形。检测模块240连接布局模块210与调整模块230,用于检查此电路布局是否发生短路(步骤S340)。回复模块250连接于调整模块230,用来将至少一个实体短路元件(也就是,被调整为断路状态的至少一个实体短路元件)回复为在被调整之前的至少一个实体短路元件(步骤S350)。
具体来看,在布局模块210获得一电路板的电路布局之后,搜寻模块220可以以多种方式来搜寻此电路布局上的至少一个实体短路元件。举例来说,为了方便对电路板的后续维护作业,或是让此电路布局适用于多种版本,通常电路布局的设计者在设计含有故意设置的一些实体短路元件(例如,零欧姆电阻或内部短路元件等)或线材的电路布局时,设计者会额外将这些故意设置的实体短路元件在此电路布局中的对应位置记录在线路标记表(Netlist)中。通过此线路标记表,当需要对此线路布局做短路检测时,设计者可以依据此线路标记表来检验并略过设计者所故意设置的零欧姆电阻或内部短路元件等实体短路元件,以便找出真正的短路错误。因此,在一实施例中,搜寻模块220可以依据线路标记表以在电路布局中定位出所有设计者所故意设置的实体短路元件的位置,然后由调整模块230将这些对应位置上的实体短路元件分别调整为断路状态。然后在执行完短路检测后,再由回复模块250将被调整为断路状态的至少一个实体短路元件回复为在被调整之前的至少一个实体短路元件。藉此,可避免设计者在执行短路检测时,因为同时检查到设计者所故意设置的实体短路元件,以及实际上导致线路异常的短路错误,而需要花费更多额外的时间来识别出真正的短路错误。
在此请注意,布局模块210、搜寻模块220、调整模块230、检测模块240以及回复模块250可为硬件装置、电路回路、软件程序、固件或其组合,例如以逻辑电路元件组成的硬件装置,而可分别执行上述的功能,或是储存在电路布局的短路检测装置200的硬盘或存储器中的软/轫体程序,其可加载电路布局的短路检测装置200的处理器,而分别执行上述功能。换言之,应用此实施例者可依据其应用而对应调整上述实施方式。
更进一步来看,图4为依据本发明的第二实施例所绘示的电路布局的短路检测方法的流程图,请同时参照图2与图4。类似于第一实施例,布局模块210获得电路布局,其中此电路布局包括多个元件(步骤S410)。搜寻模块220从这些元件中搜寻此电路布局上的至少一个实体短路元件,例如零欧姆电阻或内部短路元件等设计者所故意设置以使线路呈现短路状态的实体短路元件或线材(步骤S420)。调整模块230将至少一个实体短路元件调整为断路状态(步骤S430)。因此,在检测模块240检查此电路布局是否发生短路(步骤S442)之后,若此电路布局中尚有短路存在,此时检测模块240将会判断此短路的情况为异常短路(因为所有设计者所故意设置的实体短路元件都已经在步骤S430中被调整为断路状态)。然后,检测模块240记录并显示短路所发生的至少一个短路位置(步骤S444),以便设计者可以依据检测模块240记录的至少一个短路位置来修正此电路布局上的线路(即发生短路错误的线路)(步骤S446)。在本实施例中,检测模块240可以将上述的至少一个短路位置记录于线路标记表或者其他类似的标记表,以便设计者可以依据线路标记表进行除错。以及,在执行完短路检测之后,回复模块250将至少一个实体短路元件(即被调整为断路状态的至少一个实体短路元件)回复为在被调整之前的至少一个实体短路元件(步骤S450)。
一般来说,若一电路板的电路布局较为简单时,设计者只需使用一层的线路图层来对此电路板进行电路布局即可。而若一电路板的电路布局过于复杂时,通常设计者会使用2到3层的线路图层来对此电路板进行电路布局。以此电路布局上的多层次图层概念为出发点,在本发明的一实施例中,藉由设置替代图层于设计者所故意设置的实体短路元件在一线路图层的相应位置,并将替代图层与线路图层合并,以及在执行完电路布局的短路检测之后将替代图层与线路图层分离的方式,即可不需要实际地改变线路图层上的电路布局即可达到调整设计者所故意设置的实体短路元件为断路状态的目的。
图5为依据本发明的第三实施例所绘示的电路布局的短路检测方法的流程图,请同时参照图2与图5。布局模块210获得电路布局,其中此电路布局包括线路图层以及多个元件(步骤S510),其中线路图层可以是单层或多层的线路图层。搜寻模块220从这些元件中搜寻此电路布局上的至少一个实体短路元件,例如零欧姆电阻或内部短路元件等被故意设置以使线路呈现短路状态的实体短路元件或线材(步骤S520)。调整模块230额外设置替代图层于至少一个实体短路元件在线路图层的相应位置(步骤S532),以及合并此电路布局的替代图层与线路图层,以使至少一个实体短路元件调整为断路状态(步骤S534)。
举例来说,图6A、图6B与图6C为依据本发明的第三实施例所绘示的以替代图层使实体短路元件600成为断路状态的示意图。请先参照图6A,在一示例的电路布局的线路图层中,元件端点601以及元件端点602是位于线路图层上,藉以标示为实体短路元件600的两个端点。元件端点601以及元件端点602是通过设计者所故意设置的短路线路611(例,虚线标示处)使两个端点连接而成为短路状态。
请接续参照图6B,替代图层621被设置于实体短路元件600在线路图层的相应位置上,以便断开元件端点601以及元件端点602中间导通的线路。本发明实施例以一线路线段作为替代图层621的举例,但并不受限于此,应用本实施例者可利用其他形状的替代图层621作为示例,只要将元件端点601以及元件端点602中间导通的线路断开即可。
请接续参照图6C,在替代图层621与线路图层合并后,导致实体短路元件600被调整为断路元件630(即,使元件端点601以及元件端点602间的线路成为断路线路631,如虚线标示处所示),以便后续的短路检查程序可以直接略过故意设置的断路元件630。
请再次参照图2与图5,在检测模块240检查此电路布局是否发生短路(步骤S542)之后,若此电路布局中尚有短路存在,此时检测模块240将会判断此短路为异常短路(因为所有当初故意设置的实体短路元件都已经在步骤S534中被调整为断路状态)。然后,检测模块240记录并显示短路所发生的至少一个短路位置(步骤S544),以便设计者可以依据检测模块240记录的至少一短路位置来修正此电路布局上的线路(步骤S546)。以及,在执行完短路检测之后,回复模块250分离线路图层与替代图层,并移除替代图层(例如,移除图6B至图6C所示的替代图层621),以将至少一个实体短路元件回复为在被调整之前的至少一个实体短路元件(步骤S550),例如将图6C的断路元件630回复为图6A的实体短路元件600。藉此,检测人员不需要对线路图层做任何的改变,即可有效的检测出需要修正的短路错误。
从另一角度来看,线路标记表除了可以用来记录设计者故意设置的实体短路元件或线材在电路布局中的对应位置之外,其也可以作为记录被置换为断路元件(例如图6C的断路元件630)的实体短路元件或线材的对应位置之用。
图7为依据本发明的第四实施例所绘示的电路布局的短路检测方法的流程图,请同时参照图3与图7。布局模块210获得电路布局,其中此电路布局包括多个元件(步骤S710)。搜寻模块220从这些元件中搜寻此电路布局上的至少一个实体短路元件,例如零欧姆电阻或内部短路元件等被故意设置以使线路呈现短路状态的实体短路元件或线材(步骤S720)。调整模块230置换上述的至少一个实体短路元件为至少一个预设断路元件(例如图6C的断路元件630)(步骤S732),以及在线路标记表中记录或显示被置换的至少一个实体短路元件在此电路布局的相应位置(步骤S734)。在检测模块240检查此电路布局是否发生短路(步骤S742)之后,若此电路布局中尚有短路的情况存在,此时检测模块240将会判断此短路的情况为异常短路(因为所有当初故意设置的实体短路元件都已经在步骤S732中被置换为实体短路元件)。然后,检测模块240记录并显示短路所发生的至少一个短路位置(步骤S744),以便设计者可以依据检测模块240记录的至少一个短路位置来修正此电路布局上的线路(步骤S746)。以及,在执行完短路检测之后,回复模块250依据线路标记表,将此电路布局中的上述的至少一个预设断路元件分别置换回原本的至少一个实体短路元件(步骤S750)。据此,在执行完短路检测以及针对短路错误的修正之后,依据线路标记表的记录,被改变为预设断路元件的实体短路元件可以迅速地被回复为原始的实体短路元件。
为了更清楚的突显出本发明的实施例的电路布局的短路检测方法的功效,图8为依据本发明的一实施例所绘示的短路检测结果的示意图。在本实施例中,在依据需求将一电路布局的实体短路元件调整为断路状态之后,设计者可以通过短路检测软件(例如vSure)来对此电路布局做短路情况的检查。
请参照图8,因设计上的需求而被设计者所故意设置的实体短路元件皆已事先被调整为断路状态,故短路检测软件产生的短路检测结果窗口801中的异常短路记录811只有一笔短路信息(即为真正的短路错误)。藉此,设计者可以直接将此笔短路信息判断为短路错误并将其对应的元件做修正,然后再将被调整的实体短路元件回复为被调整前的实体短路元件,即完成短路检测与错误修复。而相对于图1的短路检测结果窗口101,设计者则需要从大量的异常短路记录111中找出真正的短路错误,而导致许多宝贵的时间的浪费。
综上所述,本发明的实施例中的电路布局的短路检测方法与装置,其可获得电路布局,并在获得的电路布局上搜寻实体短路元件,以及调整设计者所故意设置的实体短路元件为断路状态,以便在检测电路布局是否发生短路时并不会将被调整过的实体短路元件归类为短路错误,以提升检测短路错误的精确性。而在短路检测完成之后,将被调整后的实体短路元件回复为在被调整之前的实体短路元件。藉此,检测出的短路错误将不会包含设计者所故意设置的实体短路元件,以减少设计者需要针对检测结果再次识别真正的短路错误的时间,大幅提升检查短路错误时的效率与精确度。
虽然本发明已以实施例公开如上,然而其并非用以限定本发明,任何本领域普通技术人员,在不脱离本发明的精神和范围内,应当可作些许的更动与润饰,故本发明的保护范围应当视所附的权利要求书的范围所界定者为准。
Claims (18)
1.一种电路布局的短路检测方法,该电路布局的短路检测方法用于略过故意设置的实体短路元件以检测需要修正的短路错误,该电路布局的短路检测方法包括:
获得一电路布局,其中该电路布局包括多个元件;
从该些元件中搜寻该电路布局上的至少一实体短路元件;
调整该至少一实体短路元件,以使该至少一实体短路元件成为断路状态;
在该至少一实体短路元件被调整为断路状态之后,检查该电路布局是否发生短路;以及
在完成短路检测之后,将被调整为断路状态的该至少一实体短路元件回复为在被调整之前的该至少一实体短路元件。
2.如权利要求1所述的电路布局的短路检测方法,其中该电路布局还包括一线路图层,并且,
调整该至少一实体短路元件,以使该至少一实体短路元件成为断路状态包括下列步骤:
额外设置一替代图层于该至少一实体短路元件在该线路图层的相应位置;以及
合并该电路布局的该线路图层及该替代图层,以使该至少一实体短路元件成为断路状态。
3.如权利要求2所述的电路布局的短路检测方法,将被调整为断路状态的该至少一实体短路元件回复为在被调整之前的该至少一实体短路元件包括下列步骤:
分离该线路图层及该替代图层,并移除该替代图层。
4.如权利要求1所述的电路布局的短路检测方法,调整该至少一实体短路元件,以使该至少一实体短路元件成为断路状态包括下列步骤:
置换该至少一实体短路元件为至少一预设断路元件。
5.如权利要求4所述的电路布局的短路检测方法,调整该至少一实体短路元件,以使该至少一实体短路元件成为断路状态还包括下列步骤:
在一线路标记表中记录或显示被置换的该至少一实体短路元件在该电路布局的相应位置。
6.如权利要求5所述的电路布局的短路检测方法,将被调整为断路状态的该至少一实体短路元件回复为在被调整之前的该至少一实体短路元件包括下列步骤:
依据该线路标记表,将该电路布局中的该至少一预设断路元件分别置换回原本的该至少一实体短路元件。
7.如权利要求1所述的电路布局的短路检测方法,检查该电路布局是否发生短路包括下列步骤:
当该电路布局被检查出短路时,记录并显示短路所发生的至少一短路位置。
8.如权利要求7所述的电路布局的短路检测方法,检查该电路布局是否发生短路还包括下列步骤:
依据该至少一短路位置修正该电路布局上的线路。
9.如权利要求1所述的电路布局的短路检测方法,其中该电路布局用以制作一电路板,其中该电路板为一印刷电路板或一软性电路板。
10.一种电路布局的短路检测装置,该电路布局的短路检测装置用于略过故意设置的实体短路元件以检测需要修正的短路错误,该电路布局的短路检测装置包括:
一布局模块,该布局模块获得一电路布局,其中该电路布局包括多个元件;
一搜寻模块,该搜寻模块连接该布局模块,从该些元件中搜寻该电路布局上的至少一实体短路元件;
一调整模块,该调整模块连接该搜寻模块,调整该至少一实体短路元件,以使该至少一实体短路元件成为断路状态;
一检测模块,该检测模块连接该布局模块与该调整模块,用于在该至少一实体短路元件被调整为断路状态之后,检查该电路布局是否发生短路;以及
一回复模块,该回复模块连接该调整模块,用于在完成短路检测之后,将被调整为断路状态的该至少一实体短路元件回复为在被调整之前的该至少一实体短路元件。
11.如权利要求10所述的电路布局的短路检测装置,其中该电路布局还包括一线路图层,并且,
该调整模块额外设置一替代图层于该至少一实体短路元件在该线路图层的相应位置;以及
该调整模块合并该电路布局的该线路图层及该替代图层,以使该至少一实体短路元件成为断路状态。
12.如权利要求11所述的电路布局的短路检测装置,其中该回复模块分离该线路图层及该替代图层,并移除该替代图层。
13.如权利要求10所述的电路布局的短路检测装置,其中该调整模块置换该至少一实体短路元件为至少一预设断路元件。
14.如权利要求13所述的电路布局的短路检测装置,其中该调整模块还在一线路标记表中记录或显示被置换的该至少一实体短路元件在该电路布局的相应位置。
15.如权利要求14所述的电路布局的短路检测装置,其中该回复模块依据该线路标记表,将该电路布局中的该至少一预设断路元件分别置换回原本的该至少一实体短路元件。
16.如权利要求10所述的电路布局的短路检测装置,其中当该电路布局被检查出短路时,该检测模块记录并显示短路所发生的至少一短路位置。
17.如权利要求16所述的电路布局的短路检测装置,其中该检测模块还依据该至少一短路位置修正该电路布局上的线路。
18.如权利要求10所述的电路布局的短路检测装置,其中该电路布局用以制作一电路板,其中该电路板为一印刷电路板或一软性电路板。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210172076.3A CN103454570B (zh) | 2012-05-29 | 2012-05-29 | 电路布局的短路检测方法与电路布局的短路检测装置 |
TW101120256A TWI612434B (zh) | 2012-05-29 | 2012-06-06 | 電路佈局的短路檢測方法與裝置 |
US13/609,279 US9188630B2 (en) | 2012-05-29 | 2012-09-11 | Method for inspecting short-circuit of circuit layout and device using the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210172076.3A CN103454570B (zh) | 2012-05-29 | 2012-05-29 | 电路布局的短路检测方法与电路布局的短路检测装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103454570A CN103454570A (zh) | 2013-12-18 |
CN103454570B true CN103454570B (zh) | 2016-05-18 |
Family
ID=49671285
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210172076.3A Active CN103454570B (zh) | 2012-05-29 | 2012-05-29 | 电路布局的短路检测方法与电路布局的短路检测装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9188630B2 (zh) |
CN (1) | CN103454570B (zh) |
TW (1) | TWI612434B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115062580B (zh) * | 2022-06-29 | 2024-09-17 | 广东湾区智能终端工业设计研究院有限公司 | Pcb短路检查方法及装置 |
CN115859904B (zh) * | 2023-02-16 | 2023-04-28 | 上海合见工业软件集团有限公司 | 一种用于eda软件的pcb叠层结构短路检测系统 |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5485175A (en) * | 1989-12-12 | 1996-01-16 | Fujitsu Limited | Method and apparatus for continuously displaying a hierarchical menu with a permanent stationing setting/clearing icon |
CN2344782Y (zh) * | 1998-10-23 | 1999-10-20 | 杨理柱 | 电路故障探测器 |
CN1262442A (zh) * | 1999-01-22 | 2000-08-09 | 特拉华资本形成公司 | 裸印刷电路板连续检测用的扫描检测装置 |
CN1366186A (zh) * | 2001-12-31 | 2002-08-28 | 技嘉科技股份有限公司 | 开/短路检测装置及其检测方法 |
CN1409123A (zh) * | 2001-09-19 | 2003-04-09 | 赛迪科技股份有限公司 | 阵列式电子接点可靠性的测试方法及其测试结构 |
CN1464310A (zh) * | 2002-06-05 | 2003-12-31 | 蔡忠贞 | 万用表检测虚焊和短路故障 |
CN1979195A (zh) * | 2005-12-05 | 2007-06-13 | 英业达股份有限公司 | 故障检测方法 |
CN101071149A (zh) * | 2007-07-09 | 2007-11-14 | 友达光电股份有限公司 | 电子元件对位偏移检测方法及其检测装置 |
CN201269742Y (zh) * | 2008-07-14 | 2009-07-08 | 英华达(上海)科技有限公司 | 检测装置 |
CN101697003A (zh) * | 2009-11-06 | 2010-04-21 | 烽火通信科技股份有限公司 | 一种短路检测方法和短路检测装置 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7363099B2 (en) * | 2002-06-07 | 2008-04-22 | Cadence Design Systems, Inc. | Integrated circuit metrology |
US7135344B2 (en) * | 2003-07-11 | 2006-11-14 | Applied Materials, Israel, Ltd. | Design-based monitoring |
JP4492398B2 (ja) * | 2005-03-16 | 2010-06-30 | 日本電気株式会社 | 集積回路のレイアウト設計システム及びプログラム |
JP2007011957A (ja) * | 2005-07-04 | 2007-01-18 | Nec Electronics Corp | 回路設計装置およびプログラム |
JP4374552B2 (ja) * | 2007-04-12 | 2009-12-02 | ソニー株式会社 | 基板の製造方法および基板製造システム、並びに表示装置の製造方法 |
JP5021503B2 (ja) * | 2008-01-15 | 2012-09-12 | 株式会社日立ハイテクノロジーズ | パターン欠陥解析装置、パターン欠陥解析方法およびパターン欠陥解析プログラム |
CN102054081A (zh) * | 2009-10-30 | 2011-05-11 | 新思科技有限公司 | 应用于集成电路的物理设计验证的方法及其装置 |
TW201117030A (en) * | 2009-11-06 | 2011-05-16 | Inventec Corp | Method for inspecting circuit layout |
TW201248439A (en) * | 2011-05-18 | 2012-12-01 | Hon Hai Prec Ind Co Ltd | System and method for checking layout security of a printed circuit board |
-
2012
- 2012-05-29 CN CN201210172076.3A patent/CN103454570B/zh active Active
- 2012-06-06 TW TW101120256A patent/TWI612434B/zh active
- 2012-09-11 US US13/609,279 patent/US9188630B2/en active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5485175A (en) * | 1989-12-12 | 1996-01-16 | Fujitsu Limited | Method and apparatus for continuously displaying a hierarchical menu with a permanent stationing setting/clearing icon |
CN2344782Y (zh) * | 1998-10-23 | 1999-10-20 | 杨理柱 | 电路故障探测器 |
CN1262442A (zh) * | 1999-01-22 | 2000-08-09 | 特拉华资本形成公司 | 裸印刷电路板连续检测用的扫描检测装置 |
CN1409123A (zh) * | 2001-09-19 | 2003-04-09 | 赛迪科技股份有限公司 | 阵列式电子接点可靠性的测试方法及其测试结构 |
CN1366186A (zh) * | 2001-12-31 | 2002-08-28 | 技嘉科技股份有限公司 | 开/短路检测装置及其检测方法 |
CN1464310A (zh) * | 2002-06-05 | 2003-12-31 | 蔡忠贞 | 万用表检测虚焊和短路故障 |
CN1979195A (zh) * | 2005-12-05 | 2007-06-13 | 英业达股份有限公司 | 故障检测方法 |
CN101071149A (zh) * | 2007-07-09 | 2007-11-14 | 友达光电股份有限公司 | 电子元件对位偏移检测方法及其检测装置 |
CN201269742Y (zh) * | 2008-07-14 | 2009-07-08 | 英华达(上海)科技有限公司 | 检测装置 |
CN101697003A (zh) * | 2009-11-06 | 2010-04-21 | 烽火通信科技股份有限公司 | 一种短路检测方法和短路检测装置 |
Also Published As
Publication number | Publication date |
---|---|
TWI612434B (zh) | 2018-01-21 |
US20130325389A1 (en) | 2013-12-05 |
US9188630B2 (en) | 2015-11-17 |
CN103454570A (zh) | 2013-12-18 |
TW201348998A (zh) | 2013-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109543307B (zh) | Pcb设计版图的开短路检查方法、检测系统及电子设备 | |
US8458645B2 (en) | Electronic device and method for checking layout of printed circuit board | |
CN100543752C (zh) | 印刷电路板的返回路径检查方法及其图案设计cad装置 | |
CN104573243B (zh) | 一种pcb设计版图审核装置 | |
CN104112031A (zh) | 检测电路板上芯片电源引脚布线的方法和装置 | |
CN112649720A (zh) | 板卡测试方法、装置及计算机可读存储介质 | |
CN103454570B (zh) | 电路布局的短路检测方法与电路布局的短路检测装置 | |
US7117459B2 (en) | Layout check system | |
US8255863B2 (en) | Printed circuit board layout system and method thereof | |
CN102053205A (zh) | 接地引脚检测系统及方法 | |
TW201324219A (zh) | 訊號線檢查系統及方法 | |
CN104155594B (zh) | 模块并入的检测方法和装置 | |
CN112946365B (zh) | 自动制作阻抗测试文件的方法、电子设备及存储介质 | |
CN111832246B (zh) | 一种pcb设计中检查布线是否跨分割的方法 | |
TWI723486B (zh) | 電路板編輯測試系統 | |
CN101198217A (zh) | 零件布线系统及方法 | |
CN105930554A (zh) | 一种基于Allegro的飞线自动分层的方法 | |
US20050275423A1 (en) | System and method for checking a layout of circuit traces on a PCB | |
Birrer et al. | Silencer!: A tool for substrate noise coupling analysis | |
US8201134B2 (en) | Method to avoid malconnections with respect to voltage levels of electronic components of circuit boards during circuit board design | |
US20140347090A1 (en) | System and method for testing layout of power pin of integrated chip on printed circuit board | |
US7496873B2 (en) | Method and system for determining required quantity of testing points on a circuit layout diagram | |
CN101206677A (zh) | 核对差动线对的方法与电脑可读取存储媒介 | |
JP6089849B2 (ja) | プログラム、情報処理装置および設計検証方法 | |
CN111832233B (zh) | 一种pcb设计中检查特殊器件下方是否有信号线的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |