JP2007072913A - 回路デザイン電気的チェックシステム - Google Patents

Abstract

【課題】 ＰＣＢ、ＰＷＢの回路設計におけるデザインルールチェックに際し、作業の負担を軽減し、適切な電気的チェックを行う。
【解決手段】 回路デザインでのシンボルに電気情報を付加するにあたり、各入出力ピンに対して供給電源ピンを指定する手段と、上記供給電源ピンの指定に基づき、その供給電圧から各ピンのＩ／Ｆ電圧を特定する手段と、接続されるピンの上記Ｉ／Ｆ電圧を比較することにより接続違反の可否を判断する手段とを備え、使用する電源に合わせて各シンボルのピンの電気的な値を変更せずに、部品間の接続違反を検出する。
【選択図】 図２

Description

本発明は、ＰＣＢ（Printed Circuit Board）、ＰＷＢ（Printed Wiring Board）の回路設計等において用いられる回路デザイン電気的チェックシステムに関する。

ＰＣＢ、ＰＷＢの回路設計にあっては、回路図情報を入力し、部品（シンボル）情報に基づいて回路図として問題がないかどうかのデザインルールチェックが行われ、ここで問題がない場合に部品の配置および部品間の配線を行うレイアウト設計に進む。

なお、昨今では上記のデザインルールチェックに際して、予め回路図の部品に電気的な情報を付加することで、部品のピン毎に接続に問題がないかどうかをチェックすることができるようになってきている（例えば、図研社製「SystemDesigner」、http://www.zuken.co.jp/sd/outline/sd_con.htm）。具体的には、例えば、ある部品のあるピンの電圧が「３．３Ｖ」と設定されている場合、そのピンに接続される他の部品のピンの電圧が「５．０Ｖ」と設定されている場合は接続違反となり、違反している旨がチェック結果として出力される。なお、ピンへの設定電圧としては、ピンに接続される内部セルの電源電圧が用いられる。また、内部セルの特性に応じたトレーラント値（許容値）が別に設定される場合もある。

一方、特許文献１〜４にはプリント基板等の設計に際して電気的なチェックを行う技術が開示されている。
特開２００１−６７３９０号公報 特開平１１−５３４２６号公報 特開平１０−１９８７０８号公報 特許第３４９９６７３号公報

上述したように、ＰＣＢ、ＰＷＢの回路設計におけるデザインルールチェックに際して電気的チェックが行われるようになってきているが、次のような問題点が指摘されていた。

第１に、ピン毎の設定電圧による接続チェックにあっては、各部品につきほぼ全てのピンに対して電圧値を数値として設定するものであったため、電源電圧の変更があった場合には各ピンの設定電圧を手作業で全て変更しなければならず、作業が煩雑であった。すなわち、ピンに入出力する電圧は部品内のセルに供給される電圧によって変化するものであるため、当初予定していた電源電圧から他の電源電圧に変更があった場合には、部品毎に個々のピンの設定電圧を変更する必要があった。また、トレーラント値についても同様の問題があった。

第２に、昨今では消費電力の削減を目的に部分的な電源供給の停止（ＰＰＤ：パーシャルパワーダウン）が行われることが多くなってきており、パーシャルパワーダウンに対応した部品（電源供給停止時にピンをハイインピーダンス状態とするよう構成された部品）のピンとそうでない部品のピンとが接続されている場合等は接続違反としなければならないが、従来はこれを自動的に認識するツールは存在しなかった。従って、設計者が手作業でチェックを行う必要があり、作業が煩雑であった。

第３に、同じ回路図情報に基づくものであっても、ＰＣＢ製造時には機種や仕向け地（国内向け、海外向け等）によって部品を非実装にする場合があり、このような非実装の部品が他の部品に悪影響を与えるため事前にチェックをすべきであるが、従来はこれを自動的に認識するツールは存在しなかった。従って、設計者が手作業でチェックを行う必要があり、作業が煩雑であった。

本発明は上記の従来の問題点に鑑み提案されたものであり、その目的とするところは、ＰＣＢ、ＰＷＢの回路設計におけるデザインルールチェックに際し、作業の負担を軽減し、適切な電気的チェックを行うことのできる回路デザイン電気的チェックシステムを提供することにある。

上記の課題を解決するため、本発明にあっては、請求項１に記載されるように、回路デザインでのシンボルに電気情報を付加するにあたり、各入出力ピンに対して供給電源ピンを指定する手段と、上記供給電源ピンの指定に基づき、その供給電圧から各ピンのＩ／Ｆ電圧を特定する手段と、接続されるピンの上記Ｉ／Ｆ電圧を比較することにより接続違反の可否を判断する手段とを備え、使用する電源に合わせて各シンボルのピンの電気的な値を変更せずに、部品間の接続違反を検出する回路デザイン電気的チェックシステムを要旨としている。

また、請求項２に記載されるように、請求項１に記載の回路デザイン電気的チェックシステムにおいて、各入出力ピンのトレーラント値に式を設定する手段を備え、供給される電源電圧値によりチェックすべき電圧を可変にするよう構成することができる。

また、請求項３に記載されるように、請求項１または２のいずれか一項に記載の回路デザイン電気的チェックシステムにおいて、各入出力ピンに対してパーシャルパワーダウンへの対応の有無を設定する手段と、パーシャルパワーダウンの対象電源を指定する手段と、ピンがパーシャルパワーダウンの対象となるか、および、ピンがパーシャルパワーダウンに対応しているかに基づき、パーシャルパワーダウン時の接続関係をチェックする手段とを備え、部分的な電源ダウンに対応した回路構成か否かを確認するよう構成することができる。

また、請求項４に記載されるように、請求項１乃至３のいずれか一項に記載の回路デザイン電気的チェックシステムにおいて、部品の実装／非実装を指定する手段を備え、指定された実装／非実装の状態での電気的なチェックを行うよう構成することができる。

また、請求項５〜８に記載されるように、回路デザイン電気的チェック方法として構成することができる。

本発明の回路デザイン電気的チェックシステムにあっては、ＰＣＢ、ＰＷＢの回路設計におけるデザインルールチェックに際し、作業の負担を軽減し、適切な電気的チェックを行うことができる。

以下、本発明の好適な実施形態につき説明する。

図１は本発明の回路デザイン電気的チェックシステムの一実施形態にかかるハードウェア構成図である。図１において、回路デザイン電気的チェックシステムは、所定のプログラムにより主たる処理を行う処理装置１と、処理に必要なデータおよびプログラムが格納された記憶装置２と、処理のメニュー画面、処理結果等を表示する表示装置３と、利用者が操作して所定の指示、データ等を入力するキーボード４およびマウス５とから構成されている。

図２は本発明の回路デザイン電気的チェックシステムの一実施形態にかかる機能ブロック図であり、図１における処理装置１においてソフトウェア（コンピュータプログラム）的に実現される機能を示している。

図２において、回路デザイン電気的チェックシステムは、部品のピンに対して供給電源ピンを設定する供給電源ピン設定部１１と、部品のピンに対してトレーラント値を式により設定するトレーラント値設定部１２と、部品に対してパーシャルパワーダウンへの対応の有無を設定するパーシャルパワーダウン対応有無設定部１３と、部品に対して実装／非実装を指定する実装／非実装指定部１４とを備えている。

一方、チェックの実行に際して各部品の各ピンについてピンＩ／Ｆ電圧（従来の設定電圧に対応）を特定するピンＩ／Ｆ電圧特定部１５と、各部品の各ピンについてトレーラント値を算出するトレーラント値算出部１６と、特定されたピンＩ／Ｆ電圧および算出されたトレーラント値に基づいて部品間の接続チェックを行う部品間接続チェック部１７とを備えている。

また、パーシャルパワーダウンに対する接続関係チェックの実行に際してパーシャルパワーダウンの対象となる電源名を指定する電源名指定部１８と、パーシャルパワーダウン時の接続関係チェックを、電源がＯＮ状態の部品とＯＦＦ状態の部品との境界部分に着目して行う接続関係チェック部１９とを備えている。

以下、上記の実施形態の動作について説明する。

先ず、チェックの実行前の設定（指定）につき説明する。図３は部品毎に表示・編集が可能な部品情報画面２１の例を示す図であり、ピン番号の欄２１ａ、ピン名の欄２１ｂに対応する供給電源ピン番号の欄２１ｃに対し、供給電源ピン設定部１１はユーザに入力を行わせる。ここで、供給電源ピン番号とは当該部品において電源供給が行われるピン番号である。なお、ピン番号に代えてピン名を入力させるようにしてもよい。

また、トレーラント値の欄２１ｅに対し、トレーラント値設定部１２はユーザに入力を行わせる。例えば、「ＶＣＣ＋１．７（Ｖ）」といった式を入力させる。なお、電源名（信号名）と電圧値の対応は、図４に示すような電源リスト画面２２において表示・編集が可能となっており、その保存内容を内部的に参照することで電源名から電圧値を参照することができる。

また、図３において、パーシャルパワーダウンの欄２１ｆに対し、パーシャルパワーダウン対応有無設定部１３はユーザに入力を行わせる。パーシャルパワーダウンに対応している場合は「あり（有）」、対応していない場合は「なし（無）」が入力される。

実装／非実装指定部１４は、機種や仕向け地に応じた個別のチェック時においてユーザに部品の実装／非実装を指定させる。

次に、Ｉ／Ｆ電圧およびトレーラント値に基づく部品間接続チェックについて説明する。図５はピンＩ／Ｆ電圧特定部１５およびトレーラント値算出部１６によるピンのＩ／Ｆ電圧の特定およびトレーラント値の算出の例を示す図である。図５において、部品６０のピンＤ７に着目した場合、供給電源ピン名が「ＶＣＣ」である場合、部品情報（図３）もしくは電源リスト（図４）から電圧値「３．３Ｖ」を得る。また、トレーラント値が「ＶＣＣ＋１．７Ｖ」である場合、上記の電圧値「３．３Ｖ」に「１．７Ｖ」を加算することで「５．０Ｖ」を得る。

図６は部品間接続チェック部１７による部品間接続チェックの例を示す図であり、（ａ）に示すように、電源電圧が「３．３Ｖ」である部品６１のピンと、電源電圧が「５Ｖ」である部品６２のピンとが接続される場合には、接続エラーとなり、その旨がログ等によって出力される。また、トレーラント値が設定されている場合は、それも考慮した上で接続可否が判断される。

一方、部品としてはＩＣのような能動部品だけではなく、（ｂ）に示すようなプルアップ抵抗である部品６４との間でもチェックされる。この例では、部品６４のＩ／Ｆ電圧は「５Ｖ」となるため、電源電圧が「３．３Ｖ」である部品６３のピンとの接続において接続エラーとなる。

次に、パーシャルパワーダウンに対する接続関係チェックについて説明する。図７はパーシャルパワーダウンに対する接続関係チェックの処理例を示すフローチャートである。図７において、先ず、電源名指定部１８はパーシャルパワーダウンの対象となる電源をユーザに指定させる（ステップＳ１）。次いで、接続関係チェック部１９は、部品に供給されている電源から、ピン毎にパーシャルパワーダウンの対象となるかどうかを決定し（ステップＳ２）、パーシャルパワーダウンの対象となるピンにつき、ネット接続情報を検索し（ステップＳ３）、ネットにつながるピンを検索する（ステップＳ４）。

そして、ネットにつながるピン（複数）の中にパーシャルパワーダウンの対象とならないピンがあるかどうか判断し（ステップＳ５）、ある場合には、パーシャルパワーダウンの対象となる側のピンがパーシャルパワーダウンに対応したピンであるかどうか判断し（ステップＳ６）、パーシャルパワーダウンに対応したピンでない場合にはエラーメッセージを出力する（ステップＳ７）。

また、パーシャルパワーダウン対象ピンの判断（ステップＳ５）で否定的な場合、および、パーシャルパワーダウン対応ピンの判断（ステップＳ６）で肯定的な場合は、ネット接続情報の検索（ステップＳ３）に戻り、全ての対象となるピンにつき処理を繰り返す。なお、パーシャルパワーダウン対応ピンの判断（ステップＳ６）はネット接続情報の検索（ステップＳ３）の前段において行ってもよい。

図８はパーシャルパワーダウンに対する接続関係チェックの例を示す図であり、（ａ）に示すように、電源がパーシャルパワーダウン対象でありパーシャルパワーダウンに非対応の部品６５のピンと、電源がパーシャルパワーダウン対象でない部品６６のピンとが接続される場合には、接続エラーとなり、その旨がログ等によって出力される。また、部品としてはＩＣのような能動部品だけではなく、（ｂ）に示すようなプルアップ抵抗である部品６９との間でもチェックされる。この例では、部品６９の電源はパーシャルパワーダウン対象でないため、電源がパーシャルパワーダウン対象でありパーシャルパワーダウンに非対応の部品６８のピンとの接続において接続エラーとなる。なお、部品６７と部品６８の接続は、両者ともパーシャルパワーダウンすることで接続点に電圧がかからないため、接続エラーとはならない。

次に、ＰＣＢ製造時に部品の非実装がある場合の電気的チェックについて説明する。図２において実装／非実装指定部１４により非実装の部品が指定された場合、ピンＩ／Ｆ電圧特定部１５および電源名指定部１８は先ずネット接続情報を一時的に変更（非実装部品を除去）し、変更後のネット接続情報に基づいて上述したと同様に接続チェックを行う。

以上のように、本発明では、ピン毎の電圧による接続チェックを行うための設定値として、電圧値を数値として設定するのではなく、供給電源ピンを指定するようにしているので、電源電圧に変更があった場合であっても、電源リスト等の電圧値を変更するだけで済み、多数のピンの設定を変更することはなく、作業の大幅な簡素化が図れる。また、トレーラント値についても電源名を用いた式で設定することができるため、同様に作業の大幅な簡素化が図れる。更に、パーシャルパワーダウンが行われる場合であっても、接続違反を有効にチェックすることができる。部品の非実装に対しても接続違反を有効にチェックすることができる。

以上、本発明の好適な実施の形態により本発明を説明した。ここでは特定の具体例を示して本発明を説明したが、特許請求の範囲に定義された本発明の広範な趣旨および範囲から逸脱することなく、これら具体例に様々な修正および変更を加えることができることは明らかである。すなわち、具体例の詳細および添付の図面により本発明が限定されるものと解釈してはならない。

本発明の回路デザイン電気的チェックシステムの一実施形態にかかるハードウェア構成図である。 本発明の回路デザイン電気的チェックシステムの一実施形態にかかる機能ブロック図である。 部品情報画面の例を示す図である。 電源リスト画面の例を示す図である。 ピンのＩ／Ｆ電圧の特定およびトレーラント値の算出の例を示す図である。 部品間接続チェックの例を示す図である。 パーシャルパワーダウンに対する接続関係チェックの処理例を示すフローチャートである。 パーシャルパワーダウンに対する接続関係チェックの例を示す図である。

符号の説明

１ 処理装置
２ 記憶装置
３ 表示装置
４ キーボード
５ マウス
１１ 供給電源ピン設定部
１２ トレーラント値設定部
１３ パーシャルパワーダウン対応有無設定部
１４ 実装／非実装指定部
１５ ピンＩ／Ｆ電圧特定部
１６ トレーラント値算出部
１７ 部品間接続チェック部
１８ 電源名指定部
１９ 接続関係チェック部
２１ 部品情報画面
２２ 電源リスト画面

Claims (8)

1. 回路デザインでのシンボルに電気情報を付加するにあたり、各入出力ピンに対して供給電源ピンを指定する手段と、
   上記供給電源ピンの指定に基づき、その供給電圧から各ピンのＩ／Ｆ電圧を特定する手段と、
   接続されるピンの上記Ｉ／Ｆ電圧を比較することにより接続違反の可否を判断する手段とを備え、
   使用する電源に合わせて各シンボルのピンの電気的な値を変更せずに、部品間の接続違反を検出することを特徴とする回路デザイン電気的チェックシステム。
2. 請求項１に記載の回路デザイン電気的チェックシステムにおいて、
   各入出力ピンのトレーラント値に式を設定する手段を備え、
   供給される電源電圧値によりチェックすべき電圧を可変にすることを特徴とする回路デザイン電気的チェックシステム。
3. 請求項１または２のいずれか一項に記載の回路デザイン電気的チェックシステムにおいて、
   各入出力ピンに対してパーシャルパワーダウンへの対応の有無を設定する手段と、
   パーシャルパワーダウンの対象電源を指定する手段と、
   ピンがパーシャルパワーダウンの対象となるか、および、ピンがパーシャルパワーダウンに対応しているかに基づき、パーシャルパワーダウン時の接続関係をチェックする手段とを備え、
   部分的な電源ダウンに対応した回路構成か否かを確認することを特徴とする回路デザイン電気的チェックシステム。
4. 請求項１乃至３のいずれか一項に記載の回路デザイン電気的チェックシステムにおいて、
   部品の実装／非実装を指定する手段を備え、
   指定された実装／非実装の状態での電気的なチェックを行うことを特徴とする回路デザイン電気的チェックシステム。
5. 回路デザインでのシンボルに電気情報を付加するにあたり、各入出力ピンに対して供給電源ピンを指定する工程と、
   上記供給電源ピンの指定に基づき、その供給電圧から各ピンのＩ／Ｆ電圧を特定する工程と、
   接続されるピンの上記Ｉ／Ｆ電圧を比較することにより接続違反の可否を判断する工程とを備え、
   使用する電源に合わせて各シンボルのピンの電気的な値を変更せずに、部品間の接続違反を検出することを特徴とする回路デザイン電気的チェック方法。
6. 請求項５に記載の回路デザイン電気的チェック方法において、
   各入出力ピンのトレーラント値に式を設定する工程を備え、
   供給される電源電圧値によりチェックすべき電圧を可変にすることを特徴とする回路デザイン電気的チェック方法。
7. 請求項５または６のいずれか一項に記載の回路デザイン電気的チェック方法において、
   各入出力ピンに対してパーシャルパワーダウンへの対応の有無を設定する工程と、
   パーシャルパワーダウンの対象電源を指定する工程と、
   ピンがパーシャルパワーダウンの対象となるか、および、ピンがパーシャルパワーダウンに対応しているかに基づき、パーシャルパワーダウン時の接続関係をチェックする工程とを備え、
   部分的な電源ダウンに対応した回路構成か否かを確認することを特徴とする回路デザイン電気的チェック方法。
8. 請求項５乃至７のいずれか一項に記載の回路デザイン電気的チェック方法において、
   部品の実装／非実装を指定する工程を備え、
   指定された実装／非実装の状態での電気的なチェックを行うことを特徴とする回路デザイン電気的チェック方法。