CN117669479A - Pcb走线设计检测方法、装置、终端设备和存储介质 - Google Patents
Pcb走线设计检测方法、装置、终端设备和存储介质 Download PDFInfo
- Publication number
- CN117669479A CN117669479A CN202211048393.4A CN202211048393A CN117669479A CN 117669479 A CN117669479 A CN 117669479A CN 202211048393 A CN202211048393 A CN 202211048393A CN 117669479 A CN117669479 A CN 117669479A
- Authority
- CN
- China
- Prior art keywords
- routing
- trace
- wire
- target
- parameter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 120
- 238000013461 design Methods 0.000 title claims abstract description 114
- 238000003860 storage Methods 0.000 title claims abstract description 21
- 230000002159 abnormal effect Effects 0.000 claims abstract description 91
- 238000000034 method Methods 0.000 claims abstract description 41
- 238000004590 computer program Methods 0.000 claims description 13
- 238000012512 characterization method Methods 0.000 claims description 9
- 230000004044 response Effects 0.000 claims description 4
- 238000007689 inspection Methods 0.000 claims 1
- 230000002457 bidirectional effect Effects 0.000 abstract description 4
- 230000008569 process Effects 0.000 description 21
- 230000005856 abnormality Effects 0.000 description 14
- 230000006870 function Effects 0.000 description 14
- 238000010586 diagram Methods 0.000 description 13
- 238000012545 processing Methods 0.000 description 8
- 238000012790 confirmation Methods 0.000 description 5
- 238000012938 design process Methods 0.000 description 4
- 238000007726 management method Methods 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 3
- 238000012217 deletion Methods 0.000 description 3
- 230000037430 deletion Effects 0.000 description 3
- 238000005457 optimization Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000012854 evaluation process Methods 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- 230000010076 replication Effects 0.000 description 1
- 238000011895 specific detection Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明实施例公开了PCB走线设计检测方法、装置、设备和存储介质,该方法接收检测操作,检测操作用于指示检测PCB版图中的异常走线;响应于检测操作,获取目标走线参数和实际走线参数,目标走线参数为预先存储的第一走线在目标网络层中的走线参数,实际走线参数为第一走线在目标网络层中的实际走线参数;第一走线为PCB版图中的走线;根据目标走线参数和实际走线参数,确定第一走线是否为异常走线;若确定第一走线为异常走线,则显示第一走线的信息。本方案实现对每条走线的设计阻抗和实际走线参数进行双向匹配,避免遗漏不满足设计阻抗或设计走线参数的走线。
Description
技术领域
本发明实施例涉及PCB设计技术领域,尤其涉及PCB走线设计检测方法、装置、终端设备和存储介质。
背景技术
PCB(Printed Circuit Board,印制电路板)的设计是以电路原理图为根据,实现电路设计者所需的功能。PCB上导线的特性阻抗是电路设计的一个重要指标,特别在高频电路的PCB设计中,必须考虑导线的特性阻抗和器件或信号所要求的特性阻抗是否一致。在设计PCB时一定要对板上走线的阻抗进行控制,才能尽可能的避免信号的反射以及其他电磁干扰和信号的不完整,保证PCB在实际使用时的稳定性,对阻抗进行控制的基本要求是PCB线路中的阻抗和发出端内部的阻抗相等,这一要求称为“阻抗匹配”,而阻抗与走线方式有紧密关系。基于此,为了达到最终产品的阻抗基本要求,在设计的时候必须管控走线与其阻抗匹配。
在现有的PCB设计中,对走线的阻抗管控是预先设置阻抗规则,PCB设计软件自带的DRC(Design rules checking,设计规则检查)功能会检测出不满足阻抗设计的地方,就会报DRC检测异常,设计者可根据DRC检测异常来检查有问题的走线。
发明人使用现有的方式进行走线的阻抗管控时发现,通过模拟计算阻抗的方式对于某些走线的管控可能存在设计阻抗或者设计线宽线距检测遗漏。
发明内容
本发明提供了一种PCB走线设计检测方法、装置、终端设备和存储介质,以解决现有对于某些走线的管控可能存在设计阻抗或者设计线宽线距检测遗漏的技术问题。
第一方面,本发明实施例提供了一种PCB走线设计检测方法,包括:
接收检测操作,检测操作用于指示检测PCB版图中的异常走线;
响应于检测操作,获取目标走线参数和实际走线参数,目标走线参数为预先存储的第一走线在目标网络层中的走线参数,实际走线参数为第一走线在目标网络层中的实际走线参数;第一走线为PCB版图中的走线;
根据目标走线参数和实际走线参数,确定第一走线是否为异常走线;
若确定第一走线为异常走线,则显示第一走线的信息。
第二方面,本发明实施例还提供了一种PCB走线设计检测装置,包括:
操作接收单元,用于接收检测操作,检测操作用于指示检测PCB版图中的异常走线;
参数获取单元,用于响应于检测操作,获取目标走线参数和实际走线参数,目标走线参数为预先存储的第一走线在目标网络层中的走线参数,实际走线参数为第一走线在目标网络层中的实际走线参数;第一走线为PCB版图中的走线;
走线确定单元,用于根据目标走线参数和实际走线参数,确定第一走线是否为异常走线;
异常显示单元,用于若确定第一走线为异常走线,则显示第一走线的信息。
第三方面,本发明实施例还提供了一种终端设备,包括:
一个或多个处理器;
存储器,用于存储一个或多个计算机程序;
当一个或多个计算机程序被一个或多个处理器执行,使得终端设备实现如第一方面所述的PCB走线设计检测方法。
第四方面,本发明实施例还提供了计算机可读存储介质,其上存储有计算机程序,该计算机程序被处理器执行时实现如第一方面所述的PCB走线设计检测方法。
上述PCB走线设计检测方法、装置、终端设备和存储介质,接收检测操作,检测操作用于指示检测PCB版图中的异常走线;响应于检测操作,获取目标走线参数和实际走线参数,目标走线参数为预先存储的第一走线在目标网络层中的走线参数,实际走线参数为第一走线在目标网络层中的实际走线参数;第一走线为PCB版图中的走线;根据目标走线参数和实际走线参数,确定第一走线是否为异常走线;若确定第一走线为异常走线,则显示第一走线的信息。通过对PCB走线进行基准配置,设置不同阻抗对应的目标走线参数,在对PCB版图进行阻抗管控时,先获取各个走线的设计阻抗和实际走线参数,根据设计阻抗将实际走线参数与基准配置中各个阻抗对应的目标走线参数进行匹配,从而实现对每条走线的设计阻抗和实际走线参数进行双向匹配,避免遗漏不满足设计阻抗或设计走线参数的走线。
附图说明
图1为本发明实施例提供的一种PCB走线设计检测方法的方法流程图;
图2为本发明实施例提供的走线检测操作的示意图;
图3为本发明实施例提供的一种PCB走线设计检测方法中初始显示参数和后续显示参数的示意图;
图4为本发明实施例提供的一种PCB走线设计检测装置的结构示意图;
图5为本发明实施例提供的一种终端设备的结构示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是,此处所描述的具体实施例用于解释本发明,而非对本发明的限定。另外还需要说明的是,为了便于描述,附图中仅示出了与本发明相关的部分而非全部结构。
需要注意的是,由于篇幅所限,本申请说明书没有穷举所有可选的实施方式,本领域技术人员在阅读本申请说明书后,应该能够想到,只要技术特征不互相矛盾,那么技术特征的任意组合均可以构成可选的实施方式。
下面对各实施例进行详细说明。
图1为本发明实施例提供的一种PCB走线设计检测方法的方法流程图,该PCB走线设计检测方法,用于终端设备,如图所示,该PCB走线设计检测方法,包括:
步骤S101:接收检测操作,检测操作用于指示检测PCB版图中的异常走线。
在PCB设计中,管控走线阻抗的方式主要是设置好阻抗规则,这种设计规则主要是约束走线的阻抗和线宽线距,该设计规则的应用是在PCB设计完成后,由系统自带的DRC功能根据走线的设计参数评估阻抗和线宽线距,如果检测到不满足阻抗设计的走线,输出检测结果提醒设计者优化对应的走线。但是DRC功能的具体评估过程是利用模拟软件计算阻抗之后与目标阻抗进行对比,或者对线宽线距进行对比。不同模拟软件中计算阻抗的方式不同,计算的阻抗即使与目标阻抗一致,也不能保证阻抗的线宽满足目标阻抗的线宽设计要求。另外,实际进行线宽线距检测的时候,一般只管控最小值,不管控阻最大值max;而且有可能出现在区域规则内的走neck模式的信号线,这种信号线虽然满足设计要求,不会显示RDC,但其实可以按正常阻抗设计提示优化。还有差分信号耦合电容前后阻抗可能不一致(例如一端85欧姆,一端控50欧姆单线且走线很短),模型赋值后在不耦合长度满足设计要求的情况下,是不会报DRC。其他例如复用的电路模块可能因为复制前后的阻抗、线宽或线距的不同,也可能出现没有被软件自带的DRC功能检测出来的情况,设计者就很难管控到这些不满足阻抗设计要求的信号。整体而言,现有的基于阻抗规则的DRC检测,可能会出现对于某些走线的管控可能存在设计阻抗或者设计线宽线距检测遗漏的情况。
在本方案中,设计新的走线检测策略,在检测前配置PCB版图中走线的基准配置,即第一走线的目标走线参数,PCB版图可以有多层网络层,对应于不同的目标网络层,第一走线的目标走线参数可能不同。进行基准配置的过程可以是接收配置操作;配置操作用于指示配置第一走线对应的阻抗在目标网络层中的目标走线参数;关联存储阻抗和对应的目标走线参数。在基准配置中,第一走线的种类以阻抗的大小进行区分,即每种阻抗对应一组目标走线参数,并将每种阻抗和对应的目标走线参数关联记录。PCB的设计过程中添加的第一走线,对应有阻抗和走线参数的设计,阻抗和走线参数的设计应该满足某一设计要求,即满足基准配置中记录的阻抗和对应的目标走线参数。在PCB设计过程中可以按设计者的习惯进行设计,在设计完成后或设计过程中,可以对已设计的内容通过本方案进行走线检测,确认出实际设计不满足相应目标走线参数的第一走线。在具体的配置过程中,对应于每种阻抗,其目标走线参数包括目标线度和目标线距,对应的,后续检测过程从PCB版图中获取的实际走线参数包括实际线宽和实际线距。其中线宽指一条走线垂直于连接方向上的宽度,线距指相邻两条走线的距离。当然,目标走线参数最少包括第一走线的目标线宽,对应的,实际走线参数最少包括第一走线的实际线宽。
需要说明的是,每种阻抗和对应的目标走线参数并不表示一定对应有一个独立的文件进行记录,可以是在一个文件中以基准配置为单位,记录多条数据,即一个文件中记录不同目标网络层中的多种阻抗和对应的目标走线参数。
已设计的PCB版图作为待检测的PCB版图,在显示该PCB版图的基础上,接收检测操作。接收检测操作具体可以是接收到对设计软件的菜单栏中设定控件的触发操作,或者是接收到走线检测对应快捷按键的触发操作,还可以是通过对菜单栏中操作打开专用于走线检测的窗口之后,在窗口中接收检测操作。图2所示的检测控制窗口10即为一种示例性的专用于走线检测的窗口,在检测控制窗口10中接收到对“确认”对应的走线识别控件11的触发操作,即开始走线检测过程。
步骤S102:响应于检测操作,获取目标走线参数和实际走线参数。
在接收到检测操作之后,作为走线检测的开始,识别PCB版图中的走线以及对应的设计阻抗(即该走线设计完成后在PCB版图中的实际阻抗)和实际走线参数。在用于实施本方案的PCB版图中,可以包括多个网络层,走线在设计时即对应设置名称和对应的设计阻抗,这些信息可以直接读取,走线在PCB版图中有明确的位置信息,根据位置信息即可获取实际走线参数。目标走线参数为预先存储的第一走线在目标网络层中的走线参数,实际走线参数为第一走线在目标网络层中的实际走线参数;第一走线为PCB版图中的走线。
在基准配置中,每条基准配置包括一种阻抗和对应的目标走线参数,对于识别出的每条走线,根据其设计阻抗所处的目标网络层确认对应的目标走线参数。当然,可能出现初始未配置某一个或某几个设计阻抗对应的目标走线参数的情况,对应在步骤S102中无法获取到对应的目标走线参数,此时可以直接将这一类走线后续作为异常走线,也可以输出某些走线未确认出对应的目标走线参数的提示,根据在提示的基础上接收到的中断确认操作或继续确认操作,对应中断检测并新增目标走线参数或者忽略该提示继续进行后续步骤。具体的获取过程,可以是基于阻抗的匹配过程,即从基准配置中,确认出对应的目标网络层中与设计阻抗相同的阻抗,将该阻抗对应存储的走线参数作为该设计阻抗对应的目标走线参数。
在具体进行走线检测的过程中,可以进一步细化触发过程,实现对走线检测过程的精细控制和对走线数据的精准查看。
相当于作为一种可选的实施方案,检测操作可以是一个组合操作,组合操作中的每一个小操作对应触发检测过程中的一个处理环节。例如在图2所示的检测控制窗口10中,接收到对“确认”对应的走线识别控件11的触发操作时,识别PCB版图的目标网络层中的走线以及对应的设计阻抗和实际走线参数。后续接收到对“检测”对应的走线检测控件13的触发操作时,即为接收到参数检测操作,对应触发确定第一走线是否为异常走线的过程。
步骤S103:根据目标走线参数和实际走线参数,确定第一走线是否为异常走线。
对于每条走线的实际走线参数与对应的目标走线参数,如果相同,则确认实际走线参数匹配,如果不相同,则确认实际走线参数不匹配。例如实际线宽为5mil,目标线宽为5mil,该实际走线参数匹配;又例如实际线宽为5.5mil或4.5mil,目标线宽为5mil,该实际走线参数不匹配,该走线可以确认为异常走线。需要说明的是,实际走线参数不匹配可能不表示该走线的设计不合格,仅表示该走线的实际走线参数与保存的目标走线参数不一致,这种不一致可能实际来自实际走线参数的冗余设计。通过这种比对方式,能够将所有走线基于阻抗与目标走线参数进行检测,从而供设计者对超出目标走线参数和低于目标走线参数的走线进行进一步判断,确保对所有走线的实际走线参数进行精确判断。
在根据实际走线参数与目标走线参数是否相同确定异常走线之外,还可以是通过实际走线参数与目标走线参数的偏差范围确定异常走线,即确定目标走线参数与实际走线参数之间的差值;若差值位于预设范围内,确定第一走线不属于异常走线;若差值未位于预设范围内,确定第一走线为异常走线。预设范围根据具体产品和第一走线的设计需要确定,例如预设范围是以目标走线参数为中心的正负范围,预设范围是以目标走线为下限的负值范围。
步骤S104:若确定第一走线为异常走线,则显示第一走线的信息。
确定为异常走线的第一走线的信息,可以在检测结束后即进行详细显示。具体显示时以走线清单的形式显示第一走线的表征信息和异常信息,其中表征信息用于向用户区别标识异常的第一走线具体是PCB版图中的哪条第一走线,异常信息用于向用户标识异常状态。表征信息可以包括位置信息和名称信息中的至少一个,通过其中任意一个即可向用户起到标识作用。异常信息可以包括实际走线信息和目标走线信息,用户可以通过实际走线信息和目标走线信息确认第一走下的异常状态。
在具体检测过程中,在最初可以不显示确定为异常走线的第一走线的具体信息,可以先通过显示异常的第一走线的数量供设计者确认走线检测的大体情况,数量包括异常的第一走线的绝对数量,还可以包括异常的第一走线在所有走线中的比例,设计者根据数量信息确认后续的处理策略。关于数量信息的显示可以如图2所示,“不匹配数量”后的方框中即用于填入数量信息进行显示。
在显示异常的第一走线的数量的基础上,再通过具体操作对异常的第一走线的内容进行查看。
在图2所示的检测控制窗口10的基础上,当接收到对“查看”对应的信息查看控件12的触发操作,则确认接收到信息查看操作。响应于信息查看操作,弹出走线清单显示异常的第一走线的表征信息和异常信息,具体表征信息和异常信息与前一直接弹出走线清单的实现方式中相同。
如图3所示,以走线清单20的形式显示每个异常的第一走线的详细信息。走线清单20以行列结构显示每个异常的第一走线的详细信息,在该行列结构中,第一行是表头21,表头21中的每一格标识了该列对应记录的信息属性,例如“阻抗类型”表示走线的设计阻抗,对应也是配置阻抗;“目标线宽”表示走线的目标走线参数中的目标线宽;“走线名称”表示设计者为走线配置的名称,名称信息体现了一条走线的设计目标的核心信息(例如连接两个元器件或传输某一信息),设计者可以通过名称信息快速复盘关于该走线最初的设计思路;“实际线宽”表示进行检测时走线实际设计得到的线宽;“走线位置”表示走线的位置信息,一般以位置坐标的形式记录。从第二行开始每一行是一条异常的第一走线的走线信息记录22,走线信息记录22中每一格记录表头21中标识的信息属性对应的具体信息,例如其中的第一条走线信息记录22表示该异常的第一走线的设计阻抗(配置阻抗)为40欧姆,目标线宽5.5mil,名称信息为“M_B_ACT_N”,实际线宽为5mil,位置信息为(3248.35 3548.41)。
在具体显示走线清单时,可以在走线清单中,根据异常的第一走线的异常类型按不同的显示属性进行显示。例如实际走线参数大于目标走线参数的第一走线,以一种颜色或图案的背景进行显示;实际走线参数小于目标走线参数的第一走线,以另一种颜色或图案的背景进行显示。设计者可以根据异常类型对第一走线快速确认对应的优化策略,例如实际走线参数大于目标走线参数的第一走线,可以保持当前的实际走线参数,也可以适当降低实际走线参数;对于实际走线参数小于目标走线参数的第一走线,则有较大的可能性需要提高实际走线参数,即增加线宽或线距。另外,如果走线的设计阻抗在基准配置中没有对应配置阻抗,也作为异常的第一走线,此时需要设计者直接在走线清单判断这种第一走线的实际走线参数是否满足设计要求,或者添加对应的基准配置,重新执行本方案进行检测。
对于走线清单中显示的第一走线,可以通过步骤S1051进行具体查看,也可以通过步骤S1061和步骤S1062确认该第一走线的实际走线参数正常,不需要进行调整优化。
步骤S1051:接收对走线清单中任意一条信息的走线查看操作,在PCB版图中突出显示对应的第一走线。
接收到作用于走线清单中的一条走线信息记录的双击操作,或者接收到右键查看操作,或者选中一条走线信息记录后在弹出的查看控件接收到触发操作,则确认接收到走线查看操作,该走线查看操作对应的走线信息中的名称信息或位置信息对应的第一走线即为待查看的第一走线。
响应于走线查看操作,从走线清单中获取待查看的第一走线的位置,根据位置在PCB版图进行突出显示,即可完成对应走线的突出显示,突出显示具体可以是高亮显示、局部放大显示、改变背景色、改变走线颜色、添加标注等方式。在突出显示第一走线之后,可以根据检测结果对该第一走线继续进行设计调整,例如实际走线参数过大,对应适当调小;实际走线参数过小,对应适当调大。在调整完成后,可以再次进行走线检测,重新执行本方案根据第一走线的实际走线参数与对应的目标走线参数确认该第一走线是否异常。
另外,在突出显示对应的第一走线的同时,可以在PCB版图上置顶显示走线清单,设计者在PCB版图上完成对一个第一走线的调整之后,可以直接在走线清单中继续执行步骤S1061,快速进入下一第一走线的查看和调整过程,避免在PCB版图和走线清单之间的来回切换。
步骤S1061:接收异常删除操作,异常删除操作对应于走线清单中的至少一条目标信息。
接收到作用于走线清单中的一条走线信息记录的右键确认操作,或者选中至少一条走线信息记录后在弹出的确认控件接收到触发操作,则确认接收到异常删除操作,相关的走线信息记录即为异常删除操作对应的目标信息,该异常删除操作对应的至少一条目标信息即为待删除的目标信息。
步骤S1062:响应于异常删除操作,将目标信息从走线清单中删除。
在走线清单中对目标信息的删除操作用于确认该目标信息对应的第一走线的实际走线参数满足设计要求,不需要改变其在PCB版图中的设计内容。在具体实现过程中,还可以临时记录删除的第一走线的设计阻抗和实际走线参数,在后续检测过程中,在这些第一走线的设计阻抗和实际走线参数不变的情况下,不再将其确认为异常的第一走线,从而减少后续检测过程中的重复处理,也精简了走线清单中走线信息记录的数量,对异常的第一走线的显示更加聚焦。
基于图2和图3所示的实现方式中,对PCB走线的检测在图2所示的操作界面中,通过检测控制窗口10实现对操作的接收和整体统计的展示,在图3所示的操作界面中,通过走线清单20实现对具体异常的第一走线的信息呈现和具体选择。应当理解,以上只是一种示例性的信息呈现和交互方式。如前文所述,在实际实现时,确定异常的第一走线后也可以是数量和具体异常的第一走线的信息同时显示,并且可以是检测操作的接收和具体异常的第一走线的信息显示在同一窗口中完成。例如在图2的基础上,可以没有“确认”对应的走线识别控件11和“查看”对应的信息查看控件12,可以只设置“检测”对应的走线检测控件13和“结束”对应的检测结束控件14。在这种控件设置的基础上,检测到作用于走线检测控件13的走线检测操作后,直接完成从将确定为异常的第一走线对应的详细信息,以走线清单的形式显示于同一窗口中,即图3所示的走线清单20可以不通过独立的窗口显示,而是显示在图2所示的检测控制窗口10中,即与检测操作的相关控件一起显示。基于这种设计,可以在对异常的第一走线进行调整后一键进行重新检测和异常的第一走线的显示。图2和图3中各个控件的标识以及控件的布局,也只是在本方案整体设计下的一种示例性的说明,不表示必然以此进行标识和布局,其它可用于实现本方案整体设计的标识和布局均不脱离本方案的设计范围。
另外需要说明的是,本方案中对步骤的编号仅为描述方便,不表示方案的实施过程必然按照步骤编号全部且顺序执行。例如可能在步骤S104之后,设计者需要进入PCB版图查看某一异常的第一走线的状态,此时对应执行步骤S105;也可能在步骤S104之后,设计者确认某一异常的第一走线的实际走线参数满足设计需求,需要删除该异常,此时对应执行步骤S1061和步骤S1062。
上述方法,在PCB设计过程中,接收检测操作,检测操作用于指示检测PCB版图中的异常走线;响应于检测操作,获取目标走线参数和实际走线参数,目标走线参数为预先存储的第一走线在目标网络层中的走线参数,实际走线参数为第一走线在目标网络层中的实际走线参数;第一走线为PCB版图中的走线;根据目标走线参数和实际走线参数,确定第一走线是否为异常走线;若确定第一走线为异常走线,则显示第一走线的信息。通过对PCB走线进行基准配置,设置不同阻抗对应的目标走线参数,在对PCB版图进行阻抗管控时,先获取各个走线的设计阻抗和实际走线参数,将实际走线参数与基准配置中各个设计阻抗对应的基准走线参数进行匹配,从而实现对每条走线的设计阻抗和实际走线参数进行双向匹配,避免遗漏不满足设计阻抗或设计线宽线距的走线。整体而言,本方案中在基准配置的基础上进行走线检测,能够实现对每一走线的设计阻抗和实际走线参数的双向匹配,在固定的设计阻抗的基础上,确认出实际走线参数与基准走线参数不匹配的目标走线,设计者在目标目标走线的基础上可以快速确认其是否达到设计要求并对应进行优化,实现了走线的精准无遗漏的检测。
图4为本发明实施例提供的一种PCB走线设计检测装置的结构示意图。参考图4,该PCB走线设计检测装置,该PCB走线设计检测装置用于终端设备,包括操作接收单元210、参数获取单元220、走线确定单元230和异常显示单元240。
其中,操作接收单元210,用于接收检测操作,检测操作用于指示检测PCB版图中的异常走线;参数获取单元220,用于响应于检测操作,获取目标走线参数和实际走线参数,目标走线参数为预先存储的第一走线在目标网络层中的走线参数,实际走线参数为第一走线在目标网络层中的实际走线参数;第一走线为PCB版图中的走线;走线确定单元230,用于根据目标走线参数和实际走线参数,确定第一走线是否为异常走线;异常显示单元240,用于若确定第一走线为异常走线,则显示第一走线的信息。
在上述实施例的基础上,PCB走线设计检测装置还包括:
接收配置操作;配置操作用于指示配置第一走线对应的阻抗在目标网络层中的目标走线参数;
关联存储阻抗和对应的目标走线参数。
在上述实施例的基础上,走线确定单元230包括:
差值确定模块,用于确定目标走线参数与实际走线参数之间的差值;
第一确定模块,用于若差值位于预设范围内,确定第一走线不属于异常走线;
第二确定模块,用于若差值未位于预设范围内,确定第一走线为异常走线。
在上述实施例的基础上,异常显示单元240包括:
异常清单显示模块,用于若确定第一走线为异常走线,则弹出走线清单显示第一走线的表征信息和异常信息。
在上述实施例的基础上,PCB走线设计检测装置还包括:
异常走线查看单元,用于接收对走线清单中任意一条信息的查看操作,在PCB版图中突出显示对应的第一走线。
在上述实施例的基础上,PCB走线设计检测装置还包括:
第二操作接收单元,用于接收异常删除操作,异常删除操作对应于走线清单中的至少一条目标信息;
异常信息删除单元,用于响应于异常删除操作,将目标信息从走线清单中删除。
在上述实施例的基础上,表征信息包括位置信息和名称信息中的至少一个。
在上述实施例的基础上,异常信息包括实际走线信息和目标走线信息。
在上述实施例的基础上,目标走线参数包括第一走线的目标线宽,实际走线参数包括第一走线的实际线宽;
或者,
目标走线参数包括第一走线的目标线宽和目标线距,实际走线参数包括第一走线的实际线宽和实际线距。
本发明实施例提供的PCB走线设计检测装置包含在终端设备中,且可用于执行上述实施例中提供的任一PCB走线设计检测方法,具备相应的功能和有益效果。
值得注意的是,上述PCB走线设计检测装置的实施例中,所包括的各个单元和模块只是按照功能逻辑进行划分的,但并不局限于上述的划分,只要能够实现相应的功能即可;另外,各功能单元的具体名称也只是为了便于相互区分,并不用于限制本发明的保护范围。
图5为本发明实施例提供的一种终端设备的结构示意图。如图5所示,该终端设备包括处理器310、存储器320、输入装置330、输出装置340以及通信装置350;终端设备中处理器310的数量可以是一个或多个,图5中以一个处理器310为例;终端设备中的处理器310、存储器320、输入装置330、输出装置340以及通信装置350可以通过总线或其他方式连接,图5中以通过总线连接为例。
存储器320作为一种计算机可读存储介质,可用于存储软件程序、计算机可执行程序以及模块,如本发明实施例中的PCB走线设计检测方法对应的程序指令/模块(例如,PCB走线设计检测装置中的操作接收单元210、参数获取单元220、走线确定单元230和异常显示单元240)。处理器310通过运行存储在存储器320中的软件程序、指令以及模块,从而执行终端设备的各种功能应用以及数据处理,即实现上述的PCB走线设计检测方法。
存储器320可主要包括存储程序区和存储数据区,其中,存储程序区可存储操作系统、至少一个功能所需的应用程序;存储数据区可存储根据终端设备的使用所创建的数据等。此外,存储器320可以包括高速随机存取存储器,还可以包括非易失性存储器,例如至少一个磁盘存储器件、闪存器件、或其他非易失性固态存储器件。在一些实例中,存储器320可进一步包括相对于处理器310远程设置的存储器,这些远程存储器可以通过网络连接至终端设备。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。
输入装置330可用于接收输入的数字或字符信息,以及产生与终端设备的用户设置以及功能控制有关的键信号输入。输出装置340可包括显示屏等显示设备。
上述终端设备包含PCB走线设计检测装置,可以用于执行任意PCB走线设计检测方法,具备相应的功能和有益效果。
本发明实施例还提供一种计算机可读存储介质,其上存储有计算机程序,该计算机程序被处理器执行时实现本申请任意实施例中提供的PCB走线设计检测方法中的相关操作,且具备相应的功能和有益效果。
本领域内的技术人员应明白,本申请的实施例可提供为方法、系统、或计算机程序产品。
因此,本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且,本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。本申请是参照根据本申请实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器,使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中,使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品,该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上,使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理,从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
在一个典型的配置中,计算设备包括一个或多个处理器(CPU)、输入/输出接口、网络接口和内存。存储器可能包括计算机可读介质中的非永久性存储器,随机存取存储器(RAM)和/或非易失性内存等形式,如只读存储器(ROM)或闪存(flash RAM)。存储器是计算机可读介质的示例。
计算机可读介质包括永久性和非永久性、可移动和非可移动媒体可以由任何方法或技术来实现信息存储。信息可以是计算机可读指令、数据结构、程序的模块或其他数据。计算机的存储介质的例子包括,但不限于相变内存(PRAM)、静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)、其他类型的随机存取存储器(RAM)、只读存储器(ROM)、电可擦除可编程只读存储器(EEPROM)、快闪记忆体或其他内存技术、只读光盘只读存储器(CD-ROM)、数字多功能光盘(DVD)或其他光学存储、磁盒式磁带,磁带磁磁盘存储或其他磁性存储设备或任何其他非传输介质,可用于存储可以被计算设备访问的信息。按照本文中的界定,计算机可读介质不包括暂存电脑可读媒体(transitory media),如调制的数据信号和载波。
还需要说明的是,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括要素的过程、方法、商品或者设备中还存在另外的相同要素。
注意,上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解,本发明不限于这里所述的特定实施例,对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此,虽然通过以上实施例对本发明进行了较为详细的说明,但是本发明不仅仅限于以上实施例,在不脱离本发明构思的情况下,还可以包括更多其他等效实施例,而本发明的范围由所附的权利要求范围决定。
Claims (12)
1.一种PCB走线设计检测方法,其特征在于,包括:
接收检测操作,所述检测操作用于指示检测PCB版图中的异常走线;
响应于所述检测操作,获取目标走线参数和实际走线参数,所述目标走线参数为预先存储的第一走线在目标网络层中的走线参数,所述实际走线参数为所述第一走线在所述目标网络层中的实际走线参数;所述第一走线为所述PCB版图中的走线;
根据所述目标走线参数和所述实际走线参数,确定所述第一走线是否为异常走线;
若确定所述第一走线为异常走线,则显示所述第一走线的信息。
2.根据权利要求1所述的PCB走线设计检测方法,其特征在于,所述PCB走线设计检测方法还包括:
接收配置操作;所述配置操作用于指示配置所述第一走线对应的阻抗在所述目标网络层中的所述目标走线参数;
关联存储所述阻抗和对应的目标走线参数。
3.根据权利要求1或2所述的PCB走线设计检测方法,其特征在于,所述根据所述目标走线参数和所述实际走线参数,确定所述第一走线是否为异常走线”包括:
确定所述目标走线参数与所述实际走线参数之间的差值;
若所述差值位于预设范围内,确定所述第一走线不属于异常走线;
若所述差值未位于预设范围内,确定所述第一走线为异常走线。
4.根据权利要求1或2所述的PCB走线设计检测方法,其特征在于,所述若确定所述第一走线为异常走线,则显示所述第一走线的信息,包括:
若确定所述第一走线为异常走线,则弹出走线清单显示所述第一走线的表征信息和异常信息。
5.根据权利要求4所述的PCB走线设计检测方法,其特征在于,所述若确定所述第一走线为异常走线,则显示所述第一走线的信息之后,包括:
接收对所述走线清单中任意一条信息的走线查看操作,在所述PCB版图中突出显示对应的第一走线。
6.根据权利要求4所述的PCB走线设计检测方法,其特征在于,所述若确定所述第一走线为异常走线,则显示所述第一走线的信息之后,包括:
接收异常删除操作,所述异常删除操作对应于所述走线清单中的至少一条目标信息;
响应于所述异常删除操作,将所述目标信息从所述走线清单中删除。
7.根据权利要求4所述的PCB走线设计检测方法,其特征在于,所述表征信息包括位置信息和名称信息中的至少一个。
8.根据权利要求4所述的PCB走线设计检测方法,其特征在于,所述异常信息包括实际走线信息和目标走线信息。
9.根据权利要求1或2所述的PCB走线设计检测方法,其特征在于,所述目标走线参数包括所述第一走线的目标线宽,所述实际走线参数包括所述第一走线的实际线宽;
或者,
所述目标走线参数包括所述第一走线的目标线宽和目标线距,所述实际走线参数包括所述第一走线的实际线宽和实际线距。
10.一种PCB走线设计检测装置,其特征在于,包括:
操作接收单元,用于接收检测操作,所述检测操作用于指示检测PCB版图中的异常走线;
参数获取单元,用于响应于所述检测操作,获取目标走线参数和实际走线参数,所述目标走线参数为预先存储的第一走线在目标网络层中的走线参数,所述实际走线参数为所述第一走线在所述目标网络层中的实际走线参数;所述第一走线为所述PCB版图中的走线;
走线确定单元,用于根据所述目标走线参数和所述实际走线参数,确定所述第一走线是否为异常走线;
异常显示单元,用于若确定所述第一走线为异常走线,则显示所述第一走线的信息。
11.一种终端设备,其特征在于,包括:
一个或多个处理器;
存储器,用于存储一个或多个计算机程序;
当所述一个或多个计算机程序被所述一个或多个处理器执行,使得所述终端设备实现如权利要求1-9任一所述的PCB走线设计检测方法。
12.一种计算机可读存储介质,其上存储有计算机程序,其特征在于,该计算机程序被处理器执行时实现如权利要求1-9任一所述的PCB走线设计检测方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211048393.4A CN117669479A (zh) | 2022-08-30 | 2022-08-30 | Pcb走线设计检测方法、装置、终端设备和存储介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211048393.4A CN117669479A (zh) | 2022-08-30 | 2022-08-30 | Pcb走线设计检测方法、装置、终端设备和存储介质 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN117669479A true CN117669479A (zh) | 2024-03-08 |
Family
ID=90064874
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211048393.4A Pending CN117669479A (zh) | 2022-08-30 | 2022-08-30 | Pcb走线设计检测方法、装置、终端设备和存储介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117669479A (zh) |
-
2022
- 2022-08-30 CN CN202211048393.4A patent/CN117669479A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7430729B2 (en) | Design rule report utility | |
US10838390B2 (en) | Program creation support apparatus, control method for program creation support apparatus, and control program for program creation support apparatus | |
CN109492310B (zh) | 一种线路检查的方法及检查装置 | |
US8413097B2 (en) | Computing device and method for checking design of printed circuit board layout file | |
CN111858207B (zh) | 一种SoC芯片验证测试系统及方法 | |
CN114357932B (zh) | 信号线的布线方法、装置、设备及可读存储介质 | |
US7533005B2 (en) | System and method for checking a reference plane of a signal trace in a PCB | |
CN117669479A (zh) | Pcb走线设计检测方法、装置、终端设备和存储介质 | |
CN116846768A (zh) | 一种针对网络拓扑结构的展示方法、装置及电子设备 | |
JP2015228078A (ja) | 情報処理装置、方法及びプログラム | |
CN113778399B (zh) | 一种底层通道的配置方法及装置 | |
CN114025481B (zh) | 一种识别并管理阻抗线的方法及其系统 | |
US8473892B1 (en) | Computer aided design system and method | |
US8370790B2 (en) | Computer aided design system for checking dimensions of patterns and method | |
CN109862699B (zh) | Pcb制作工艺的选择方法、装置、设备及存储介质 | |
JP3150527B2 (ja) | プリント配線板の改造支援装置 | |
CN112684314A (zh) | 电路板的缺陷信息显示方法及其系统 | |
CN108965987A (zh) | 电视节目存储方法、电视机、移动终端及存储介质 | |
CN114564911A (zh) | 高速信号线的走线方法、装置、设备及可读存储介质 | |
JP3605822B2 (ja) | プリント配線基板のジャンパ布線方法および装置 | |
US10445459B1 (en) | Interactive routing with poly vias | |
CN116737231A (zh) | 自动光学检测软件的适配方法、电子设备以及存储介质 | |
CN116776818A (zh) | 连锡风险提示方法、装置、终端设备和存储介质 | |
CN117377204A (zh) | Pcb引脚标识处理方法、装置、设备及存储介质 | |
CN116540920A (zh) | 一种数据写入方法、装置以及电子设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |