CN111144060B - 一种pcb差分高速信号线的走线方法、装置及设备 - Google Patents

一种pcb差分高速信号线的走线方法、装置及设备 Download PDF

Info

Publication number
CN111144060B
CN111144060B CN201911386571.2A CN201911386571A CN111144060B CN 111144060 B CN111144060 B CN 111144060B CN 201911386571 A CN201911386571 A CN 201911386571A CN 111144060 B CN111144060 B CN 111144060B
Authority
CN
China
Prior art keywords
speed signal
differential high
signal line
generated
pcb
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911386571.2A
Other languages
English (en)
Other versions
CN111144060A (zh
Inventor
马龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Inspur Intelligent Technology Co Ltd
Original Assignee
Suzhou Inspur Intelligent Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Inspur Intelligent Technology Co Ltd filed Critical Suzhou Inspur Intelligent Technology Co Ltd
Priority to CN201911386571.2A priority Critical patent/CN111144060B/zh
Publication of CN111144060A publication Critical patent/CN111144060A/zh
Application granted granted Critical
Publication of CN111144060B publication Critical patent/CN111144060B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明公开了一种PCB差分高速信号线的走线方法，通过基于PCB设计工具预设用于计算待生成差分高速信号线函数的布线参数的函数，用于描述待生成差分高速信号线的参数值与目标PCB的差分高速信号线走线方案的转换关系，而后获取目标PCB的待生成差分高速信号线的参数值，应用PCB设计工具调用预设的函数，根据待生成差分高速信号线的参数值生成目标PCB的差分高速信号线走线方案，从而可以一次性输入参数并完成目标PCB的整体的差分高速信号线走线方案，进而省时省力，节约设计人员的人力成本，提高了PCB设计效率。本发明还公开了一种PCB差分高速信号线的走线装置、设备及计算机可读存储介质，具有上述有益效果。

Description

一种PCB差分高速信号线的走线方法、装置及设备
技术领域
本发明涉及PCB技术领域，特别是涉及一种PCB差分高速信号线的走线方法、装置、设备及计算机可读存储介质。
背景技术
图1为一种10°PCB差分高速信号线的走线示意图；图2为一种平行PCB差分高速信号线的走线示意图。
现有的PCB差分高速信号线，比如PCIE 4.0，如图1所示，需要以弯折形式进行走线。差分高速信号线的弯折角度通常为10°。这是由于在比较高速的电路上，使用10°左右的走线可以有效减低由于玻璃纤维问题引起的基板介电常数不均的影响，从而有效保证在高速路径上的有效介电常数的一致性，保证信号的完整，这种弯折形式的走线较多地应用于商业级产品、特别是量产的产品上。
在生成PCB差分高速信号线走线方案时，技术人员需要PCB设计软件(如Cadence)先生成如图2所示的平行信号线，再将每对差分高速信号线进行弯折调整，非常耗时耗力。
发明内容
本发明的目的是提供一种PCB差分高速信号线的走线方法、装置、设备及计算机可读存储介质，用于快速生成所需的PCB差分高速信号线的走线方案。
为解决上述技术问题，本发明提供一种PCB差分高速信号线的走线方法，包括：
获取目标PCB的待生成差分高速信号线的参数值；
应用PCB设计工具，调用预设的函数，根据所述待生成差分高速信号线的参数值生成所述目标PCB的差分高速信号线走线方案；
其中，所述参数值的类型包括一条所述待生成差分高速信号线的长度、一条所述待生成差分高速信号线的折线段数量、所述待生成差分高速信号线的方向、所述待生成差分高速信号线的弯折度数、待生成差分高速信号线组的数量、一个所述待生成差分高速信号线组中两条所述待生成差分高速信号线之间的第一线间距和两个所述待生成差分高速信号线组之间的第二线间距；一个所述待生成差分高速信号线组包括两条所述待生成差分高速信号线。
可选的，所述调用预设的函数，根据所述待生成差分高速信号线的参数值生成所述目标PCB的差分高速信号线走线方案，具体为：
调用预设的三角函数，根据所述待生成差分高速信号线的参数值生成所述目标PCB的差分高速信号线走线方案。
可选的，所述获取目标PCB的待生成差分高速信号线的参数值，具体为：
获取所述待生成差分高速信号线的参数值的默认值。
可选的，所述待生成差分高速信号线的长度的默认值具体为1000密耳，所述待生成差分高速信号线的方向的默认值具体为横向，所述待生成差分高速信号线的弯折度数的默认值具体为10°，所述待生成差分高速信号线组的数量的默认值具体为4个。
可选的，一个所述待生成差分高速信号线组中两条所述待生成差分高速信号线之间的第一线间距和两个待生成差分高速信号线组之间的第二线间距具体为调用SI9000软件，根据所述目标PCB的阻抗要求和所述目标PCB介质要求计算得到。
可选的，所述获取目标PCB的待生成差分高速信号线的参数值，具体包括：
获取所述目标PCB的类型；
根据所述目标PCB的类型确定所述待生成差分高速信号线的参数值。
可选的，所述获取目标PCB的待生成差分高速信号线的参数值，具体为：
接收用户输入的所述待生成差分高速信号线的参数值。
为解决上述技术问题，本发明还提供一种PCB差分高速信号线的走线装置，包括：
获取单元，用于获取目标PCB的待生成差分高速信号线的参数值；
生成单元，用于调用预设的函数，根据所述待生成差分高速信号线的参数值生成所述目标PCB的差分高速信号线走线方案；
其中，所述参数值的类型包括一条所述待生成差分高速信号线的长度、一条所述待生成差分高速信号线的折线段数量、所述待生成差分高速信号线的方向、所述待生成差分高速信号线的弯折度数、待生成差分高速信号线组的数量、一个所述待生成差分高速信号线组中两条所述待生成差分高速信号线之间的第一线间距和两个所述待生成差分高速信号线组之间的第二线间距；一个所述待生成差分高速信号线组包括两条所述待生成差分高速信号线。
为解决上述技术问题，本发明还提供一种PCB差分高速信号线的走线设备，包括：
存储器，用于存储指令，所述指令包括上述任意一项所述PCB差分高速信号线的走线方法的步骤；
处理器，用于执行所述指令。
为解决上述技术问题，本发明还提供一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现如上述任意一项所述PCB差分高速信号线的走线方法的步骤。
本发明所提供的PCB差分高速信号线的走线方法，通过基于PCB设计工具预设用于计算待生成差分高速信号线函数的布线参数的函数，用于描述待生成差分高速信号线的参数值与目标PCB的差分高速信号线走线方案的转换关系，而后获取目标PCB的待生成差分高速信号线的参数值(包括待生成差分高速信号线的长度、待生成差分高速信号线的方向、一条待生成差分高速信号线的折线段数量、待生成差分高速信号线的弯折度数、待生成差分高速信号线组的数量、一个待生成差分高速信号线组中两条待生成差分高速信号线之间的第一线间距和两个待生成差分高速信号线组之间的第二线间距)，应用PCB设计工具调用预设的函数，根据待生成差分高速信号线的参数值生成目标PCB的差分高速信号线走线方案，从而可以一次性输入参数并完成目标PCB的一个整体的差分高速信号线走线方案，进而省时省力，节约设计人员的人力成本，提高了PCB设计效率。本发明还提供一种PCB差分高速信号线的走线装置、设备及计算机可读存储介质，具有上述有益效果，在此不再赘述。
附图说明
为了更清楚的说明本发明实施例或现有技术的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为一种PCB差分高速信号线的走线示意图；
图2为一种平行PCB差分高速信号线的走线示意图；
图3为本发明实施例提供的一种PCB差分高速信号线的走线方法的流程图；
图4为本发明实施例提供的一种图3中步骤S301的具体实施方式的流程图；
图5为本发明实施例提供的一种PCB差分高速信号线的走线装置的结构示意图；
图6为本发明实施例提供的一种PCB差分高速信号线的走线设备的结构示意图。
具体实施方式
本发明的核心是提供一种PCB差分高速信号线的走线方法、装置、设备及计算机可读存储介质，用于快速生成所需的PCB差分高速信号线的走线方案。
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
图3为本发明实施例提供的一种PCB差分高速信号线的走线方法的流程图。
如图3所示，本发明实施例提供的PCB差分高速信号线的走线方法包括：
S301：获取目标PCB的待生成差分高速信号线的参数值。
其中，参数值的类型包括一条待生成差分高速信号线的长度、一条待生成差分高速信号线的折线段数量、待生成差分高速信号线的方向、待生成差分高速信号线的弯折度数、待生成差分高速信号线组的数量、一个待生成差分高速信号线组中两条待生成差分高速信号线之间的第一线间距和两个待生成差分高速信号线组之间的第二线间距；一个待生成差分高速信号线组包括两条待生成差分高速信号线。
在具体实施中，本发明实施例提供的PCB差分高速信号线的走线方法可通过Cadence软件的内置的skill语言编写脚本实现。
其中，获取目标PCB的待生成差分高速信号线的参数值，具体可以为接收用户输入的待生成差分高速信号线的参数值。为用户提供一个交互界面以供用户输入参数值或选择参数值。
其中，参照图1和图2，假设图1为一个完整的差分高速信号线走线方案，图2为图1的平行效果。则一条待生成差分高速信号线的长度为图2中一条差分高速信号线的长度。一条待生成差分高速信号线的折线段数量为图1中一条差分高速信号线中包含的折线段的数量，也可以用每个折线段的长度代替。待生成差分高速信号线的方向为各差分高速信号线的延展方向，图1和图2所示即为横向，还可以为纵向。待生成差分高速信号线的弯折度数即为图1中的高速信号线的弯折方向与水平方向形成的角度，通常为10°，可以根据具体需求上下浮动。两条待生成差分高速信号线形成一个待生成差分高速信号线组，在图1和图2中，待生成差分高速信号线组均为16个，通常为4个或8个。
为进一步方便PCB设计工作，获取目标PCB的待生成差分高速信号线的参数值，具体可以为获取待生成差分高速信号线的参数值的默认值。通过预设待生成差分高速信号线的参数值的默认值，简化用户设置待生成差分高速信号线的参数值的过程，适用于批量PCB设计。
具体的，待生成差分高速信号线的长度的默认值具体为1000密耳，待生成差分高速信号线的方向的默认值具体为横向，待生成差分高速信号线的弯折度数的默认值具体为10°，待生成差分高速信号线组的数量的默认值具体为4个。
由于一个待生成差分高速信号线组中两条待生成差分高速信号线之间的第一线间距和两个待生成差分高速信号线组之间的第二线间距需要使目标PCB的具体情况而定，不方便设置默认值，故通常由用户来输入。
为提高方案的自动化水平，一个待生成差分高速信号线组中两条待生成差分高速信号线之间的第一线间距和两个待生成差分高速信号线组之间的第二线间距具体可以调用SI9000软件根据目标PCB的阻抗要求和目标PCB的介质要求(包括介质厚度和介电常数等)计算得到。
S302：应用PCB设计工具，调用预设的函数，根据所述待生成差分高速信号线的参数值生成目标PCB的差分高速信号线走线方案。
在上文提到，本发明实施例提供的PCB差分高速信号线的走线方法可通过Cadence软件的内置的skill语言编写脚本实现，则步骤S302中应用Cadence软件的内置的skill语言的脚本，具体可以采用三角函数来根据待生成差分高速信号线的参数值生成目标PCB的差分高速信号线走线方案。可以理解的是，还可以采用其他函数来计算得到目标PCB的差分高速信号线走线方案。
先根据一条待生成差分高速信号线的长度、一条待生成差分高速信号线的折线段数量、待生成差分高速信号线的方向和待生成差分高速信号线的弯折度数生成一条差分高速信号线。如生成的差分高速信号线的长度为1000密耳，且每100密耳走10°折线；或生成的差分高速信号线的长度为1000密耳，且需要10个10°折线段。再根据待生成差分高速信号线组的数量、一个待生成差分高速信号线组中两条待生成差分高速信号线之间的第一线间距和两个待生成差分高速信号线组之间的第二线间距，将生成的一条差分高速信号线复制为多组差分高速信号线组，得到目标PCB的差分高速信号线走线方案。
为方便应用，可以利用预设的函数，将生成的差分高速信号线走线方案标识于预设的坐标系中，标记每条差分高速信号线的每个折点的坐标。
本发明实施例提供的PCB差分高速信号线的走线方法，通过基于PCB设计工具预设用于计算待生成差分高速信号线函数的布线参数的函数，用于描述待生成差分高速信号线的参数值与目标PCB的差分高速信号线走线方案的转换关系，而后获取目标PCB的待生成差分高速信号线的参数值(包括一条待生成差分高速信号线的长度、一条待生成差分高速信号线的折线段数量、待生成差分高速信号线的方向、待生成差分高速信号线的弯折度数、待生成差分高速信号线组的数量、一个待生成差分高速信号线组中两条待生成差分高速信号线之间的第一线间距和两个待生成差分高速信号线组之间的第二线间距)，应用PCB设计工具调用预设的函数，根据待生成差分高速信号线的参数值生成目标PCB的差分高速信号线走线方案，从而可以一次性输入参数并完成目标PCB的一个整体的差分高速信号线走线方案，进而省时省力，节约设计人员的人力成本，提高了PCB设计效率。
图4为本发明实施例提供的一种图3中步骤S301的具体实施方式的流程图。
在上述实施例的基础上，在本发明实施例提供的PCB差分高速信号线的走线方法中，步骤S301：获取目标PCB的待生成差分高速信号线的参数值，具体包括：
S401：获取目标PCB的类型。
S402：根据目标PCB的类型确定待生成差分高速信号线的参数值。
为方便PCB批量设计，提高PCB差分高速信号线的走线方法的自动化水平，可以根据PCB的类型建立数据库，对应目标PCB的类型存储差分高速信号线的参数值的历史数据，以供后续根据目标PCB的类型获取待生成差分高速信号线的参数值。
上文详述了PCB差分高速信号线的走线方法对应的各个实施例，在此基础上，本发明还公开了与上述方法对应的PCB差分高速信号线的走线装置、走线设备及计算机可读存储介质。
图5为本发明实施例提供的一种PCB差分高速信号线的走线装置的结构示意图。
如图5所示，本发明实施例提供的PCB差分高速信号线的走线装置包括：
获取单元501，用于获取目标PCB的待生成差分高速信号线的参数值；
生成单元502，用于调用预设的函数，根据待生成差分高速信号线的参数值生成目标PCB的差分高速信号线走线方案；
其中，参数值的类型包括一条待生成差分高速信号线的长度、一条待生成差分高速信号线的折线段数量、待生成差分高速信号线的方向、待生成差分高速信号线的弯折度数、待生成差分高速信号线组的数量、一个待生成差分高速信号线组中两条待生成差分高速信号线之间的第一线间距和两个待生成差分高速信号线组之间的第二线间距；一个待生成差分高速信号线组包括两条待生成差分高速信号线。
由于装置部分的实施例与方法部分的实施例相互对应，因此装置部分的实施例请参见方法部分的实施例的描述，这里暂不赘述。
图6为本发明实施例提供的一种PCB差分高速信号线的走线设备的结构示意图。
如图6所示，本发明实施例提供的PCB差分高速信号线的走线设备包括：
存储器610，用于存储指令，所述指令包括上述任意一项实施例所述的PCB差分高速信号线的走线方法的步骤；
处理器620，用于执行所述指令。
其中，处理器620可以包括一个或多个处理核心，比如3核心处理器、8核心处理器等。处理器620可以采用DSP(Digital Signal Processing，数字信号处理)、FPGA(Field－Programmable Gate Array，现场可编程门阵列)、PLA(Programmable Logic Array，可编程逻辑阵列)中的至少一种硬件形式来实现。处理器620也可以包括主处理器和协处理器，主处理器是用于对在唤醒状态下的数据进行处理的处理器，也称CPU(Central ProcessingUnit，中央处理器)；协处理器是用于对在待机状态下的数据进行处理的低功耗处理器。在一些实施例中，处理器620可以集成有GPU(Graphics Processing Unit，图像处理器)，GPU用于负责显示屏所需要显示的内容的渲染和绘制。一些实施例中，处理器620还可以包括AI(Artificial Intelligence，人工智能)处理器，该AI处理器用于处理有关机器学习的计算操作。
存储器610可以包括一个或多个计算机可读存储介质，该计算机可读存储介质可以是非暂态的。存储器610还可包括高速随机存取存储器，以及非易失性存储器，比如一个或多个磁盘存储设备、闪存存储设备。本实施例中，存储器610至少用于存储以下计算机程序611，其中，该计算机程序611被处理器620加载并执行之后，能够实现前述任一实施例公开的PCB差分高速信号线的走线方法中的相关步骤。另外，存储器610所存储的资源还可以包括操作系统612和数据613等，存储方式可以是短暂存储或者永久存储。其中，操作系统612可以为Windows。数据613可以包括但不限于上述方法所涉及到的数据。
在一些实施例中，PCB差分高速信号线的走线设备还可包括有显示屏630、电源640、通信接口650、输入输出接口660、传感器670以及通信总线680。
本领域技术人员可以理解，图6中示出的结构并不构成对PCB差分高速信号线的走线设备的限定，可以包括比图示更多或更少的组件。
本申请实施例提供的PCB差分高速信号线的走线设备，包括存储器和处理器，处理器在执行存储器存储的程序时，能够实现如上所述的PCB差分高速信号线的走线方法，效果同上。
需要说明的是，以上所描述的装置、设备实施例仅仅是示意性的，例如，模块的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个模块或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或模块的间接耦合或通信连接，可以是电性，机械或其它的形式。作为分离部件说明的模块可以是或者也可以不是物理上分开的，作为模块显示的部件可以是或者也可以不是物理模块，即可以位于一个地方，或者也可以分布到多个网络模块上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。
另外，在本申请各个实施例中的各功能模块可以集成在一个处理模块中，也可以是各个模块单独物理存在，也可以两个或两个以上模块集成在一个模块中。上述集成的模块既可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。
集成的模块如果以软件功能模块的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，执行本发明各个实施例所述方法的全部或部分步骤。
为此，本发明实施例还提供一种计算机可读存储介质，该计算机可读存储介质上存储有计算机程序，计算机程序被处理器执行时实现如PCB差分高速信号线的走线方法的步骤。
该计算机可读存储介质可以包括：U盘、移动硬盘、只读存储器(Read-OnlyMemory，ROM)、随机存取存储器(Random Access Memory，RAM)、磁碟或者光盘等各种可以存储程序代码的介质。
本实施例中提供的计算机可读存储介质所包含的计算机程序能够在被处理器执行时实现如上所述的PCB差分高速信号线的走线方法的步骤，效果同上。
以上对本发明所提供的一种PCB差分高速信号线的走线方法、走线装置、走线设备及计算机可读存储介质进行了详细介绍。说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置、设备及计算机可读存储介质而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以对本发明进行若干改进和修饰，这些改进和修饰也落入本发明权利要求的保护范围内。
还需要说明的是，在本说明书中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

Claims (10)

1.一种PCB差分高速信号线的走线方法，其特征在于，包括：
获取目标PCB的待生成差分高速信号线的参数值；
应用PCB设计工具，调用预设的函数，根据所述待生成差分高速信号线的参数值生成所述目标PCB的差分高速信号线走线方案；
其中，所述参数值的类型包括一条所述待生成差分高速信号线的长度、一条所述待生成差分高速信号线的折线段数量、所述待生成差分高速信号线的方向、所述待生成差分高速信号线的弯折度数、待生成差分高速信号线组的数量、一个所述待生成差分高速信号线组中两条所述待生成差分高速信号线之间的第一线间距和两个所述待生成差分高速信号线组之间的第二线间距；一个所述待生成差分高速信号线组包括两条所述待生成差分高速信号线；
所述预设函数为用于描述所述待生成差分高速信号线的参数值与所述目标PCB的差分高速信号线走线方案的转换关系的函数。
2.根据权利要求1所述的走线方法，其特征在于，所述调用预设的函数，根据所述待生成差分高速信号线的参数值生成所述目标PCB的差分高速信号线走线方案，具体为：
调用预设的三角函数，根据所述待生成差分高速信号线的参数值生成所述目标PCB的差分高速信号线走线方案。
3.根据权利要求1所述的走线方法，其特征在于，所述获取目标PCB的待生成差分高速信号线的参数值，具体为：
获取所述待生成差分高速信号线的参数值的默认值。
4.根据权利要求3所述的走线方法，其特征在于，所述待生成差分高速信号线的长度的默认值具体为1000密耳，所述待生成差分高速信号线的方向的默认值具体为横向，所述待生成差分高速信号线的弯折度数的默认值具体为10°，所述待生成差分高速信号线组的数量的默认值具体为4个。
5.根据权利要求3所述的走线方法，其特征在于，一个所述待生成差分高速信号线组中两条所述待生成差分高速信号线之间的第一线间距和两个待生成差分高速信号线组之间的第二线间距具体为调用SI9000软件，根据所述目标PCB的阻抗要求和所述目标PCB介质要求计算得到。
6.根据权利要求1所述的走线方法，其特征在于，所述获取目标PCB的待生成差分高速信号线的参数值，具体包括：
获取所述目标PCB的类型；
根据所述目标PCB的类型确定所述待生成差分高速信号线的参数值。
7.根据权利要求1所述的走线方法，其特征在于，所述获取目标PCB的待生成差分高速信号线的参数值，具体为：
接收用户输入的所述待生成差分高速信号线的参数值。
8.一种PCB差分高速信号线的走线装置，其特征在于，包括：
获取单元，用于获取目标PCB的待生成差分高速信号线的参数值；
生成单元，用于调用预设的函数，根据所述待生成差分高速信号线的参数值生成所述目标PCB的差分高速信号线走线方案；
其中，所述参数值的类型包括一条所述待生成差分高速信号线的长度、一条所述待生成差分高速信号线的折线段数量、所述待生成差分高速信号线的方向、所述待生成差分高速信号线的弯折度数、待生成差分高速信号线组的数量、一个所述待生成差分高速信号线组中两条所述待生成差分高速信号线之间的第一线间距和两个所述待生成差分高速信号线组之间的第二线间距；一个所述待生成差分高速信号线组包括两条所述待生成差分高速信号线；
所述预设函数为用于描述所述待生成差分高速信号线的参数值与所述目标PCB的差分高速信号线走线方案的转换关系的函数。
9.一种PCB差分高速信号线的走线设备，其特征在于，包括：
存储器，用于存储指令，所述指令包括权利要求1至7任意一项所述PCB差分高速信号线的走线方法的步骤；
处理器，用于执行所述指令。
10.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现如权利要求1至7任意一项所述PCB差分高速信号线的走线方法的步骤。
CN201911386571.2A 2019-12-29 2019-12-29 一种pcb差分高速信号线的走线方法、装置及设备 Active CN111144060B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911386571.2A CN111144060B (zh) 2019-12-29 2019-12-29 一种pcb差分高速信号线的走线方法、装置及设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911386571.2A CN111144060B (zh) 2019-12-29 2019-12-29 一种pcb差分高速信号线的走线方法、装置及设备

Publications (2)

Publication Number Publication Date
CN111144060A CN111144060A (zh) 2020-05-12
CN111144060B true CN111144060B (zh) 2022-07-08

Family

ID=70521398

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911386571.2A Active CN111144060B (zh) 2019-12-29 2019-12-29 一种pcb差分高速信号线的走线方法、装置及设备

Country Status (1)

Country Link
CN (1) CN111144060B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111985180B (zh) * 2020-07-30 2022-08-12 苏州浪潮智能科技有限公司 固态硬盘pcb走线的阻抗匹配装置、方法、设备及介质
CN112911802B (zh) * 2020-12-25 2022-05-10 无锡市同步电子科技有限公司 一种类双绞线错层结构的差分信号线布线方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103093064A (zh) * 2013-02-19 2013-05-08 浪潮电子信息产业股份有限公司 一种pcb高速信号线轨迹控制方法
CN103761399A (zh) * 2014-01-26 2014-04-30 浪潮(北京)电子信息产业有限公司 一种走线设计方法及系统

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103093064A (zh) * 2013-02-19 2013-05-08 浪潮电子信息产业股份有限公司 一种pcb高速信号线轨迹控制方法
CN103761399A (zh) * 2014-01-26 2014-04-30 浪潮(北京)电子信息产业有限公司 一种走线设计方法及系统

Also Published As

Publication number Publication date
CN111144060A (zh) 2020-05-12

Similar Documents

Publication Publication Date Title
CN111144060B (zh) 一种pcb差分高速信号线的走线方法、装置及设备
CN111125882B (zh) 一种pcb传输线等长设置的走线方法、装置及设备
CN111770637A (zh) 一种pcb上引脚处的走线方法、走线装置及走线设备
KR20210138523A (ko) 궤적을 처리하는 방법, 장치, 전자기기, 저장매체, 노변 기기, 클라우드 제어 플랫폼 및 컴퓨터 프로그램 제품
CN112613086B (zh) 一种电气设备装配方法及系统
CN114880337B (zh) 地图数据一体化更新方法、装置、设备以及存储介质
JP2023026531A (ja) バーチャルキャラクター生成方法、装置、電子機器、記憶媒体及びコンピュータプログラム
CN112634406A (zh) 生成图片的方法、装置、电子设备、存储介质和程序产品
CN111523531A (zh) 文字处理方法、装置、电子设备及计算机可读存储介质
US20150363512A1 (en) System and method for optimizing connector design
CN112003729B (zh) 异构云平台资源拓扑展示方法、系统、终端及存储介质
CN107977923B (zh) 图像处理方法、装置、电子设备及计算机可读存储介质
CN115374499A (zh) 一种尺寸标注方法、装置、电子设备及存储介质
CN114662777A (zh) 光伏组件串线排布确定方法、装置、电子设备及存储介质
CN115408034A (zh) 车载控制器升级方法、装置、电子设备及存储介质
CN113939091A (zh) 链路静电阻抗器的阻抗匹配设计方法、装置、印制电路板
CN114254582A (zh) 差分线的布线方法、装置、电子设备及可读存储介质
CN113987791A (zh) 零件属性信息的获得方法、装置、终端设备以及存储介质
CN112163057B (zh) 杆塔高度确定方法、装置、电子设备及介质
CN111402366A (zh) 一种文字渲染方法、装置、电子设备及存储介质
CN113486624B (zh) 实现pcb走线自动等间距的方法、装置及电子设备
CN113342413B (zh) 用于处理组件的方法、装置、设备、介质和产品
US20230168723A1 (en) Thermal relief implementing method, electronic device and storage medium
CN111753391B (zh) 基于分裂导线表面最大场强的输电线路设计方法及系统
CN111950162A (zh) 建模方法、装置及电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant