CN113177384A - 显示面板的走线设计方法及其走线设计装置、存储介质 - Google Patents
显示面板的走线设计方法及其走线设计装置、存储介质 Download PDFInfo
- Publication number
- CN113177384A CN113177384A CN202110480420.4A CN202110480420A CN113177384A CN 113177384 A CN113177384 A CN 113177384A CN 202110480420 A CN202110480420 A CN 202110480420A CN 113177384 A CN113177384 A CN 113177384A
- Authority
- CN
- China
- Prior art keywords
- area
- type
- wires
- position information
- wired
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/394—Routing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2111/00—Details relating to CAD techniques
- G06F2111/04—Constraint-based CAD
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2115/00—Details relating to the type of the circuit
- G06F2115/12—Printed circuit boards [PCB] or multi-chip modules [MCM]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明实施例公开了一种显示面板的走线设计方法及其走线设计装置、存储介质。显示面板的走线设计方法包括:获取目标面板的待布线区域的位置信息;根据待布线区域的位置信息和第一类走线的第一约束参数,在待布线区域内形成多条第一类走线;判定任意两条第一类走线的电阻的第一差值是否小于第一阈值;若第一差值大于第一阈值,获取第一类走线的第二约束参数,以及基于待布线区域的位置信息,在待布线区域内形成任意两条走线电阻的差值小于第一阈值的多条第一类走线。本发明实施例通过软件自动化快速设计显示面板,自动判定及修正走线布局,减少了显示面板对于不同区域的连线设计中的繁琐步骤,减少了对设计人员的依赖,缩短了人员培养周期。
Description
技术领域
本发明涉及显示领域,具体涉及一种显示面板的走线设计方法及其走线设计装置、存储介质。
背景技术
近些年,显示面板在消费市场的应用越来越广泛,在显示面板对于不同区域的连线设计中,即使利用电子设计自动化(EDA)软件来人工连线,步骤繁琐,调整迭代次数多,人工干涉频繁,每次空间布局的调整都需要重复动作,不利于产品的更新换代,对于不同设计需求,设计开发时间过长。
因此,亟需一种显示面板的走线设计方法及其走线设计装置、存储介质以解决上述技术问题。
发明内容
本发明实施例提供一种显示面板的走线设计方法及其走线设计装置、存储介质,可以解决当前对于显示面板对于不同区域的连线设计开发时间过长的技术问题。
本发明实施例提供了一种显示面板的走线设计方法,包括:
获取目标面板的待布线区域的位置信息;
根据所述待布线区域的位置信息和第一类走线的第一约束参数,在所述待布线区域内形成多条所述第一类走线;
判定任意两条所述第一类走线的电阻的第一差值是否小于第一阈值;
若所述第一差值大于所述第一阈值,获取所述第一类走线的第二约束参数,以及基于所述待布线区域的位置信息,在所述待布线区域内形成任意两条走线电阻的差值小于所述第一阈值的多条所述第一类走线。
在一实施例中,所述获取目标面板的待布线区域的位置信息的步骤,包括:获取所述目标面板的第一布线区的第一位置参数及第二布线区的第二位置参数;根据所述第一位置参数及所述第二位置参数,确定所述待布线区域的位置信息。
在一实施例中,在所述根据所述第一位置参数及所述第二位置参数,确定所述待布线区域的位置信息之后,还包括:获取所述第一布线区的多条第一电源线的第一特征标签及所述第二布线区内的多条第二电源线的第二特征标签;根据所述第一特征标签和所述第二特征标签,确定所述待布线区域中所述第一类走线的布线方向。
在一实施例中,所述根据所述待布线区域的位置信息和第一类走线的第一约束参数,在所述待布线区域内形成多条所述第一类走线的步骤,包括:获取所述待布线区域中第一类走线的第一约束参数,所述第一约束参数包括任一所述第一类走线的最大电阻值以及任意两条所述第一类走线的电阻差值范围;根据所述待布线区域的位置信息和所述第一类走线的布线方向,基于所述第一类走线的所述第一约束参数,在所述待布线区域内形成多条所述第一类走线。
在一实施例中,所述若所述第一差值大于所述第一阈值,获取所述第一类走线的第二约束参数,以及基于所述待布线区域的位置信息,在所述待布线区域内形成任意两条走线电阻的差值小于所述第一阈值的多条所述第一类走线的步骤,包括:根据所述第一约束参数和所述第一差值的关联关系,基于所述第一阈值,确定所述第二约束参数;根据所述待布线区域的位置信息和所述第二约束参数,在所述待布线区域内形成任意两条走线电阻的差值小于所述第一阈值的多条所述第一类走线。
在一实施例中,所述根据所述待布线区域的位置信息和第一类走线的第一约束参数,在所述待布线区域内形成多条所述第一类走线的步骤之后,还包括:获取所述待布线区域内走线封装区的位置信息;根据所述走线封装区的位置信息和所述第一类走线的第三约束参数,对所述走线封装区内的多条所述第一类走线进行图案化处理;其中,所述第三约束参数包括所述走线封装区内的所述第一类走线的线宽范围和/或相邻两条所述第一类走线的线距范围。
在一实施例中,在所述根据所述走线封装区的位置信息和所述第一类走线的第三约束参数,对所述走线封装区内的多条所述第一类走线进行图案化处理的步骤之后,还包括:获取所述第一类走线的第四约束参数,所述第四约束参数包括位于所述走线封装区内的任一条所述第一类走线的过孔的孔径及数量;根据所述走线封装区的位置信息和所述第一类走线的所述第四约束参数,在所述走线封装区内的多条第一类走线上形成多个过孔。
在一实施例中,所述在所述待布线区域内形成任意两条走线电阻的差值小于所述第一阈值的多条所述第一类走线的步骤之后,还包括:获取所述待布线区域内的空白区的位置信息;根据所述第一类走线的位置信息和所述空白区的位置信息,在所述空白区内形成多条第二类走线,其中,所述第二类走线在所述空白区内绕线设置。
本发明实施例还提供了一种显示面板的走线设计装置,包括:
区域获取模块,用于获取目标面板的待布线区域的位置信息;
走线形成模块,根据所述待布线区域的位置信息和第一类走线的第一约束参数,在所述待布线区域内形成多条所述第一类走线;
判定模块,用于判定任意两条所述第一类走线的电阻的第一差值是否小于第一阈值;
修正模块,用于若所述第一差值大于所述第一阈值,获取所述第一类走线的第二约束参数,以及基于所述待布线区域的位置信息,在所述待布线区域内形成任意两条走线电阻的差值小于所述第一阈值的多条所述第一类走线。
本发明实施例还提供了一种存储介质,所述存储介质存储有多条指令,所述指令适于处理器进行加载,以执行任一上述的显示面板的走线设计方法中的步骤。
本发明实施例通过软件自动化快速设计显示面板,自动判定及修正走线布局,减少了显示面板对于不同区域的连线设计中的繁琐步骤,减少了对设计人员的依赖,缩短了人员培养周期。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的显示面板的走线设计方法的第一种流程示意图;
图2是本发明实施例提供的显示面板的走线设计方法的第二种流程示意图;
图3是本发明实施例提供的显示面板的走线设计方法的第三种流程示意图;
图4是本发明实施例提供的显示面板的走线设计方法的第四种流程示意图;
图5是本发明实施例提供的显示面板的走线设计方法的第五种流程示意图;
图6是本发明实施例提供的显示面板的走线设计方法的俯视示意图;
图7是本发明实施例提供的显示面板的走线设计方法的结构示意图;
图8是本发明实施例提供的显示面板的走线设计装置的结构示意图;
图9是本发明实施例提供的存储介质的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。此外,应当理解的是,此处所描述的具体实施方式仅用于说明和解释本发明,并不用于限制本发明。在本发明中,在未作相反说明的情况下,使用的方位词如“上”和“下”通常是指装置实际使用或工作状态下的上和下,具体为附图中的图面方向;而“内”和“外”则是针对装置的轮廓而言的。
近些年,显示面板在消费市场的应用越来越广泛,在显示面板对于不同区域的连线设计中,即使利用电子设计自动化(EDA)软件来人工连线,步骤繁琐,调整迭代次数多,人工干涉频繁,每次空间布局的调整都需要重复动作,不利于产品的更新换代,对于不同设计需求,设计开发时间过长。
请参阅图1,本发明实施例提供了一种显示面板的走线设计方法,包括:
S100、获取目标面板100的待布线区域330的位置信息;
S200、根据所述待布线区域330的位置信息和第一类走线410的第一约束参数,在所述待布线区域330内形成多条所述第一类走线410;
S300、判定任意两条所述第一类走线410的电阻的第一差值是否小于第一阈值;
S400、若所述第一差值大于所述第一阈值,获取所述第一类走线410的第二约束参数,以及基于所述待布线区域330的位置信息,在所述待布线区域330内形成任意两条走线电阻的差值小于所述第一阈值的多条所述第一类走线410。
本发明实施例通过软件自动化快速设计显示面板,自动判定及修正走线布局,减少了显示面板对于不同区域的连线设计中的繁琐步骤,减少了对设计人员的依赖,缩短了人员培养周期。
现结合具体实施例对本发明的技术方案进行描述。
所述显示面板的走线设计方法包括:
S100、获取目标面板100的待布线区域330的位置信息。
本实施例中,容易理解,在图中标号100也可以表示显示面板,不再重复标号。所述显示面板还包括衬底200,位于所述走线封装区340内的封装胶600,在此统一说明。其中,为了方便解释及步骤说明,在图1中并没有体现迭代循环的流程步骤,可以理解,在图2~图5中,体现了迭代循环的流程步骤。
本实施例中,具体请参阅图2、图6,步骤S100包括:
S110、获取所述目标面板100的第一布线区310的第一位置参数及第二布线区320的第二位置参数。
本实施例中,步骤S110包括:
S111、获取所述第一布线区310的多条第一电源线的第一特征标签及所述第二布线区320内的多条第二电源线的第二特征标签。
S112、根据所述第一特征标签和所述第二特征标签,确定所述待布线区域330中所述第一类走线410的布线方向。
本实施例中,通过不同标签的标记,可以方便所述待布线区域330内的信号线不限方向,指定首尾两端接头。
本实施例中,所述第一布线区310可以为GOA区域,所述第二布线区320可以为COF区域,或者所述第一布线区310为所述COF区域的第一部分,所述第二布线区320为所述COF区域的第二部分,具体请参阅图6。所述第一布线区310可以位于所述显示面板的侧边,所述第二布线区320可以位于所述显示面板的顶端。其中,GOA区域为GOA(Gate Driver onArray,阵列基板行驱动)电路技术,使得显示屏边框更窄,厚度更薄,集成度更高,产品形态更丰富,利用GOA技术将栅极开关电路集成在显示面板的阵列基板上,从而可以省掉栅极驱动集成电路部分,以从材料成本和制作工艺两方面降低产品成本。这种利用GOA技术集成在阵列基板上的栅极开关电路也称为GOA电路或移位寄存器电路。COF区域为COF(Chip OnFilm,覆晶薄膜)电路技术,是将驱动IC(Integrated Circuit,集成电路)固定于柔性线路板上的晶粒软膜构装技术,将该技术引入到显示面板中,可以减小显示面板的电路区域(也称PAD区域)的大小,从而实现超窄边框。即所述显示面板的走线设计方法为设计连接GOA区域与COF区域之间的线路布局。COF区域内包括多个COF单元,可以理解,当需要连接两个所述COF单元时,一所述COF单元对应所述第一部分,另一所述COF单元对应所述第二部分,则需要设计对应连接所述第一部分及所述第二部分之间的线路布局,即或者所述显示面板的走线设计方法为设计连接所述第一部分与所述第二部分之间的线路布局。
本实施例中,GOA区域与COF区域之间的信号线布局为WOA(Wire on Array)走线布局,通过软件以及本实施例中的所述显示面板的走线设计方法,可以自动完成WOA的布线,生成GOA-COF WOA单元,达到用户需求。
本实施例中,所述待布线区域330内可以设置有时钟信号线、VCOM(VoltageCommon,VCOM)信号线、STV(Start Vertical,STV)走线、VSS信号线以及LC信号线中的任意一种或多种的组合。所述第一布线区310、所述第二布线区320内可以设置有GOA驱动信号线,GOA驱动信号线可以包括时钟信号线、VCOM信号线、STV走线、VSS信号线及LC信号线。当所述第一布线区310、所述第二布线区320中存在不同类型的信号线时,需要对相同类型信号线的标记,比如标记所述第一特征标签的信号线对应所述第一布线区310的时钟信号线,所述第二特征标签所述第二布线区320时钟信号线,在所述待布线区域330内的所述第一类走线410就为时钟信号线,若没打所述第一特征标签或所述第二特征标签,标签和设置参数定义不一致时,在步骤S100可能会报错,此时需要重新修改参数设置,将对应信号线正确标记标签,方便软件识别不同类型的信号线,加快排线布线速度以及提高线路连接准确率。
本实施例中,通过标记标签的方法来识别不同类型信号线的接头以及阻抗设置,进而实现不同信号线阻抗要求不一样并且同种类型的信号线的阻抗要求一样,对阻抗要求高的信号线匹配对应空间大的区域,有利于排布布线,阻值均一性较好。
本实施例中,所述第一位置参数及所述第二位置参数可以包括所述第一布线区310及所述第二布线区320的位置坐标、长宽大小及区域内的走线信息。
S120、根据所述第一位置参数及所述第二位置参数,确定所述待布线区域330的位置信息。
S200、根据所述待布线区域330的位置信息和第一类走线410的第一约束参数,在所述待布线区域330内形成多条所述第一类走线410。
本实施例中,步骤S200包括:
S210、获取所述待布线区域330中第一类走线410的第一约束参数,所述第一约束参数包括任一所述第一类走线410的最大电阻值以及任意两条所述第一类走线410的电阻差值范围。
本实施例中,可以根据不同类型的走线进行不同的最大电阻值的设定,及相同类型的两条走线间的电阻差值范围。
S220、根据所述待布线区域330的位置信息和所述第一类走线410的布线方向,基于所述第一类走线410的所述第一约束参数,在所述待布线区域330内形成多条所述第一类走线410。
本实施例中,在步骤S220之后,还包括:
S230、获取所述待布线区域330内走线封装区340的位置信息。
S240、根据所述走线封装区340的位置信息和所述第一类走线410的第三约束参数,对所述走线封装区340内的多条所述第一类走线410进行图案化处理。
本实施例中,所述第三约束参数包括所述走线封装区340内的所述第一类走线410的线宽范围和/或相邻两条所述第一类走线410的线距范围。
本实施例中,通过对所述走线封装区340内的所述第一类走线410进行所述第三约束参数的限定,具体请参阅图3,可以有效提高所述走线封装区340对应的封装层的固化,所述封装层的材料包括紫外胶,在进行封装时,需要对紫外胶进行紫外光的照射,从而固化,加强封装效果,限定了所述走线封装区340内的所述第一类走线410的线宽范围和/或相邻两条所述第一类走线410的线距范围,可以提高固化效果。
本实施例中,步骤S240之后,还包括:
S250、获取所述第一类走线410的第四约束参数,所述第四约束参数包括位于所述走线封装区340内的任一条所述第一类走线410的过孔500的孔径、数量及分布密度。
S260、根据所述走线封装区340的位置信息和所述第一类走线410的所述第四约束参数,在所述走线封装区340内的多条所述第一类走线410上形成多个过孔500。
本实施例中,通过在所述第一类走线410进行打孔的操作,具体请参阅图4、图7,加强紫外胶进行紫外光的照射,从而固化,加强封装效果,限定了所述走线封装区340内的所述第一类走线410的打孔率及打孔孔径,过孔500可以提高固化效果。
本市实施例中,步骤S240或/和步骤S260之后,还包括:
S270、判定任意两条所述第一类走线410的电阻的第一差值是否小于第二阈值。
S280、若所述第一差值大于所述第二阈值,获取所述第一类走线410的第五约束参数或/和所述第一类走线410的第六约束参数,以及基于所述待布线区域330的位置信息,在所述待布线区域330内形成任意两条走线电阻的差值小于所述第二阈值的多条所述第一类走线410。
本实施例中,所述第二阈值可以与所述第一阈值相等,也可以从新设置所述第二阈值。
本实施例中,在步骤S230和/或S250之前,所述第一类走线410的分布可以为均匀分布,以方便图案化或挖孔。
本实施例中,所述第五约束参数对应所述第三约束参数,根据所述第三约束参数和所述第一差值的关联关系,基于所述第一阈值,确定所述第五约束参数。所述第六约束参数对应所述第四约束参数,根据所述第四约束参数和所述第一差值的关联关系,基于所述第一阈值,确定所述第六约束参数。即当S270判定任意两条所述第一类走线410的电阻的第一差值大于第一阈值时,重新修改所述第三约束参数或/和所述第四约束参数,以变所述第五约束参数或/和所述第六约束参数,例如增大最小电阻的走线的打孔率,减小最小电阻的走线的线宽等,返回步骤S240或/和步骤S260,重新进行图案化处理或打孔,以符合要求。容易理解,可以进行多次循环,以达到要求,步骤S270、S280可以作为步骤S300、S400的提前修改,本实施例可以利用软件自动进行循环,达到节省人工计算的时间,具体请参阅图3、图4。
S300、判定任意两条所述第一类走线410的电阻的第一差值是否小于第一阈值。
S400、若所述第一差值大于所述第一阈值,获取所述第一类走线410的第二约束参数,以及基于所述待布线区域330的位置信息,在所述待布线区域330内形成任意两条走线电阻的差值小于所述第一阈值的多条所述第一类走线410。
本实施例中,步骤S400包括:
S410、根据所述第一约束参数和所述第一差值的关联关系,基于所述第一阈值,确定所述第二约束参数。
S420、根据所述待布线区域330的位置信息和所述第二约束参数,在所述待布线区域330内形成任意两条走线电阻的差值小于所述第一阈值的多条所述第一类走线410。
本实施例中,所述第一约束参数还包括所述待布线区域330内的所述第一类走线410的线宽范围及相邻两条所述第一类走线410的线距范围,重新修改所述第一约束参数,以变所述第二约束参数,例如增大任意两条所述第一类走线410的电阻差值范围,减小最小电阻的走线的线宽等,返回步骤S200,重新进行所述第一类走线410的布局,以符合要求。容易理解,可以进行多次循环,以达到要求,本实施例可以利用软件自动进行循环,达到节省人工计算的时间。
本实施例中,S400还包括:
S430、根据所述第一阈值和所述第一差值的关联关系,基于所述第一阈值,确定所述第三阈值。
S440、判定任意两条所述第一类走线410的电阻的第一差值是否小于第三阈值。
S450、若任意两条所述第一类走线410的电阻的第一差值小于第三阈值,确认所述第一类走线410为合格布局走线。
本实施例中,具体请参阅图5、图6,步骤S400之后,还包括:
S510、获取所述待布线区域330内的空白区的位置信息。
S520、根据所述第一类走线410的位置信息和所述空白区的位置信息,在所述空白区内形成多条第二类走线420,其中,所述第二类走线420在所述空白区内绕线设置。
本实施例中,所述第二类走线420可以与所述第一类走线410电连接,与所述第二类走线420电连接的所述第一类走线410可以是先设置在所述待布线区域330内的走线,方便与所述第二类走线420的连接,及所述第二类走线420的绕线设置。
本实施例中,和/或,所述第二类走线420也可以与所述第一布线区310和/或所述第二布线区320的走线直接连接。
本实施例中,所述第二类走线420可以为STV(Start Vertical,STV)走线。
本实施例中,所述STV走线设计为绕线形状,可以进一步减小两所述STV走线之间的电阻差值或减小与两所述STV走线分别相连接的两信号线之间的电阻差值,提高信号线均一性。
本实施例中,所述空白区不做具体位置限定,易于理解也未在图中画出。
本实施例中,步骤S400之后,还包括:
S600、将每一所述第一类走线410的电阻的阻值分别输出。
本实施例中,具体请参阅图5,可以将每一所述第一类走线410的电阻的阻值分别输出至第一文件夹中,以备份及查看,备份可以有利于后期的调整,查看可以进行人工核检,以保证设计正确。
本实施例中,步骤S400之后,还包括:
S700、输出所述待布线区域330内的走线信息。
本实施例中,将所述待布线区域330内的走线信息输出,完成走线布局,输出的信息包括所有走线的信息,在此不做限定。
本发明实施例通过软件自动化快速设计显示面板,自动判定及修正走线布局,减少了显示面板对于不同区域的连线设计中的繁琐步骤,减少了对设计人员的依赖,缩短了人员培养周期。
请参阅图8,本发明实施例还提供了一种显示面板的走线设计装置10,包括:
区域获取模块20,用于获取目标面板的待布线区域的位置信息;
走线形成模块30,根据所述待布线区域的位置信息和第一类走线的第一约束参数,在所述待布线区域内形成多条所述第一类走线;
判定模块40,用于判定任意两条所述第一类走线的电阻的第一差值是否小于第一阈值;
修正模块50,用于若所述第一差值大于所述第一阈值,获取所述第一类走线的第二约束参数,以及基于所述待布线区域的位置信息,在所述待布线区域内形成任意两条走线电阻的差值小于所述第一阈值的多条所述第一类走线。
本发明实施例通过软件自动化快速设计显示面板,自动判定及修正走线布局,减少了显示面板对于不同区域的连线设计中的繁琐步骤,减少了对设计人员的依赖,缩短了人员培养周期。
现结合具体实施例对本发明的技术方案进行描述。
本实施例中,所述显示面板的走线设计装置10还包括用于获取所述目标面板的第一布线区的第一位置参数及第二布线区的第二位置参数;根据所述第一位置参数及所述第二位置参数,确定所述待布线区域的位置信息。
本实施例中所述显示面板的走线设计装置10还包括用于获取所述第一布线区的多条第一电源线的第一特征标签及所述第二布线区内的多条第二电源线的第二特征标签;根据所述第一特征标签和所述第二特征标签,确定所述待布线区域中所述第一类走线的布线方向。
本实施例中,所述显示面板的走线设计装置10还包括用于获取所述待布线区域中第一类走线的第一约束参数,所述第一约束参数包括任一所述第一类走线的最大电阻值以及任意两条所述第一类走线的电阻差值范围;根据所述待布线区域的位置信息和所述第一类走线的布线方向,基于所述第一类走线的所述第一约束参数,在所述待布线区域内形成多条所述第一类走线。
本实施例中,所述显示面板的走线设计装置10还包括用于根据所述第一约束参数和所述第一差值的关联关系,基于所述第一阈值,确定所述第二约束参数;根据所述待布线区域的位置信息和所述第二约束参数,在所述待布线区域内形成任意两条走线电阻的差值小于所述第一阈值的多条所述第一类走线。
本实施例中,所述显示面板的走线设计装置10还包括用于获取所述待布线区域内走线封装区的位置信息;根据所述走线封装区的位置信息和所述第一类走线的第三约束参数,对所述走线封装区内的多条所述第一类走线进行图案化处理;其中,所述第三约束参数包括所述走线封装区内的所述第一类走线的线宽范围和/或相邻两条所述第一类走线的线距范围。
本实施例中,所述显示面板的走线设计装置10还包括用于获取所述第一类走线的第四约束参数,所述第四约束参数包括位于所述走线封装区内的任一条所述第一类走线的过孔的孔径及数量;根据所述走线封装区的位置信息和所述第一类走线的所述第四约束参数,在所述走线封装区内的多条第一类走线上形成多个过孔。
本实施例中,所述显示面板的走线设计装置10还包括用于获取所述待布线区域内的空白区的位置信息;根据所述第一类走线的位置信息和所述空白区的位置信息,在所述空白区内形成多条第二类走线,其中,所述第二类走线在所述空白区内绕线设置。
本实施例中,所述区域获取模块20、走线形成模块30、判定模块40及修正模块50可以根据任一上述显示面板的走线设计方法的实施例进行适应性的用途调整,在此不再赘述。
请参阅图9,本发明实施例还提供了一种存储介质1,所述存储介质存储1有多条指令,所述指令适于处理器2进行加载,以执行任一上述的显示面板的走线设计方法中的步骤。
具体显示面板的走线设计方法中的步骤请参阅任一上述显示面板的走线设计方法的实施例,在此不再赘述。
本发明实施例公开了一种显示面板的走线设计方法及其走线设计装置、存储介质。显示面板的走线设计方法包括:获取目标面板的待布线区域的位置信息;根据待布线区域的位置信息和第一类走线的第一约束参数,在待布线区域内形成多条第一类走线;判定任意两条第一类走线的电阻的第一差值是否小于第一阈值;若第一差值大于第一阈值,获取第一类走线的第二约束参数,以及基于待布线区域的位置信息,在待布线区域内形成任意两条走线电阻的差值小于第一阈值的多条第一类走线。本发明实施例通过软件自动化快速设计显示面板,自动判定及修正走线布局,减少了显示面板对于不同区域的连线设计中的繁琐步骤,减少了对设计人员的依赖,缩短了人员培养周期。
以上对本发明实施例所提供的一种显示面板的走线设计方法及其走线设计装置、存储介质进行了详细介绍,本文中应用了具体个例对本发明的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本发明的方法及其核心思想;同时,对于本领域的技术人员,依据本发明的思想,在具体实施方式及应用范围上均会有改变之处,综上所述,本说明书内容不应理解为对本发明的限制。
Claims (10)
1.一种显示面板的走线设计方法,其特征在于,包括:
获取目标面板的待布线区域的位置信息;
根据所述待布线区域的位置信息和第一类走线的第一约束参数,在所述待布线区域内形成多条所述第一类走线;
判定任意两条所述第一类走线的电阻的第一差值是否小于第一阈值;
若所述第一差值大于所述第一阈值,获取所述第一类走线的第二约束参数,以及基于所述待布线区域的位置信息,在所述待布线区域内形成任意两条走线电阻的差值小于所述第一阈值的多条所述第一类走线。
2.根据权利要求1所述的显示面板的走线设计方法,其特征在于,所述获取目标面板的待布线区域的位置信息的步骤,包括:
获取所述目标面板的第一布线区的第一位置参数及第二布线区的第二位置参数;
根据所述第一位置参数及所述第二位置参数,确定所述待布线区域的位置信息。
3.根据权利要求2所述的显示面板的走线设计方法,其特征在于,在所述根据所述第一位置参数及所述第二位置参数,确定所述待布线区域的位置信息之后,还包括:
获取所述第一布线区的多条第一电源线的第一特征标签及所述第二布线区内的多条第二电源线的第二特征标签;
根据所述第一特征标签和所述第二特征标签,确定所述待布线区域中所述第一类走线的布线方向。
4.根据权利要求3所述的显示面板的走线设计方法,其特征在于,所述根据所述待布线区域的位置信息和第一类走线的第一约束参数,在所述待布线区域内形成多条所述第一类走线的步骤,包括:
获取所述待布线区域中第一类走线的第一约束参数,所述第一约束参数包括任一所述第一类走线的最大电阻值以及任意两条所述第一类走线的电阻差值范围;
根据所述待布线区域的位置信息和所述第一类走线的布线方向,基于所述第一类走线的所述第一约束参数,在所述待布线区域内形成多条所述第一类走线。
5.根据权利要求1所述的显示面板的走线设计方法,其特征在于,所述若所述第一差值大于所述第一阈值,获取所述第一类走线的第二约束参数,以及基于所述待布线区域的位置信息,在所述待布线区域内形成任意两条走线电阻的差值小于所述第一阈值的多条所述第一类走线的步骤,包括:
根据所述第一约束参数和所述第一差值的关联关系,基于所述第一阈值,确定所述第二约束参数;
根据所述待布线区域的位置信息和所述第二约束参数,在所述待布线区域内形成任意两条走线电阻的差值小于所述第一阈值的多条所述第一类走线。
6.根据权利要求1所述的显示面板的走线设计方法,其特征在于,所述根据所述待布线区域的位置信息和第一类走线的第一约束参数,在所述待布线区域内形成多条所述第一类走线的步骤之后,还包括:
获取所述待布线区域内走线封装区的位置信息;
根据所述走线封装区的位置信息和所述第一类走线的第三约束参数,对所述走线封装区内的多条所述第一类走线进行图案化处理;
其中,所述第三约束参数包括所述走线封装区内的所述第一类走线的线宽范围和/或相邻两条所述第一类走线的线距范围。
7.根据权利要求6所述的显示面板的走线设计方法,其特征在于,在所述根据所述走线封装区的位置信息和所述第一类走线的第三约束参数,对所述走线封装区内的多条所述第一类走线进行图案化处理的步骤之后,还包括:
获取所述第一类走线的第四约束参数,所述第四约束参数包括位于所述走线封装区内的任一条所述第一类走线的过孔的孔径及数量;
根据所述走线封装区的位置信息和所述第一类走线的所述第四约束参数,在所述走线封装区内的多条第一类走线上形成多个过孔。
8.根据权利要求1所述的显示面板的走线设计方法,其特征在于,所述在所述待布线区域内形成任意两条走线电阻的差值小于所述第一阈值的多条所述第一类走线的步骤之后,还包括:
获取所述待布线区域内的空白区的位置信息;
根据所述第一类走线的位置信息和所述空白区的位置信息,在所述空白区内形成多条第二类走线,其中,所述第二类走线在所述空白区内绕线设置。
9.一种显示面板的走线设计装置,其特征在于,包括:
区域获取模块,用于获取目标面板的待布线区域的位置信息;
走线形成模块,根据所述待布线区域的位置信息和第一类走线的第一约束参数,在所述待布线区域内形成多条所述第一类走线;
判定模块,用于判定任意两条所述第一类走线的电阻的第一差值是否小于第一阈值;
修正模块,用于若所述第一差值大于所述第一阈值,获取所述第一类走线的第二约束参数,以及基于所述待布线区域的位置信息,在所述待布线区域内形成任意两条走线电阻的差值小于所述第一阈值的多条所述第一类走线。
10.一种存储介质,其特征在于,所述存储介质存储有多条指令,所述指令适于处理器进行加载,以执行权利要求1至8中任一项所述的显示面板的走线设计方法中的步骤。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110480420.4A CN113177384B (zh) | 2021-04-30 | 2021-04-30 | 显示面板的走线设计方法及其走线设计装置、存储介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110480420.4A CN113177384B (zh) | 2021-04-30 | 2021-04-30 | 显示面板的走线设计方法及其走线设计装置、存储介质 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113177384A true CN113177384A (zh) | 2021-07-27 |
CN113177384B CN113177384B (zh) | 2023-07-25 |
Family
ID=76925809
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110480420.4A Active CN113177384B (zh) | 2021-04-30 | 2021-04-30 | 显示面板的走线设计方法及其走线设计装置、存储介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113177384B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114330214A (zh) * | 2022-03-14 | 2022-04-12 | 北京智芯仿真科技有限公司 | 一种包含走线的集成电路快速高精度计算的方法及装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014089823A1 (zh) * | 2012-12-12 | 2014-06-19 | 深圳市华星光电技术有限公司 | 显示面板及其走线结构 |
CN111770637A (zh) * | 2020-07-22 | 2020-10-13 | 浪潮电子信息产业股份有限公司 | 一种pcb上引脚处的走线方法、走线装置及走线设备 |
CN112347732A (zh) * | 2020-11-27 | 2021-02-09 | 北京百瑞互联技术有限公司 | 一种集成电路分层走线规划方法、装置、存储介质及设备 |
-
2021
- 2021-04-30 CN CN202110480420.4A patent/CN113177384B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014089823A1 (zh) * | 2012-12-12 | 2014-06-19 | 深圳市华星光电技术有限公司 | 显示面板及其走线结构 |
CN111770637A (zh) * | 2020-07-22 | 2020-10-13 | 浪潮电子信息产业股份有限公司 | 一种pcb上引脚处的走线方法、走线装置及走线设备 |
CN112347732A (zh) * | 2020-11-27 | 2021-02-09 | 北京百瑞互联技术有限公司 | 一种集成电路分层走线规划方法、装置、存储介质及设备 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114330214A (zh) * | 2022-03-14 | 2022-04-12 | 北京智芯仿真科技有限公司 | 一种包含走线的集成电路快速高精度计算的方法及装置 |
CN114330214B (zh) * | 2022-03-14 | 2022-05-31 | 北京智芯仿真科技有限公司 | 一种包含走线的集成电路快速高精度计算的方法及装置 |
Also Published As
Publication number | Publication date |
---|---|
CN113177384B (zh) | 2023-07-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8806421B1 (en) | System and method for designing via of printed circuit board | |
CN110222381B (zh) | 用于pcb装配的动态安装指引文件生成方法、系统、介质及终端 | |
WO2013166869A1 (zh) | Smt设备快速制程系统及方法 | |
US20190034012A1 (en) | Touch substrate, manufacturing method thereof and touch device | |
US11568118B2 (en) | Electronic device, method for generating package drawing and computer readable storage medium | |
CN103455650A (zh) | 印刷电路板的线路布局方法及电子装置 | |
US7810051B2 (en) | Layout method, CAD apparatus, computer-readable program and computer-readable storage medium | |
US20020029371A1 (en) | Methods, systems, and computer program products for designing an integrated circuit that use an information repository having circuit block layout information | |
CN113177384A (zh) | 显示面板的走线设计方法及其走线设计装置、存储介质 | |
US20060184906A1 (en) | Method and device for designing semiconductor integrated circuit | |
JP2003122809A (ja) | 方向性結合器を含む回路の設計支援装置、その設計支援ツール、回路の設計方法、及び回路基板 | |
CN116151179A (zh) | 芯片设计的布局规划方法及相关设备 | |
JP6433159B2 (ja) | 情報処理装置、方法及びプログラム | |
CN106777612B (zh) | 一种建立pcb类型的预测模型和pcb设计的方法及装置 | |
CN116305371A (zh) | 船舶电气系统原理图设计方法、系统、存储介质及电子设备 | |
CN116362190A (zh) | 芯片设计的交互布局规划方法及相关设备 | |
CN114818588A (zh) | 裸片ic的封装方法和系统 | |
CN114647997A (zh) | 一种印制电路板器件封装位号自动排列的方法 | |
JPH058417B2 (zh) | ||
CN115758793B (zh) | 基于gerber文件评估PCB焊盘可制造性的方法 | |
CN111241777A (zh) | 一种PCB Layout中更新放置封装pad的方法 | |
US20240202412A1 (en) | Manufacturing method of an electronic device | |
US20240242332A1 (en) | Information processing apparatus and information processing method | |
CN116095963A (zh) | Pcb丝印调整方法、装置与电子设备 | |
CN107533406A (zh) | 用于触摸屏信号处理的均衡器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |