CN114330214B - 一种包含走线的集成电路快速高精度计算的方法及装置 - Google Patents

一种包含走线的集成电路快速高精度计算的方法及装置 Download PDF

Info

Publication number
CN114330214B
CN114330214B CN202210245211.6A CN202210245211A CN114330214B CN 114330214 B CN114330214 B CN 114330214B CN 202210245211 A CN202210245211 A CN 202210245211A CN 114330214 B CN114330214 B CN 114330214B
Authority
CN
China
Prior art keywords
layout
routing
wires
area
end point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210245211.6A
Other languages
English (en)
Other versions
CN114330214A (zh
Inventor
王芬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Wisechip Simulation Technology Co Ltd
Original Assignee
Beijing Wisechip Simulation Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Wisechip Simulation Technology Co Ltd filed Critical Beijing Wisechip Simulation Technology Co Ltd
Priority to CN202210245211.6A priority Critical patent/CN114330214B/zh
Publication of CN114330214A publication Critical patent/CN114330214A/zh
Application granted granted Critical
Publication of CN114330214B publication Critical patent/CN114330214B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明公开了一种包含走线的集成电路快速高精度计算的方法及装置，包括获取集成集成电路版图中所有走线；根据第一走线分类步骤和/或第二走线分类步骤将所有走线分为待转换走线和常规走线；将所有待转换走线转换为矩形版图，对重叠的矩形版图进行融合，形成融合的多边形版图，使得所有待转换走线转换为多边形版图，包括不重叠的矩形版图和重叠的矩形版图形成的融合的多边形版图；根据常规走线和包含待转换走线转换的集成电路多边形版图，列写相应的电路和场的方程并进行耦合，形成场‑路耦合方程进行求解，本发明将版图中长度太短/重叠度较大的走线转换为多边形版图按场的方法进行处理，与常规走线的电路方程耦合，同时保证了计算的精度和速度。

Description

一种包含走线的集成电路快速高精度计算的方法及装置
技术领域
本发明属于集成集成电路版图走线处理技术领域，具体涉及一种包含走线的集成电路快速高精度计算的方法及装置。
背景技术
随着通信技术的发展，超大规模集成电路的研究与发展已逐渐展开。为了提高电子设备的性能，缩小体积，降低成本，将晶体管与其他元器件以及线路都集成在一小块半导体基片上。为了实现更多的功能，超大规模集成电路有几层到上百层结构，每层结构极其复杂，集成数千万甚至数亿的晶体管，对数千万、数亿个分布在各层的元器件提供稳定、达标的电压是集成电路电源设计首先需要考虑的问题，在此基础上，还需要保证集成电路电源层各处的电流密度不能过大，否则会导致局部过热，直至电路板烧毁。为此，需要针对设计的超大规模集成电路的电位分布和电流分布进行仿真计算，以针对电压降和电流密度超标的区域进行设计上的整改，避免因为设计失误带来损失。在集成电路元器件分布越来越密集的情况下，集成电路的覆铜版图也因为不同网络的不同元器件的连接形成的走线被裁剪成非常复杂的几何图形，通常，需要将这些复杂的几何图形离散成形状简单的网格单元，再基于这些网格单元进行数值计算以获得形状复杂的版图的电位分布和电流分布。随着集成电路制备的工艺水平越来越高，对覆铜层进行刻蚀所允许的走线和缝隙的宽度越来越小，达到纳米级，这就对集成电路电源层的设计和仿真计算提出了更高要求和更大的挑战，因为走线越细，带来的直流压降越大，因此需要设计更多的支路分流以降低这个直流压降，同时，走线越细以及走线越来越多，这就对数值计算所需要的网格单元离散提出了更高的挑战，从整个板尺寸的厘米级到最小尺寸的纳米级，针对跨度达7个数量级的多尺度复杂结构的网格剖分一方面会带来数千万、数亿的网格单元，另一方面也给基于网格剖分带来的超大规模稀疏矩阵求解提出了挑战。
在集成集成电路版图的电磁场仿真计算过程中，存在这样的问题：用户输入长度很短的走线，以至于其宽度与其长度能够相比拟，导致不同的直的走线相连形成带有拐角的走线时，走线的重叠区域的面积占走线总面积较大的比例；此外，由于走线本身规则，容易通过走线重叠的方式设计出某个复杂的版图形状，因此，设计人员通常利用多条重叠的走线实现某个复杂的版图形状，导致多条短的走线在局部形成了一个复杂的完全不同于带状走线的结构，对于上述问题，如果还将走线通过电路的方法来处理，将严重影响计算结果的精度。
此外，在集成电路版图设计中，虽然整体上版图的形状极其复杂和不规则，但其设计却按一定的规则进行，其中一条常识性的规则为：集成电路版图中距离较近的走线尽可能平行，这个规则可以尽可能减小走线之间的相互干扰。近似平行的走线也使得被裁剪的覆铜层也变得近似平行，在走线较为密集的情况下，被裁剪后剩下的覆铜层在走线位置的形状也和走线一样，即形成了细长带状的覆铜层，如果也将这些细长带状的覆铜层看作走线，并与版图中已有的走线进行相同的处理，这将很大程度的简化集成电路版图复杂结构的网格剖分和电位、电流分布的计算。
发明内容
针对上述现有技术的不足，本申请提供一种包含走线的集成电路快速高精度计算的方法及装置。
第一方面本申请提出了一种包含走线的集成电路快速高精度计算的方法，其特征在于：包括以下步骤：
获取集成电路版图中所有走线；
根据第一走线分类步骤和/或第二走线分类步骤将所有所述走线分为待转换走线和常规走线；
将所有所述待转换走线转换为矩形版图；
根据所述矩形版图中的走线端点的位置关系，得到重叠矩形版图，将所述重叠矩形版图进行融合，得到融合多边形版图，使得所有待转换走线转换为多边形版图，所述多边形版图包括不重叠的矩形版图和重叠的矩形版图形成的融合的多边形版图；
对所述常规走线和所有多边形版图，列写相应的电路和场的方程并进行耦合，形成场-路耦合方程进行求解。
在一些实施例中，上述一种包含走线的集成电路快速高精度计算的方法中，所述获取集成电路版图中所有走线包括：
获取集成电路版图中所有标识为走线但不存在于多边形版图的走线模型形成的走线；
针对版图中任一多边形，识别多边形中符合条件的带状区域，并将带状区域转换为走线；
所述获取集成电路版图中所有走线包括获取以上两类走线。
在一些实施例中，上述一种包含走线的集成电路快速高精度计算的方法中，第一走线分类步骤包括：
从所述走线中选取其中任一条走线作为待分类走线；
获取所述待分类走线的长度和宽度，计算所述待分类走线的长度与其宽度的比值，得到第一比值；
将所述第一比值与预先设定的第一阈值进行比较，
如果所述第一比值大于等于所述第一阈值，则将所述待分类走线分类为常规走线，
如果所述第一比值小于所述第一阈值，则将所述待分类走线分类为待转换走线。
在一些实施例中，上述一种包含走线的集成电路快速高精度计算的方法中，所述第二走线分类步骤包括：
从所述第一走线分类步骤中分类为常规走线的走线中选取其中任一条走线作为待确认走线；
计算所述待确认走线的重叠区域面积比值，得到第二比值；
将所述第二比值与预先设定的第二阈值进行比较，
如果所述第二比值小于等于所述第二阈值，则将所述待确认走线分类为所述常规走线，
如果所述第二比值大于所述第二阈值，则将所述待确认走线分类为所述待转换走线。
在一些实施例中，上述一种包含走线的集成电路快速高精度计算的方法中，计算所述待确认走线的重叠区域面积比值，包括：
根据所述待确认走线与其他走线重叠的区域得到第一区域面积，
根据所述待确认走线与多边形版图重叠的区域得到第二区域面积，
根据所述待确认走线与焊盘重叠的区域得到第三区域面积；
根据所述第一区域面积、第二区域面积和第三区域面积的总和得到所述重叠区域面积；
根据所述重叠区域面积与所述待确认走线面积的比值得到所述重叠区域面积比值；
所述待确认走线面积为待确认走线的长度与待确认走线的宽度的乘积。
在一些实施例中，上述一种包含走线的集成电路快速高精度计算的方法中，将所有所述待转换走线转换为矩形版图，包括：
以所述待转换走线线条长度为中心，向所述待转换走线宽度方向的两边分别扩展二分之一的预设宽度，形成所述矩形版图；所述预设宽度即为设置的走线宽度。
在一些实施例中，上述一种包含走线的集成电路快速高精度计算的方法中，根据所述矩形版图中的走线端点的位置关系，得到重叠矩形版图，将所述重叠矩形版图进行融合，得到融合多边形版图，使得所有待转换走线转换为多边形版图，所述多边形版图包括不重叠的矩形版图和重叠的矩形版图形成的融合的多边形版图，包括：
步骤一：选取用于形成所述矩形版图的所有待转换走线，然后收集每根所述待转换走线上的任一个端点构建端点集合，
所述端点集合中还包括每个端点所在走线的走线宽度索引，
所述端点集合中还包括每个端点所在走线的相对端点索引，
所述端点集合中还包括每个端点所在走线对应的多边形版图索引；
步骤二：对所述端点集合中每个端点的x坐标按从小到大排序，形成序列集合，设置第一索引i=1；
步骤三：选取所述序列集合中的第i个端点，根据所述第i个端点确定其所对应的走线宽度，搜索所述端点集合中除端点i以及端点i所在走线的相对端点外的所有端点，并将所有搜索的端点与所述第i个端点之间的距离进行比较，将所有与所述第i个端点以及端点i所在走线的相对端点之间的距离小于所述第i个端点所在走线宽度的端点构成近距离端点集合；
步骤四：若所述近距离端点集合不为空集，则进入步骤五；
若所述近距离端点集合为空集，则设置第一索引i=i+1，
若所述第一索引i的数值大于序列集合内的元素数量值，则所有转换为矩形版图的多边形版图融合完毕，此时，所有端点集合除去近距离端点集合后，剩下的端点对应的矩形版图与任何其他端点距离均大于剩下端点对应的走线的宽度，这些剩下的端点对应的矩形版图为不重叠的矩形版图，此流程结束，
若所述第一索引i的数值小于等于序列集合内的元素数量值，则返回步骤三；
步骤五：设置第二索引j，从所述近距离端点集合选取所述第j个端点，同时将所述第j个端点从所述近距离端点集合中去除，
若第j个端点存在对应矩形版图的所述多边形版图索引，则将第i个端点在所述多边形版图索引中对应的矩形版图与第i个端点在所述多边形版图索引中对应的矩形版图进行融合，将融合后的多边形版图更新到第i个端点对应的多边形版图索引中，同时设置第j个端点对应所述多边形版图索引为空，
若第j个端点不存在对应矩形版图的所述多边形版图索引，则返回步骤四；
步骤六：转入步骤四。
在一些实施例中，上述一种包含走线的集成电路快速高精度计算的方法中，将所述重叠矩形版图进行融合，得到融合多边形版图，包括：采用多边形布尔运算将所述重叠矩形版图进行融合，得到融合多边形版图。
在一些实施例中，上述一种包含走线的集成电路快速高精度计算的方法中，对所述常规走线和所有多边形版图，列写相应的电路和场的方程并进行耦合，形成场-路耦合方程进行求解，包括以下步骤：
取所述被分类为常规走线的走线，记为版图走线，沿所述版图走线的中线画出中线两端端点之间的连线，计算所述连线的长度、所述版图走线的宽度和所述版图走线所在覆铜层的厚度；
计算所述版图走线的电阻；
确定所述版图走线的中线两端端点在所述多边形版图中的位置，将所述位置设置为固定点；
所述所有多边形版图包括包含待转换走线转换的集成电路多边形版图以及原始多边形版图，对所述所有多边形版图连同所述固定点进行网格剖分，得到剖分后的网格区域；
采用有限元法针对所述剖分后的网格区域建立其电位场的矩阵方程组；
将所述版图走线等效为带电阻的电路支路，将所述电路支路通过所述固定点耦合到矩阵方程组，求解获得版图各节点电位以及各支路电流；
反算出所述版图走线上任一点的电流密度以及所述版图走线上任一点的电位。第二方面本申请提出了一种包含走线的集成电路快速高精度计算的装置，包括第一模块、第二模块、第三模块、第四模块、第五模块，各模块依次顺序连接；
第一模块用于获取集成电路版图中所有走线；
第二模块用于根据第一走线分类步骤和/或第二走线分类步骤将所有所述走线分为待转换走线和常规走线；
第三模块用于将所有所述待转换走线转换为矩形版图；
第四模块用于根据所述矩形版图中的走线端点的位置关系，将所述矩形版图分为独立矩形版图和重叠矩形版图，将所述重叠矩形版图进行融合，得到融合多边形版图；
第五模块用于根据所述融合多边形版图和独立矩形版图，列写相应的电路和场的方程并进行耦合，形成场-路耦合方程进行求解。
本发明的有益效果：
当出现用户输入长度很短的走线，以至于其宽度与其长度能够相比拟，或者出现不同的直的走线相连形成带有拐角的走线，且走线的重叠区域的面积占走线总面积较大的比例时，需要将版图中长度太短、或者重叠度较大的走线转换为多边形版图，因为设计人员可能会利用多条重叠的走线实现某个复杂的版图形状，导致多条短的走线在局部形成了一个复杂的完全不同于带状走线的结构时，此时需要将其按多边形版图进行处理，并且将上述重叠的多边形版图进行融合，形成一个整体的多边形版图，然后再进行计算，而不是每条走线都按照场的方法进行处理，或者每条走线都按照路的方法进行处理，从而一方面大幅度提高计算的效率，另一方面还能保证计算结果的精度。
附图说明
图1为本发明的总体流程图。
图2为本申请实施例的多边形简化示意图。
图3为本申请实施例的识别多边形中符合条件的带状区域并将带状区域转换为走线的示意图。
图4为第一走线分类步骤流程图。
图5为第二走线分类步骤流程图。
图6为第一区域面积表示图。
图7为第二区域面积表示图。
图8为第三区域面积表示图。
图9为走线转换为矩形版图表示图。
图10为矩形版图融合为多边形版图表示图。
图11为步骤S500的子流程图。
图12为含有拐角的版图走线示意图。
图13为快速高精度计算集成集成电路版图走线装置原理框图。
具体实施方式
本申请提出一种包含走线的集成电路快速高精度计算的方法及装置，当出现用户输入长度很短的走线（以至于其宽度与其长度能够相比拟），导致不同的直的走线相连形成带有拐角的走线时，走线的重叠区域的面积占走线总面积较大的比例，此时将版图中的此类长度太短、或者重叠度较大的走线转换为多边形版图，将其按多边形版图进行处理，并且对重叠的多边形版图进行融合，形成一个整体的多边形版图，最后，直接从求解的场获得走线相应区域的电流密度和电位；
由于走线本身规则，容易通过走线重叠的方式设计出某个复杂的版图形状，因此，设计人员通常利用多条重叠的走线实现某个复杂的版图形状，导致多条短的走线在局部形成了一个复杂的完全不同于带状走线的结构，对于此类复杂的版图形状也需要将其转换为多边形版图后，然后进行融合处理，最后，直接从求解的场获得走线相应区域的电流密度和电位。
下面结合附图对本申请作进一步描述。以下实施例仅用于更加清楚地说明本发明的技术方案，而不能以此来限制本申请的保护范围。
第一方面本申请提出了一种包含走线的集成电路快速高精度计算的方法，如图1所示，包括以下步骤：
S100：获取集成电路版图中所有走线；
获取集成电路版图中所有标识为走线但不存在于多边形版图的走线模型形成的走线；
针对版图中任一多边形，识别多边形中符合条件的带状区域，并将带状区域转换为走线；
其中，针对版图中任一多边形Q，识别所述多边形Q中符合条件的带状区域，并将所述带状区域转换为走线，包括如下步骤：
S110：针对版图中任一多边形Q进行简化，设置集合{Es}用来保存简化后的多边形D的平行边对，并设置集合{Es}的初始状态为空；
S120：将所述简化后的多边形Q的所有边，按长度从大到小进行排序，并保存到集合{E}中；
S130：判断集合{E}中边的数量是否大于3，如果集合{E}中边的数量不大于3，则转入步骤S180；否则，设置K=1,从集合{E}中取出最长边E1并将其从集合{E}中去除，设边E1的左端点为AE，边E1的右端点为BE；
S140：设置K=K+1,如果K大于集合{E}中边的数量，转入步骤S130,否则，在集合{E}中取出边Ek,判断E1与Ek是否平行；如果E1与Ek不平行，则重新执行步骤S140，其中，Ek为集合{E}中第k条边；
S150：如果E1与Ek平行，计算边E1和Ek的重叠长度
Figure 345554DEST_PATH_IMAGE001
；
S160：比较
Figure 204926DEST_PATH_IMAGE002
与第三阈值
Figure 374614DEST_PATH_IMAGE003
之间的大小，如果不满足
Figure 610423DEST_PATH_IMAGE004
,则转入步骤S140；所述
Figure 949001DEST_PATH_IMAGE003
为事先定义的走线宽长比的最大第三阈值，
Figure 979273DEST_PATH_IMAGE005
为点AE到边Ek的距离；
S170：将Ek从集合{E}中去除，将平行边对(E1,Ek)保存在集合{Es}中，转入步骤S130；
S180：判断集合{Es}是否为空，如果集合{Es}为空，针对所述版图中任一多边形Q的处理结束，退出；否则，将集合{Es}中的所有平行边对之间的重叠区域转换为走线，针对版图多边形Q的处理结束，退出。
所述针对版图中任一多边形Q进行简化，包括：当多边形D的任意两条相邻边的夹角大于
Figure 639187DEST_PATH_IMAGE006
时，将多边形D的任意两条相邻边合并为一条边，直到多边形Q的任意两条相邻图3边的夹角均小于等于
Figure 413108DEST_PATH_IMAGE006
时，停止简化，得到简化后的多边形Q，其中，
Figure 75034DEST_PATH_IMAGE007
为预定义的角度第四阈值。
举例说明具体过程，如图2所示为任一多边形Q，其中
Figure 276208DEST_PATH_IMAGE007
设置为10
Figure 420488DEST_PATH_IMAGE008
，A’H’与H’G’为两条相邻的边，因为A’H’与H’G’的夹角大于
Figure 998100DEST_PATH_IMAGE009
，故，将A’H’与H’G’合并为A’G’，同理可以将F’E’与E’D’合并为F’D’，将A’B’与B’C’合并为A’C’。
所述E1与Ek平行定义为：如果满足
Figure 45690DEST_PATH_IMAGE010
，则认为边E1与边Ek平行，其中，
Figure 417766DEST_PATH_IMAGE005
为点AE到边Ek的距离，
Figure 52272DEST_PATH_IMAGE011
为点BE到边Ei的距离,
Figure 167995DEST_PATH_IMAGE012
为事先定义的距离第五阈值。
所述计算边E1和Ek的重叠长度
Figure 70092DEST_PATH_IMAGE013
，包括：将边E1投影到边Ek形成一条线段，边E1和边Ek的端点在投影的线段上形成4个顶点，4个顶点从左到右或从下到上依次为A、M、U、D，则4个顶点的中间两个顶点M和U之间的线段定义为边E1在边Ek投影后的重叠线段，重叠线段的长度定义为边E1和Ek的重叠长度
Figure 613069DEST_PATH_IMAGE013
；中间两个顶点M和U为在边E1上投影形成顶点N和V。
如图3所示，基于边E1和边Ek的相互投影形成的4个顶点M、N、V、U构成矩形区域，该矩形区域称为走线。图3中，走线左边存在多边形区域，将左边的多边形区域通过顶点M和顶点N截断，形成新的多边形区域Q1Q2Q3Q4Q5AENM，同时，走线右边也存在多边形区域，将右边的多边形区域通过顶点U和顶点V截断，形成新的多边形区域UVBEQ6Q7Q8Q9Q10，可以看出，新的多边形区域不包括四个顶点M、N、U、V包含的区域；
确定所述走线两端端点在所述版图多边形Q中的位置，将所述位置设置为固定点；图3中，走线左边存在多边形区域，则顶点M和顶点N的中点为左边的固定点，同时，走线右边存在多边形区域，则顶点U和顶点V的中点为右边的固定点，如果走线左边或右边不存在多边形区域，则该端点上与其他层连接的过孔的中心或与外部电路连接的节点为相应的固定点，从而完成走线的识别和转换步骤。
所述获取集成电路版图中所有走线包括获取以上两类走线。
S200：根据第一走线分类步骤和/或第二走线分类步骤将所有所述走线分为待转换走线和常规走线；
其中，如图4所示，第一走线分类步骤包括：
S210：从所述走线中选取其中任一条走线作为待分类走线；
S211：获取所述待分类走线的长度和宽度，计算所述待分类走线的长度与其宽度的比值，得到第一比值；
将所述第一比值与预先设定的第一阈值进行比较，
其中，第一阈值通常等于10，但在具体设计时可以为设计人员根据集成电路版图的设计需求具体设定的预设值；
如果所述第一比值大于等于所述第一阈值，则执行S212；
S212：将所述待分类走线分类为常规走线，
如果所述第一比值小于所述第一阈值，则执行S213；
S213：将所述待分类走线分类为待转换走线；
另外，如图5所示，第二走线分类步骤包括：
S220：从所述第一走线分类步骤中分类为常规走线的走线中选取其中任一条走线作为待确认走线；
S221：计算所述待确认走线的重叠区域面积比值，得到第二比值；
其中，所述待确认走线的重叠区域面积比值的计算具体为：
根据所述待确认走线与其他走线重叠的区域得到第一区域面积，
如图6所示，例如待确认走线为L1，其他走线为L2，所以L1和L2相互重叠区域的面积为第一区域面积S1，或者待确认走线为L2，其他走线为L1，所以L1和L2相互重叠区域的区域面积为第一区域面积S1，其他走线为除了当前选取的待确认走线以外的与当前选取的待确认走线相互重叠的走线；
根据所述待确认走线与多边形版图重叠的区域得到第二区域面积，
如图7所示，例如待确认走线为L3，多边形版图为B，所以L3和B相互重叠区域的面积为第二区域面积S2；
根据所述待确认走线与焊盘重叠的区域得到第三区域面积；
如图8所示，例如待确认走线为L4，焊盘为H，所以L4和H相互重叠区域的面积为第三区域面积S3。
上述实施方式只说明了待确认走线分别和其他走线、多边形版图或焊盘单独出现重叠区域的情况；
此外，当待确认走线同时和其他走线、多边形版图以及焊盘出现重叠区域时，此时待确认走线L1/L2、L3以及L4为同一条待确认走线；
当出现待确认走线同时和其他走线以及多边形版图出现重叠区域时，此时L1/L2和L3为同一条待确认走线；
当出现待确认走线同时和多边形版图以及焊盘出现重叠区域时，此时L3和L4为同一条待确认走线；
当出现待确认走线同时和其他走线以及焊盘出现重叠区域时此时L1/L2和L4为同一条待确认走线。
根据所述第一区域面积、第二区域面积和第三区域面积的总和得到所述重叠区域面积；
重叠区域面积=S1+S2+S3；
所述待确认走线面积为待确认走线的长度与待确认走线的宽度的乘积；
根据所述重叠区域面积与所述待确认走线面积的比值得到所述重叠区域面积比值；
第二比值为重叠区域面积比值，重叠区域面积比值=（S1+S2+S3）/待分类走线面积；
将所述第二比值与预先设定的第二阈值进行比较，
其中，第二阈值为设计人员根据集成电路版图的设计需求具体设定的预设值；
如果所述第二比值小于等于所述第二阈值，则执行S222；
S222：将所述待确认走线分类为常规走线，
如果所述第二比值大于所述第二阈值，则执行S223；
S223：将所述待确认走线分类为待转换走线；
重复执行步骤S210-S213和/或S220-S223，直到所有走线都分类为常规走线和/或待转换走线后，结束步骤S200；
并且，其中步骤S210-S213和S220-S223为并列分类步骤，可以先执行S210-S213然后再执行步骤S220-S223，也可以先执行S220-S223然后再执行步骤S210-S213，但最终直到所有走线都分类为常规走线和/或待转换走线后，就结束步骤S200。
S300：将所有所述待转换走线转换为矩形版图；
其中，以所述待转换走线线条长度为中心，向所述待转换走线宽度方向的两边分别扩展二分之一的版图走线的宽度，形成所述矩形版图。
如图9所示，以待转换走线L5的线条长度L为中心，向待转换走线L5宽度方向的两边分别扩展w/2的宽度，形成长度为L宽度为w的矩形版图。
其中，w为版图走线的宽度。
S400：根据所述矩形版图中的走线端点的位置关系，得到重叠矩形版图，将所述重叠矩形版图进行融合，得到融合多边形版图，使得所有待转换走线转换为多边形版图，所述多边形版图包括不重叠的矩形版图和重叠的矩形版图形成的融合的多边形版图；
S410：选取用于形成步骤S300中矩形版图的所有待转换走线，收集每根所述待转换走线上的任一个端点构建端点集合X，所述端点集合X中还包括每个端点所在走线的走线宽度值width、相对端点索引idxN以及多边形版图索引idxP；
S420：对所述X中每个端点的x坐标按从小到大排序，形成序列集合Y，设置第一索引值i=1；
S430：根据第一索引值i确定序列集合Y中的第i个端点，记为Y{i}，基于其对应的走线宽度Y{i}.width，搜索除Y{i}本身以及其对应点Y{i}.idxN对应的端点之外的所有端点，并将所有搜索的端点与对象Y{i}对应端点的距离进行比较，将所有与所述第i个端点以及端点i所在走线的相对端点之间的距离小于所述第i个端点所在走线宽度的端点构成近距离端点集合P；
若所述近距离端点集合P不为空集，则进入步骤S450；
若所述近距离端点集合为空集，则进入步骤S440；
S440：此时设置第一索引为i=i+1；
若所述第一索引i的数值大于序列集合Y内的元素数量值，则进入步骤S441；
S441：所有转换为矩形版图的多边形版图融合完毕，此时，所有端点集合除去近距离端点集合后，剩下的端点对应的矩形版图与任何其他端点距离均大于剩下端点对应的走线的宽度，这些剩下的端点对应的矩形版图为不重叠的矩形版图，此流程结束，
若所述第一索引i的数值小于等于序列集合Y内的元素数量值，则返回执行步骤S430；
S450：设置第二索引j，从近距离端点集合选取所述第j个端点，同时将所述第j个端点从所述近距离端点集合P中去除，
将第i个端点在所述多边形版图索引中对应的矩形版图与第i个端点在所述多边形版图索引中对应的矩形版图进行融合，将融合后的多边形版图更新到第i个端点对应的多边形版图索引中，同时设置第j个端点对应所述多边形版图索引为空，
若第j个端点在所述版图集合中不存在对应矩形版图，则返回执行步骤S440；
S460：转入步骤S440。
直到所有待转换走线转换为多边形版图后，流程结束。
其中，所述多边形版图包括不重叠的矩形版图和重叠的矩形版图形成的融合的多边形版图。
如图10所示，本实施例中采用平面简单多边形的布尔运算将步骤S400中重叠的矩形版图进行融合，得到融合多边形版图。
S500：对所述常规走线和所有多边形版图，列写相应的电路和场的方程并进行耦合，形成场-路耦合方程进行求解。
如图11所示，步骤S500中，具体包括以下步骤：
S510：取所述被分类为常规走线的走线，记为版图走线，沿所述版图走线的中线画出中线两端端点之间的连线，计算所述连线的长度、所述版图走线的宽度和所述版图走线所在覆铜层的厚度；
其中，取所述常规走线记为版图走线，如图12所示，沿版图走线的中线画出中线两端端点A和B之间的连线，计算所述连线的长度l、所述版图走线的宽度w和所述版图走线所在覆铜层的厚度d；
S520：计算所述版图走线的电阻；
计算所述版图走线的电阻R，公式如下：
Figure 466362DEST_PATH_IMAGE014
其中，
Figure 385777DEST_PATH_IMAGE015
为版图走线所在覆铜层的电导率。
S530：确定所述版图走线的中线两端端点在所述多边形版图中的位置，将所述位置设置为固定点；
S540：所述所有多边形版图包括包含待转换走线转换的集成电路多边形版图以及原始多边形版图，对所述所有多边形版图连同所述固定点进行网格剖分，得到剖分后的网格区域；
过程详述如下：将所述固定点插入到多边形版图，对含有固定点的多边形版图所在网格进行网格剖分，并确保所述固定点包含在剖分的网格中。
S550：采用有限元法针对所述剖分后的网格区域建立其电位场的矩阵方程组；
Figure 142380DEST_PATH_IMAGE016
（1）
式中K为有限元刚度矩阵，u为网格节点的电位向量，b为与外部激励产生的表面电流密度相关的右端项；
其中K与b具体计算步骤如下：
S551：对于集成电路的电源网络，其网络上的直流电源在覆铜层的电流形成直流电场模型；
由于集成电路的结构为多层带复杂版图形状的覆铜层和介质形成的三维多层结构，因此需要计算的集成电路模型为多层集成电路的三维直流电场模型，此时，直流电场模型中电导率
Figure 856258DEST_PATH_IMAGE015
、电位u的分布均为三维空间坐标(x,y,z)的函数，即：
Figure DEST_PATH_IMAGE017
，该三维直流电场模型的函数满足以下方程（2）：
Figure 121148DEST_PATH_IMAGE018
（2）
及边界条件（3）：
Figure DEST_PATH_IMAGE019
（3）
式中
Figure 139527DEST_PATH_IMAGE020
为第一类边界，n为第二类边界的法向，
Figure DEST_PATH_IMAGE021
表示电位u在第一类边界
Figure 812953DEST_PATH_IMAGE020
上的值，用
Figure 963312DEST_PATH_IMAGE022
表示，
Figure DEST_PATH_IMAGE023
为外部电流源的体电流密度；
S552：多层超大规模集成电路中实际PCB板或芯片封装的板尺寸远大于金属层的厚度，将多层集成电路的三维直流场问题简化为二维直流场问题；由此可以建立各层集成电路直流电场二维模型的泛函（4）：
Figure 856444DEST_PATH_IMAGE024
（4）
式中，所述I(u)为泛函，t为金属层的厚度，
Figure DEST_PATH_IMAGE025
为网格单元e的电导率，
Figure 179978DEST_PATH_IMAGE026
为网格单元e的电位，
Figure DEST_PATH_IMAGE027
为网格单元e的面积，
Figure 206446DEST_PATH_IMAGE028
为外部激励产生的表面电流密度，
Figure DEST_PATH_IMAGE029
表示网格单元e的边；
S553：对所述泛函（4）取极值并令极值为0，即可获得有限元法形成的矩阵方程组（1），其中b为与外部激励产生的表面电流密度相关的右端项，即为泛函（4）中的
Figure 324444DEST_PATH_IMAGE030
而有限元方程组(1)的左端K矩阵则为泛函（4）中的
Figure DEST_PATH_IMAGE031
。
S560：将所述版图走线等效为带电阻的电路支路，将所述电路支路通过所述固定点耦合到矩阵方程组，求解获得版图各节点电位以及各支路电流；
具体包括步骤如下：
S561：设走线的端点A和B对应的固定点在网格节点中的编号为nA和nB,其对应的电位为u(n A )和u(n B )；建立走线的端点A和B之间的电路方程，如下式（5）所示：
Figure 970451DEST_PATH_IMAGE032
（5）
式中I AB为经过走线AB的电流，l AB 为走线AB的长度。
S562：将走线AB之间的电路方程加入到原来的矩阵方程组，形成修改的矩阵方程，如下式（6）所示：
Figure DEST_PATH_IMAGE033
（6）
式中K u 为有限元法形成的与节点电位相关的矩阵，a uI 为节点电位u(n A )和u(n B )与支路电流的关联矩阵，其为
Figure 832097DEST_PATH_IMAGE034
的矩阵，第nA和nB个元素为1，其余元素为0，其中n为有限元节点电位未知量的个数，也是矩阵K u 的维数。
对于单条版图走线AB来说，与原有的矩阵方程组相比，增加了一个方程，同时也增加了一个未知量I AB。
S563：当有多条版图走线作以上相同转换时，原始方程组形成以下通用的修改的矩阵方程组（7）：
Figure DEST_PATH_IMAGE035
（7）
式中K u 为与节点电位相关的矩阵，A uI 为节点电位与支路电流的关联矩阵，K I 为与支路电流相关的矩阵，其中A uI 为多个a uI 按行组合而成，其组合的顺序为处理版图走线的顺序，矩阵大小为
Figure 2088DEST_PATH_IMAGE036
，m为待处理的版图走线数量，K I 为对角阵，矩阵大小为
Figure DEST_PATH_IMAGE037
，第i个元素为-R i，这里R i为第i条版图走线的电阻，I为走线电流的未知量形成的列向量。
S564：求解所述通用的修改的矩阵方程组，获得各节点电位以及各支路电流，所述支路电流即为所述走线的电流。
S570：反算出所述版图走线上任一点的电流密度以及所述版图走线上任一点的电位。
由于假设了版图走线电流密度分布均匀，则可反算出版图走线上任一点p的电流密度
Figure 556567DEST_PATH_IMAGE038
为式（8）所示：
Figure 96395DEST_PATH_IMAGE039
（8）
同时反算出版图走线上的中线上任一点p的电位
Figure 699414DEST_PATH_IMAGE040
为式（9）所示：
Figure 405202DEST_PATH_IMAGE041
（9）
其中，l Ap 为中线上p到A沿中线的长度，l AB 为中线上B到A沿中线的长度，w为版图走线的宽度，d为版图走线覆铜的厚度。所述版图走线的中线采用以下方法获得：针对多条直版图走线段连成的版图走线，相邻直版图走线段的轮廓线的交点称为拐点，根据所述版图走线上的所有拐点对连成的线段对版图走线进行分割，将所述版图走线分为M段，对每个所述版图走线段，连接所述版图走线段的一端的边的中点和所述版图走线段另一端的边的中点形成每个版图走线段的中线，连接所有版图走线段的中线形成所述版图走线的中线。
版图走线上任一点的电位根据版图走线上的中线上的电位采用分段插值法计算求值。
在具体实施中，对每个版图走线段进行插值，本实施例，如图12所示，版图走线段的一端的边为PQ，点P、Q为边PQ的两个顶点，边PQ的中点为A，另一端边的中点为B，以版图走线AB命名此版图走线，点C、G位于版图走线AB拐角位置处，为版图走线AB的一对拐角对，连线CG的中点为F，根据此拐角对对版图走线AB分割，得到版图走线段AF，所述版图走线段AF另一端的边即为CG，边CG的顶点即为C、G，
Figure 802685DEST_PATH_IMAGE042
，版图走线段AF所形成的区域PCGQ的中线为AF。
由于版图走线长度远大于版图走线宽度，例如版图走线长度为1cm，宽度为
Figure 92459DEST_PATH_IMAGE043
，假设在长度上的压降为0.1V，即 u(AB)=0.1V，且由于版图走线上的电流沿版图走线中线流动，因此版图走线上的电压沿中线的下降速度远大于沿宽度方向的下降速度，即版图走线宽度上的压降远小于1
Figure 233590DEST_PATH_IMAGE044
，因此，可近似认为u(PQ)= u(n A )，u(CG)=
Figure DEST_PATH_IMAGE045
，其中
Figure 856202DEST_PATH_IMAGE045
为中线上点F的电位，u(PQ)表示边PQ上任意点的电位，u(CG)表示边CG上任意点的电位，
Figure 926051DEST_PATH_IMAGE046
为中线AF的长度。所述中点F位置的电位
Figure 939006DEST_PATH_IMAGE047
可通过下式计算得出：
Figure 883829DEST_PATH_IMAGE048
那么走线PCGQ区域其他位置H的电位采用插值法计算求值，计算如下：
过H作与PC平行的直线，与PQ交点为H1,与CG交点为H2，则
Figure 298629DEST_PATH_IMAGE049
其中，
Figure 802030DEST_PATH_IMAGE050
为PCGQ区域其他位置H的电位，
Figure 302281DEST_PATH_IMAGE051
为H与H1之间连线的长度，
Figure 785215DEST_PATH_IMAGE052
为H1与H2之间连线的长度；
同理可以求出走线AB其他版图走线段任意点的电位；
当版图走线不存在拐点时，即
Figure 320102DEST_PATH_IMAGE053
，计算过程同上，此时由实际计算求值结果可认为版图走线上任一点电位等于过此点与中线垂直的中线位置的电位。
第二方面本申请提出了一种包含走线的集成电路快速高精度计算的装置，如图13所示，包括第一模块、第二模块、第三模块、第四模块、第五模块，各模块依次顺序连接；
第一模块用于获取集成电路版图中所有走线；
第二模块用于根据第一走线分类步骤和/或第二走线分类步骤将所有所述走线分为待转换走线和常规走线；
第三模块用于将所有所述待转换走线转换为矩形版图；
第四模块用于根据所述矩形版图中的走线端点的位置关系，将所述矩形版图分为独立矩形版图和重叠矩形版图，将所述重叠矩形版图进行融合，得到融合多边形版图；
第五模块用于根据所述融合多边形版图和独立矩形版图，列写相应的电路和场的方程并进行耦合，形成场-路耦合方程进行求解。
以上仅是本发明优选的实施方式，需指出的是，对于本领域技术人员在不脱离本技术方案的前提下，作出的若干变形和改进的技术方案应同样视为落入本权利要求书要求保护的范围。

Claims (7)

1.一种包含走线的集成电路快速高精度计算的方法，其特征在于：包括以下步骤：
获取集成电路版图中所有走线；
根据第一走线分类步骤和/或第二走线分类步骤将所有所述走线分为待转换走线和常规走线；
所述第一走线分类步骤包括：计算待分类走线的长度与其宽度的比值；
所述第二走线分类步骤包括：计算待确认走线的重叠区域面积比值；
以所述待转换走线线条长度为中心，向所述待转换走线宽度方向的两边分别扩展二分之一的预设宽度，形成矩形版图；
根据所述矩形版图中的走线端点的位置关系，得到重叠矩形版图，将所述重叠矩形版图进行融合，得到融合多边形版图，使得所有待转换走线转换为多边形版图，包括：
步骤一：选取用于形成所述矩形版图的所有待转换走线，然后收集每根所述待转换走线上的任一个端点构建端点集合，
所述端点集合中还包括每个端点所在走线的走线宽度，
所述端点集合中还包括每个端点所在走线的相对端点索引，
所述端点集合中还包括每个端点所在走线对应的多边形版图索引；
步骤二：对所述端点集合中每个端点的x坐标按从小到大排序，形成序列集合，设置第一索引i=1；
步骤三：选取所述序列集合中的第i个端点，根据所述第i个端点确定其所对应的走线宽度，搜索所述端点集合中除端点i以及端点i所在走线的相对端点外的所有端点，并将所有搜索的端点与所述第i个端点之间的距离进行比较，将所有与所述第i个端点以及端点i所在走线的相对端点之间的距离小于所述第i个端点所在走线宽度的端点构成近距离端点集合；
步骤四：若所述近距离端点集合不为空集，则进入步骤五；
若所述近距离端点集合为空集，则设置第一索引i=i+1，
若所述第一索引i的数值大于序列集合内的元素数量值，则所有转换为矩形版图的多边形版图融合完毕，此时，所有端点集合除去近距离端点集合后，剩下的端点对应的矩形版图与任何其他端点距离均大于剩下端点对应的走线的宽度，这些剩下的端点对应的矩形版图为不重叠的矩形版图，此流程结束，
若所述第一索引i的数值小于等于序列集合内的元素数量值，则返回步骤三；
步骤五：设置第二索引j，从近距离端点集合选取第j个端点，同时将所述第j个端点从所述近距离端点集合中去除，
若第j个端点存在对应矩形版图的所述多边形版图索引，则将第i个端点在所述多边形版图索引中对应的矩形版图与第i个端点在所述多边形版图索引中对应的矩形版图进行融合，将融合后的多边形版图更新到第i个端点对应的多边形版图索引中，同时设置第j个端点对应所述多边形版图索引为空，
若第j个端点不存在对应矩形版图的所述多边形版图索引，则返回步骤四；
步骤六：转入步骤四；
对所述常规走线和所有多边形版图，列写相应的电路和场的方程并进行耦合，形成场-路耦合方程进行求解。
2.根据权利要求1所述的一种包含走线的集成电路快速高精度计算的方法，其特征在于，所述获取集成电路版图中所有走线包括：
获取集成电路版图中所有标识为走线但不存在于多边形版图的走线模型形成的走线；
针对版图中任一多边形，识别多边形中符合条件的带状区域，并将带状区域转换为走线。
3.根据权利要求1所述的一种包含走线的集成电路快速高精度计算的方法，其特征在于：所述根据第一走线分类步骤和/或第二走线分类步骤将所有所述走线分为待转换走线和常规走线，所述第一走线分类步骤包括：
从所述走线中选取其中任一条走线作为待分类走线；
获取所述待分类走线的长度和宽度，计算所述待分类走线的长度与其宽度的比值，得到第一比值；
将所述第一比值与预先设定的第一阈值进行比较，
如果所述第一比值大于等于所述第一阈值，则将所述待分类走线分类为常规走线，
如果所述第一比值小于所述第一阈值，则将所述待分类走线分类为待转换走线。
4.根据权利要求3所述的一种包含走线的集成电路快速高精度计算的方法，其特征在于：所述根据第一走线分类步骤和/或第二走线分类步骤将所有所述走线分为待转换走线和常规走线，所述第二走线分类步骤包括：
从所述第一走线分类步骤中分类为常规走线的走线中选取其中任一条走线作为待确认走线；
计算所述待确认走线的重叠区域面积比值，得到第二比值；
将所述第二比值与预先设定的第二阈值进行比较，
如果所述第二比值小于等于所述第二阈值，则将所述待确认走线分类为所述常规走线，
如果所述第二比值大于所述第二阈值，则将所述待确认走线分类为所述待转换走线。
5.根据权利要求4所述的一种包含走线的集成电路快速高精度计算的方法，其特征在于：所述计算所述待确认走线的重叠区域面积比值，包括：
根据所述待确认走线与其他走线重叠的区域得到第一区域面积，
根据所述待确认走线与多边形版图重叠的区域得到第二区域面积，
根据所述待确认走线与焊盘重叠的区域得到第三区域面积；
根据所述第一区域面积、第二区域面积和第三区域面积的总和得到所述重叠区域面积；
根据所述重叠区域面积与所述待确认走线面积的比值得到所述重叠区域面积比值；
所述待确认走线面积为待确认走线的长度与待确认走线的宽度的乘积。
6.根据权利要求1所述的一种包含走线的集成电路快速高精度计算的方法，其特征在于：将所述重叠矩形版图进行融合，得到融合多边形版图，包括：
采用多边形布尔运算将所述重叠矩形版图进行融合，得到融合多边形版图。
7.根据权利要求6所述的一种包含走线的集成电路快速高精度计算的方法，其特征在于：所述对所述常规走线和所有多边形版图，列写相应的电路和场的方程并进行耦合，形成场-路耦合方程进行求解，包括以下步骤：
取被分类为常规走线的走线，记为版图走线，沿所述版图走线的中线画出中线两端端点之间的连线，计算所述连线的长度、所述版图走线的宽度和所述版图走线所在覆铜层的厚度；
计算所述版图走线的电阻；
确定所述版图走线的中线两端端点在所述多边形版图中的位置，将所述位置设置为固定点；
所述所有多边形版图包括包含待转换走线转换的集成电路多边形版图以及原始多边形版图，对所述所有多边形版图连同所述固定点进行网格剖分，得到剖分后的网格区域；
采用有限元法针对所述剖分后的网格区域建立其电位场的矩阵方程组；
将所述版图走线等效为带电阻的电路支路，将所述电路支路通过所述固定点耦合到矩阵方程组，求解获得版图各节点电位以及各支路电流；
反算出所述版图走线上任一点的电流密度以及所述版图走线上任一点的电位。
CN202210245211.6A 2022-03-14 2022-03-14 一种包含走线的集成电路快速高精度计算的方法及装置 Active CN114330214B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210245211.6A CN114330214B (zh) 2022-03-14 2022-03-14 一种包含走线的集成电路快速高精度计算的方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210245211.6A CN114330214B (zh) 2022-03-14 2022-03-14 一种包含走线的集成电路快速高精度计算的方法及装置

Publications (2)

Publication Number Publication Date
CN114330214A CN114330214A (zh) 2022-04-12
CN114330214B true CN114330214B (zh) 2022-05-31

Family

ID=81033092

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210245211.6A Active CN114330214B (zh) 2022-03-14 2022-03-14 一种包含走线的集成电路快速高精度计算的方法及装置

Country Status (1)

Country Link
CN (1) CN114330214B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115345124A (zh) * 2022-10-13 2022-11-15 井芯微电子技术(天津)有限公司 电流密度优化方法和装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101894178A (zh) * 2010-05-31 2010-11-24 清华大学 基于可满足性问题sat的可制造性热点拆线重布方法
CN108182921A (zh) * 2018-01-03 2018-06-19 上海中航光电子有限公司 一种阵列基板、显示面板与显示装置
CN113177384A (zh) * 2021-04-30 2021-07-27 深圳市华星光电半导体显示技术有限公司 显示面板的走线设计方法及其走线设计装置、存储介质
WO2021168731A1 (zh) * 2020-02-27 2021-09-02 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017021671A (ja) * 2015-07-13 2017-01-26 Ａｌｉｔｅｃｓ株式会社 設計レイアウトデータの修正方法、設計レイアウトデータの修正プログラム、及び設計レイアウトデータ修正装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101894178A (zh) * 2010-05-31 2010-11-24 清华大学 基于可满足性问题sat的可制造性热点拆线重布方法
CN108182921A (zh) * 2018-01-03 2018-06-19 上海中航光电子有限公司 一种阵列基板、显示面板与显示装置
WO2021168731A1 (zh) * 2020-02-27 2021-09-02 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
CN113177384A (zh) * 2021-04-30 2021-07-27 深圳市华星光电半导体显示技术有限公司 显示面板的走线设计方法及其走线设计装置、存储介质

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
高精度硅基幅相控制单元的研究与设计;郭嘉炜;《中国优秀硕士论文库》;20200715(第7期);第36页 *

Also Published As

Publication number Publication date
CN114330214A (zh) 2022-04-12

Similar Documents

Publication Publication Date Title
US8196080B2 (en) Method and system for routing
US6523154B2 (en) Method for supply voltage drop analysis during placement phase of chip design
US6925618B1 (en) Method and apparatus for performing extraction on an integrated circuit design with support vector machines
CN111931458B (zh) 基于混合阶有限元的三维集成电路电磁场计算方法及装置
KR19980063998A (ko) 집적 회로 설계 방법, 집적 회로 설계용 데이터베이스 장치 및집적 회로 설계 지원 장치
US6532572B1 (en) Method for estimating porosity of hardmacs
US11176306B2 (en) Methods and systems to perform automated Integrated Fan-Out wafer level package routing
CN107066681A (zh) 集成电路和制造集成电路的计算机实现方法
US20170352623A1 (en) Integrated circuit having staggered conductive features
Tang et al. A survey on Steiner tree construction and global routing for VLSI design
CN112131774B (zh) 用于集成电路三棱柱网格剖分的混合阶有限元方法及装置
CN114330214B (zh) 一种包含走线的集成电路快速高精度计算的方法及装置
CN114330215A (zh) 一种快速处理集成电路版图走线的电磁仿真方法及装置
US8285529B2 (en) High-speed operation method for coupled equations based on finite element method and boundary element method
CN115859899B (zh) 一种多驱动能力的集成电路标准单元版图迁移的方法
TW202219807A (zh) 用於電容值提取的系統、方法及儲存媒體
US20170017744A1 (en) Modeling of Power Distribution Networks for Path Finding
CN112149336B (zh) 三维集成电路电磁仿真高质量网格快速生成方法及装置
CN111814422B (zh) 集成电路电磁仿真多重网格法的插值矩阵构造方法及装置
CN117272914A (zh) 基于四叉树快速确定覆铜形状形成拓扑结构的方法及装置
CN102841956B (zh) 单元结构及方法
TW202403585A (zh) 具有非較佳方向曲線配線的積體電路
CN116522854A (zh) 多供电系统的集成电路仿真模型生成与计算方法及系统
Avram et al. Numerical Optimization of an Electrostatic Device based on the 3D XFEM and Genetic Algorithm
CN104731987B (zh) 一种早期版图的寄生电阻电容估算方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant