CN111814422B - 集成电路电磁仿真多重网格法的插值矩阵构造方法及装置 - Google Patents

集成电路电磁仿真多重网格法的插值矩阵构造方法及装置 Download PDF

Info

Publication number
CN111814422B
CN111814422B CN202010963812.1A CN202010963812A CN111814422B CN 111814422 B CN111814422 B CN 111814422B CN 202010963812 A CN202010963812 A CN 202010963812A CN 111814422 B CN111814422 B CN 111814422B
Authority
CN
China
Prior art keywords
grid
interpolation
new
node
nodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010963812.1A
Other languages
English (en)
Other versions
CN111814422A (zh
Inventor
唐章宏
邹军
汲亚飞
王芬
黄承清
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Wisechip Simulation Technology Co Ltd
Original Assignee
Beijing Wisechip Simulation Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Wisechip Simulation Technology Co Ltd filed Critical Beijing Wisechip Simulation Technology Co Ltd
Priority to CN202010963812.1A priority Critical patent/CN111814422B/zh
Publication of CN111814422A publication Critical patent/CN111814422A/zh
Application granted granted Critical
Publication of CN111814422B publication Critical patent/CN111814422B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Architecture (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本申请公开了集成电路电磁仿真多重网格法的插值矩阵构造方法及装置，该方法包括对多层超大规模集成电路电磁仿真中多尺度结构版图基于粗网格计算出的电磁场进行后验误差估计，并对误差超出设定值的集成电路粗网格区域插入新节点获得细网格，形成自适应有限元细分网格；将新节点分为边界新节点和内部新节点，分别建立细网格的边界新节点、内部新节点与粗网格节点待求解场量的插值关系；将边界新节点对应的插值关系与内部新节点对应的插值关系合并为粗‑细网格之间的插值关系，获得应用于多重网格法的粗网格‑细网格之间的总体插值矩阵。本申请可大幅度提高多层超大规模集成电路电磁仿真中大规模稀疏矩阵迭代求解的收敛速度，进而提高求解效率。

Description

集成电路电磁仿真多重网格法的插值矩阵构造方法及装置
技术领域
本发明涉及集成电路电磁仿真领域，尤其涉及集成电路电磁仿真多重网格法的插值矩阵构造方法及装置。
背景技术
集成电路已经在各行各业中发挥着非常重要的作用，是现代信息社会的基石。它是一种微型电子器件或部件，采用一定的工艺，把一个电路中所需的晶体管、电阻、电容和电感等元件及布线互连一起，制作在一小块或几小块半导体晶片或介质基片上，然后封装在一个管壳内，成为具有所需电路功能的微型结构。
集成电路电磁场问题可以通过偏微分方程加上边界条件来描叙，但由于边界条件非常复杂，不可能从微分方程及其边界条件获得精确解，可以通过诸如有限元的数值计算方法来获得近似解，且需要足够密的网格才能获得达到一定精度要求的解。尽管计算机的速度和存储能力在不断提高，但是对于非常复杂的问题，不能无限度的加密网格以追求解的精度，而是需要以尽可能少的网格和尽可能快的求解时间达到给定的精度要求。一般自适应有限元分析是基于计算出来的初始值，通过某种方法估计其误差并确定下一步的细分策略。这种通过初始解来估计其误差的方法称为后验误差估计。对于自适应网格细分策略，仍然需要多次网格细分并求解获得满足精度要求的解，对于超大规模集成电路利用有限元法求解电磁场问题时产生的初始网格即达数百万，多次网格细分并求解获得满足精度要求的解将占用大量的时间。
然而，发明人在实施本发明的过程中发现，现有的多层超大规模集成电路电磁仿真大规模稀疏矩阵求解方法中，网格细分前的计算结果以及细分前后的网格未被利用上，导致多层超大规模集成电路电磁仿真中大规模稀疏矩阵迭代求解收敛速度慢，求解效率低。
发明内容
本申请实施例提供了一种集成电路电磁仿真多重网格法的插值矩阵构造方法及装置，该方法获得的插值矩阵直接应用于多重网格法，可以大幅度提高多层超大规模集成电路电磁仿真中大规模稀疏矩阵迭代求解的收敛速度，进而提高求解效率。
第一方面，本申请实施例提供一种集成电路电磁仿真多重网格法的插值矩阵构造方法，所述方法包括：
步骤100，对多层超大规模集成电路电磁仿真中多尺度结构版图基于粗网格计算出的电磁场进行后验误差估计，并对误差超出设定值的集成电路粗网格区域插入新节点获得细网格，形成自适应有限元细分网格；
步骤200，基于所述新节点的位置信息，将所述新节点分为边界新节点和内部新节点；
步骤300，针对边界新节点，根据边界新节点的插值规则建立细网格边界新节点与粗网格节点待求解的场量的插值关系；针对内部新节点，根据内部新节点的插值规则建立细网格内部新节点与粗网格节点待求解的场量的插值关系；
步骤400，将所述边界新节点对应的插值关系与所述内部新节点对应的插值关系合并为应用于多重网格法的粗网格-细网格之间的插值关系，获得应用于多重网格法的粗网格-细网格之间的总体插值矩阵。
作为一种可能的实施方式，所述细网格包括单纯的N i 次细分网格和N i +1-N i 次细分的过渡网格，所述单纯的N i 次细分网格是指细分后子网格单元数量为
Figure 633648DEST_PATH_IMAGE002
的网格，N c 为每个网格单元单纯的一次细分产生的子网格单元个数，N i 为细分次数；所述N i +1-N i 次细分的过渡网格是指在单纯的N i 次细分网格基础上，将网格单元对应单纯的N i +1次细分网格的边上包含该边的子网格单元根据该边上插入的新节点一分为二形成的网格。
作为一种可能的实施方式，所述步骤100中，所述误差超出设定值的集成电路粗网格区域包括但不限于：集成电路过孔、电源层走线和电源层走线之间的细小缝隙。
作为一种可能的实施方式，所述步骤200中，所述边界新节点是指位于集成电路多尺度结构版图多边形的边上的新节点；所述内部新节点是指位于集成电路多尺度结构版图多边形之内的新节点。
作为一种可能的实施方式，所述步骤300中，所述边界新节点的插值规则和所述内部新节点的插值规则，包括：
对细分次数N i 大于0的网格单元，找出其邻居网格单元，该邻居网格单元为该网格单元的单元片；
针对所述单元片上的所述边界新节点，设定所述边界新节点的插值规则为：
Figure 470542DEST_PATH_IMAGE004
公式（1），
式中b为插值的边界新节点，u b 为边界新节点b的插值，e1、e2为b所在边两端的节点，w e1、w e2分别为节点e1、e2的权；
针对所述单元片内的所述内部新节点，设定所述内部新节点的插值规则为：
对所述单元片内的每个内部新节点i，其插值u i 为内部新节点i的所有相关节点的加权平均，其中，所述内部新节点i的相关节点为过渡网格中与内部新节点i通过网格单元的边相连接的节点，该插值u i 的公式为：
Figure 545814DEST_PATH_IMAGE006
公式（2），
式中n new 为内部新节点的总数目，n nbr 为与内部新节点i相关节点的数目，i为插入的内部新节点，节点j为内部新节点i的相关节点，w j 为节点j的权。
作为一种可能的实施方式，若相关节点j与内部新节点i位于同一个单纯的细分子网格单元，则w j =1，否则w j =1/2。
作为一种可能的实施方式，所述步骤400中，所述将所述边界新节点对应的插值关系与所述内部新节点对应的插值关系合并为应用于多重网格法的粗网格-细网格之间的插值关系，获得应用于多重网格法的粗网格-细网格之间的总体插值矩阵，包括：
将公式（1）代入公式（2）整理后写成矩阵形式为：
Figure 490636DEST_PATH_IMAGE008
公式（3），
式中，A1为向量u old 的系数矩阵，A2为向量u new 的系数矩阵，
求解公式（3），获得新节点的近似插值为：
Figure 905437DEST_PATH_IMAGE010
公式（4），
式中A=I-A2，I为单位矩阵，
根据公式（4）得到应用于多重网格法的粗网格-细网格之间的插值关系为：
Figure 972619DEST_PATH_IMAGE012
公式（6），
式中
Figure 410554DEST_PATH_IMAGE014
代表细网格待求解的场量，
Figure 9332DEST_PATH_IMAGE016
代表粗网格待求解的场量，
根据公式（4）和公式（6）求解获得应用于多重网格法的粗网格-细网格之间的总体插值矩阵P l ：
Figure 481902DEST_PATH_IMAGE018
公式（7）。
作为一种可能的实施方式，所述步骤100中，所述对多层超大规模集成电路电磁仿真中多尺度结构版图基于粗网格计算出的电磁场进行后验误差估计，并对误差超出设定值的集成电路粗网格区域插入新节点获得细网格，形成自适应有限元细分网格，包括：
步骤110，求解得到当前网格单元的有限元数值解，在每个网格节点的超收敛单元片内，基于解的梯度G fem 近似恢复更高阶精度的梯度G spr 作为解的梯度的准确值；
步骤120，基于所述解的梯度G fem 和所述更高阶精度的梯度G spr 计算每个所述网格单元的相对误差和总体误差，从而判断出总体误差指标是否达标，若达标，则结束，若未达标，则进行步骤130；
步骤130，根据所述网格单元细分过程中所述总体误差的变化规律，迭代算出每个所述网格单元一次性细分次数；
步骤140，对所述网格单元的所述细分次数进行平滑，使得相邻所述网格单元的所述细分次数差别不高于1，从而确保所述网格单元细分后疏密网格的自然过渡；
步骤150，基于所述网格单元的所述细分次数，对集成电路粗网格区域中所述细分次数大于零的网格单元插入新节点获得细网格，完成对所述网格单元进行的所述细分；
步骤160，对所述细分后的所述细网格进行平滑；
步骤170，转入步骤110；
其中，所述超收敛单元片为有限元求解的误差在求解区域的某些部分的收敛速度大于所述求解区域的其它部分的所述收敛速度的单元片；
在所述步骤110中，所述网格节点的超收敛单元片定义为：包含该网格节点的所有网格单元形成的所述单元片；若所述网格节点在区域内部，则所述单元片应完全包含该网格节点；若所述网格节点不在所述区域内部而在边界上，则包含该网格节点的所述所有网格单元不完全包含该网格节点，此时认为该网格节点不存在所述超收敛单元片。
第二方面，本申请实施例提供一种集成电路电磁仿真多重网格法的插值矩阵构造装置，所述装置包括：
第一处理模块，用于对多层超大规模集成电路电磁仿真中多尺度结构版图基于粗网格计算出的电磁场进行后验误差估计，并对误差超出设定值的集成电路粗网格区域插入新节点获得细网格，形成自适应有限元细分网格；
第二处理模块，用于基于所述新节点的位置信息，将所述新节点分为边界新节点和内部新节点；
第三处理模块，用于针对边界新节点，根据边界新节点的插值规则建立细网格边界新节点与粗网格节点待求解的场量的插值关系；针对内部新节点，根据内部新节点的插值规则建立细网格内部新节点与粗网格节点待求解的场量的插值关系；
第四处理模块，用于将所述边界新节点对应的插值关系与所述内部新节点对应的插值关系合并为应用于多重网格法的粗网格-细网格之间的插值关系，获得应用于多重网格法的粗网格-细网格之间的总体插值矩阵。
作为一种可能的实施方式，所述细网格包括单纯的N i 次细分网格和N i +1-N i 次细分的过渡网格，所述单纯的N i 次细分网格是指细分后子网格单元数量为
Figure 719985DEST_PATH_IMAGE020
的网格，N c 为每个网格单元单纯的一次细分产生的子网格单元个数，N i 为细分次数；所述N i +1-N i 次细分的过渡网格是指在单纯的N i 次细分网格基础上，将网格单元对应单纯的N i +1次细分网格的边上包含该边的子网格单元根据该边上插入的新节点一分为二形成的网格。
本申请实施例具有如下有益效果：
本申请实施例对多层超大规模集成电路电磁仿真中多尺度结构版图基于粗网格计算出的电磁场进行后验误差估计，并对误差超出设定值的集成电路粗网格区域插入新节点获得细网格，形成自适应有限元细分网格；基于所述新节点的位置信息，将所述新节点分为边界新节点和内部新节点；针对边界新节点，根据边界新节点的插值规则建立细网格边界新节点与粗网格节点待求解的场量的插值关系；针对内部新节点，根据内部新节点的插值规则建立细网格内部新节点与粗网格节点待求解的场量的插值关系；将所述边界新节点对应的插值关系与所述内部新节点对应的插值关系合并为应用于多重网格法的粗网格-细网格之间的插值关系，获得应用于多重网格法的粗网格-细网格之间的总体插值矩阵，可以大幅度提高多层超大规模集成电路电磁仿真中大规模稀疏矩阵迭代求解的收敛速度，进而提高求解效率。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例的描述中所需要使用的附图做一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请提供的集成电路电磁仿真多重网格法的插值矩阵构造方法实施例的流程示意图。
图2（a）为本申请提供的集成电路电磁仿真多重网格法的插值矩阵构造方法实施例中单纯的1次细分网格的示意图。
图2（b）为本申请提供的集成电路电磁仿真多重网格法的插值矩阵构造方法实施例中1-0次细分的过渡网格的示意图。
图3为本申请提供的集成电路电磁仿真多重网格法的插值矩阵构造装置实施例的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，以下将参照本发明实施例中的附图，通过实施方式详细地描述本发明的技术方案，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，“第一”、“第二”、“第三”、“第四”、“第五”、“第六”等仅用于彼此的区分，而非表示它们的重要程度及顺序等。
请参考图1、图2（a）和图2（b），本申请实施例提供了一种集成电路电磁仿真多重网格法的插值矩阵构造方法，所述方法主要包括：
步骤100，对多层超大规模集成电路电磁仿真中多尺度结构版图基于粗网格计算出的电磁场进行后验误差估计，并对误差超出设定值的集成电路粗网格区域插入新节点获得细网格，形成自适应有限元细分网格；
步骤200，基于所述新节点的位置信息，将所述新节点分为边界新节点和内部新节点；
步骤300，针对边界新节点，根据边界新节点的插值规则建立细网格边界新节点与粗网格节点待求解的场量的插值关系；针对内部新节点，根据内部新节点的插值规则建立细网格内部新节点与粗网格节点待求解的场量的插值关系；
步骤400，将所述边界新节点对应的插值关系与所述内部新节点对应的插值关系合并为应用于多重网格法的粗网格-细网格之间的插值关系，获得应用于多重网格法的粗网格-细网格之间的总体插值矩阵。
采用上述方法，可以大幅度提高多层超大规模集成电路电磁仿真中大规模稀疏矩阵迭代求解的收敛速度，进而提高求解效率。
可以理解的是，多层超大规模集成电路多尺度结构版图是指集成电路版图多边形、孔洞的边长、大小具有多尺度结构，某些电源层的多边形、集成电路的整个尺寸达厘米级，但很多走线宽度、过孔半径、缝隙宽度尺寸小到纳米级。
其中，待求解的场量，指有限元法中待求解的场量，为未知量，如电位场、电场、磁场等。实际中在集成电路中这些场是连续存在于要求解的区域，但利用数值计算的方法求解这些场量时，需要将求解的区域进行离散，通过求解离散单元上的场量比如，单元节点、棱边或面上的场量，来近似实际集成电路的连续场量。
可以理解的是，针对多层超大规模集成电路的多尺度结构，待求解的场域离散的好坏直接决定了待求解场量的误差。为此，本申请实施例采用基于待求解场量的后验误差估计的自适应网格细分，可以解决由于多尺度结构导致剖分的网格疏密不合理问题，而且，该方法不是常规地为了获得应用于多重网格法的插值矩阵而专门构造粗网格、细网格，而是直接利用自适应网格细分前后的粗网格、细网格构造适用于多重网格法的插值矩阵，将有限元自适应网格细分与多重网格法求解有限元稀疏矩阵嵌套使用，从而大大提高了多重网格法求解有限元稀疏矩阵过程中插值矩阵的安装速度；进一步，获得的插值矩阵直接应用于多重网格法，可以大幅度提高多层超大规模集成电路电磁仿真中大规模稀疏矩阵迭代求解的收敛速度，进而提高求解效率。
作为一种可能的实施方式，所述细网格包括单纯的N i 次细分网格和N i +1-N i 次细分的过渡网格，所述单纯的N i 次细分网格是指细分后子网格单元数量为
Figure 769850DEST_PATH_IMAGE020
的网格，N c 为每个网格单元单纯的一次细分产生的子网格单元个数，N i 为细分次数；所述N i +1-N i 次细分的过渡网格是指在单纯的N i 次细分网格基础上，将网格单元对应单纯的N i +1次细分网格的边上包含该边的子网格单元根据该边上插入的新节点一分为二形成的网格。
请参考图2（a）和图2（b），图2（a）为本申请提供的集成电路电磁仿真多重网格法的插值矩阵构造方法实施例中单纯的1次细分网格的示意图，图2（b）为本申请提供的集成电路电磁仿真多重网格法的插值矩阵构造方法实施例中1-0次细分的过渡网格的示意图，如图所示，图2 (b)中，原来的三角形246被完整的分为4个小三角形，细分后的单元数量为41=4，称为单纯的1次细分网格；原来的三角形126本没有进行网格细分，但由于其与网格细分的网格单元246为邻居单元，为了与网格单元246的棱边26根据该边插入的新节点7对齐，网格单元126的棱边26也要根据新节点7一分为二，因此网格单元126被根据新节点7一分为二，网格单元126就称为2-1次细分的过渡单元。网格单元234和网格单元456也为同样的2-1次细分的过渡单元。
作为一种可能的实施方式，所述步骤100中，所述误差超出设定值的集成电路粗网格区域通常为多层超大规模集成电路版图的小尺度结构区域，包括但不限于：集成电路过孔、电源层走线和电源层走线之间的细小缝隙；其中，所述小尺度区域可为达到纳米尺度的区域。可以理解的是，大尺度、小尺度是相对的概念，大尺度指整体上尺度跨度很大，譬如大的尺度达到厘米级，小的尺度达到纳米级，那么纳米尺度就称为小尺度，通常，尺度跨域三个数量级就可以称为多尺度结构。
所述误差超出设定值的集成电路粗网格区域通常为多层超大规模集成电路版图的小尺度结构区域，是指误差大的地方一般集中在版图多边形尺寸小的区域，因为版图多边形的边代表着不同介质的交界，电磁场在不同介质的交界处会由于反射、折射等现象发生改变，因此在尺寸小的区域电磁场变化更剧烈，但未进行细分的网格剖分并未考虑这些问题，导致在小尺度结构区域的计算结果有较大偏差。
作为一种可能的实施方式，所述步骤200中，所述边界新节点是指位于集成电路多尺度结构版图多边形的边上的新节点；所述内部新节点是指位于集成电路多尺度结构版图多边形之内的新节点。具体地，边界新节点指的是位于没有邻居三角形单元的对应的边上的点，图2(b)中，点1、2、3、4、9、5、10和6均为边界新节点；点7、8和11均为内部新节点。
作为一种可能的实施方式，所述步骤300中，所述边界新节点的插值规则和所述内部新节点的插值规则，包括：
对细分次数N i 大于0的网格单元，找出其邻居网格单元，该邻居网格单元为该网格单元的单元片；
针对所述单元片上的所述边界新节点，设定所述边界新节点的插值规则为：
Figure 56475DEST_PATH_IMAGE022
公式（1），
式中b为插值的边界新节点，u b 为边界新节点b的插值，e1、e2为b所在边两端的节点，u e1为节点e1的插值，u e2为节点e2的插值，w e1、w e2分别为节点e1、e2的权；其中，所述权的定义为：节点e1、e2所在边被分为n段，节点b与e1之间为b1段，则有：
Figure 180288DEST_PATH_IMAGE024
；
针对所述单元片内的所述内部新节点，设定所述内部新节点的插值规则为：
对所述单元片内的每个内部新节点i，其插值u i 为内部新节点i的所有相关节点的加权平均，其中，所述内部新节点i的相关节点为过渡网格中与内部新节点i通过网格单元的边相连接的节点，该插值u i 的公式为：
Figure 592203DEST_PATH_IMAGE026
公式（2），
式中n new 为内部新节点的总数目，n nbr 为与内部新节点i相关节点的数目，i为插入的内部新节点，节点j为内部新节点i的相关节点，u j为节点j的插值，w j 为节点j的权；若相关节点j与内部新节点i位于同一个单纯的细分子网格单元，则w j =1，否则w j =1/2。
请参考图2（a）和图2（b），图2（a）为本申请提供的集成电路电磁仿真多重网格法的插值矩阵构造方法实施例中单纯的1次细分网格的示意图，图2（b）为本申请提供的集成电路电磁仿真多重网格法的插值矩阵构造方法实施例中1-0次细分的过渡网格的示意图，图2（b）中，对于边界新节点9可根据以下公式进行插值：
Figure 4730DEST_PATH_IMAGE028
，
对于边界新节点10，可根据以下公式进行插值：
Figure 95045DEST_PATH_IMAGE030
。
作为一种可能的实施方式，所述步骤400中，所述将所述边界新节点对应的插值关系与所述内部新节点对应的插值关系合并为应用于多重网格法的粗网格-细网格之间的插值关系，获得应用于多重网格法的粗网格-细网格之间的总体插值矩阵，包括：
将公式（1）代入公式（2）整理后写成矩阵形式为：
Figure 338945DEST_PATH_IMAGE032
公式（3），
式中，u old 为现有单元老节点的待求解的场量组成的向量，u new 为新插入节点的待求解的场量组成的向量，A1为向量u old 的系数矩阵，A2为向量u new 的系数矩阵，
求解公式（3），获得新节点的近似插值为：
Figure 590935DEST_PATH_IMAGE034
公式（4），
式中A=I-A2，I为单位矩阵，
Figure 553074DEST_PATH_IMAGE036
为由老节点插值新节点的插值矩阵；所述老节点指的是图2（b）中的节点1,2,3,4,5,6；
请参考图2（b），内部新节点7，8和11用相关节点的表示形式可表示为：
Figure 181502DEST_PATH_IMAGE038
公式（5），
对应公式（3）中的相应向量及矩阵为：
Figure 545487DEST_PATH_IMAGE040
，
Figure 971308DEST_PATH_IMAGE042
，
Figure 483061DEST_PATH_IMAGE044
，
Figure 852862DEST_PATH_IMAGE046
，
其中，公式（5）为新插入的内部新节点的计算方法，按公式(2)计算，公式(5)右边的待求解的场量包含三个部分，第一部分为老节点的插值u 1 ~u 6，第二部分为边界新节点的插值u 9 ~u 10 ，第三部分为内部新节点的插值u 7 、u 8 和u 11 ；第二部分边界新节点的表达式由公式(1)给出，进一步将该公式(1)给出的边界新节点的表达式代入到公式（2），即将u 9、u 10的表达式代入以图2(b)为例的公式(5)，这样即得矩阵A，A1；
根据公式（4）得到应用于多重网格法的粗网格-细网格之间的插值关系为：
Figure DEST_PATH_IMAGE048
公式（6），
式中
Figure DEST_PATH_IMAGE050
代表细网格待求解的场量，
Figure DEST_PATH_IMAGE052
代表粗网格待求解的场量，
根据公式（4）和公式（6）求解获得应用于多重网格法的粗网格-细网格之间的总体插值矩阵P l ：
Figure DEST_PATH_IMAGE054
公式（7）。
作为一种可能的实施方式，所述步骤100中，所述对多层超大规模集成电路电磁仿真中多尺度结构版图基于粗网格计算出的电磁场进行后验误差估计，并对误差超出设定值的集成电路粗网格区域插入新节点获得细网格，形成自适应有限元细分网格，包括：
步骤110，求解得到当前网格单元的有限元数值解，在每个网格节点的超收敛单元片内，基于解的梯度G fem 近似恢复更高阶精度的梯度G spr 作为解的梯度的准确值；
步骤120，基于所述解的梯度G fem 和所述更高阶精度的梯度G spr 计算每个所述网格单元的相对误差和总体误差，从而判断出总体误差指标是否达标，若达标，则结束，若未达标，则进行步骤130；
步骤130，根据所述网格单元细分过程中所述总体误差的变化规律，迭代算出每个所述网格单元一次性细分次数；
步骤140，对所述网格单元的所述细分次数进行平滑，使得相邻所述网格单元的所述细分次数差别不高于1，从而确保所述网格单元细分后疏密网格的自然过渡；
步骤150，基于所述网格单元的所述细分次数，对集成电路粗网格区域中所述细分次数大于零的网格单元插入新节点获得细网格，完成对所述网格单元进行的所述细分；
步骤160，对所述细分后的所述细网格进行平滑；
步骤170，转入步骤110；
其中，所述超收敛单元片为有限元求解的误差在求解区域的某些部分的收敛速度大于所述求解区域的其它部分的所述收敛速度的单元片；
在所述步骤110中，所述网格节点的超收敛单元片定义为：包含该网格节点的所有网格单元形成的所述单元片；若所述网格节点在区域内部，则所述单元片应完全包含该网格节点；若所述网格节点不在所述区域内部而在边界上，则包含该网格节点的所述所有网格单元不完全包含该网格节点，此时认为该网格节点不存在所述超收敛单元片。
请参考图3，本申请实施例提供一种集成电路电磁仿真多重网格法的插值矩阵构造装置，所述装置主要包括：
第一处理模块，用于对多层超大规模集成电路电磁仿真中多尺度结构版图基于粗网格计算出的电磁场进行后验误差估计，并对误差超出设定值的集成电路粗网格区域插入新节点获得细网格，形成自适应有限元细分网格；
第二处理模块，用于基于所述新节点的位置信息，将所述新节点分为边界新节点和内部新节点；
第三处理模块，用于针对边界新节点，根据边界新节点的插值规则建立细网格边界新节点与粗网格节点待求解的场量的插值关系；针对内部新节点，根据内部新节点的插值规则建立细网格内部新节点与粗网格节点待求解的场量的插值关系；
第四处理模块，用于将所述边界新节点对应的插值关系与所述内部新节点对应的插值关系合并为应用于多重网格法的粗网格-细网格之间的插值关系，获得应用于多重网格法的粗网格-细网格之间的总体插值矩阵。
采用上述装置，可以大幅度提高多层超大规模集成电路电磁仿真中大规模稀疏矩阵迭代求解的收敛速度，进而提高求解效率。
作为一种可能的实施方式，所述细网格包括单纯的N i 次细分网格和N i +1-N i 次细分的过渡网格，所述单纯的N i 次细分网格是指细分后子网格单元数量为的网格，N c 为每个网格单元单纯的一次细分产生的子网格单元个数，N i 为细分次数；所述N i +1-N i 次细分的过渡网格是指在单纯的N i 次细分网格基础上，将网格单元对应单纯的N i +1次细分网格的边上包含该边的子网格单元根据该边上插入的新节点一分为二形成的网格。
作为一种可能的实施方式，所述第一处理模块中，所述误差超出设定值的集成电路粗网格区域包括但不限于：集成电路过孔、电源层走线和电源层走线之间的细小缝隙。
作为一种可能的实施方式，所述第二处理模块中，所述边界新节点是指位于集成电路多尺度结构版图多边形的边上的新节点；所述内部新节点是指位于集成电路多尺度结构版图多边形之内的新节点。
作为一种可能的实施方式，所述第三处理模块中，所述边界新节点的插值规则和所述内部新节点的插值规则，包括：
对细分次数N i 大于0的网格单元，找出其邻居网格单元，该邻居网格单元为该网格单元的单元片；
针对所述单元片上的所述边界新节点，设定所述边界新节点的插值规则为：
Figure DEST_PATH_IMAGE058
公式（1），
式中b为插值的边界新节点，u b 为边界新节点b的插值，e1、e2为b所在边两端的节点，u e1为节点e1的插值，u e2为节点e2的插值，w e1、w e2分别为节点e1、e2的权；其中，所述权的定义为：节点e1、e2所在边被分为n段，节点b与e1之间为b1段，则有：
Figure DEST_PATH_IMAGE060
；
针对所述单元片内的所述内部新节点，设定所述内部新节点的插值规则为：
对所述单元片内的每个内部新节点i，其插值u i 为内部新节点i的所有相关节点的加权平均，其中，所述内部新节点i的相关节点为过渡网格中与内部新节点i通过网格单元的边相连接的节点，该插值u i 的公式为：
Figure DEST_PATH_IMAGE062
公式（2），
式中n new 为内部新节点的总数目，n nbr 为与内部新节点i相关节点的数目，i为插入的内部新节点，节点j为内部新节点i的相关节点，u j为节点j的插值，w j 为节点j的权。
作为一种可能的实施方式，若相关节点j与内部新节点i位于同一个单纯的细分子网格单元，则w j =1，否则w j =1/2。
作为一种可能的实施方式，所述第四处理模块中，所述将所述边界新节点对应的插值关系与所述内部新节点对应的插值关系合并为应用于多重网格法的粗网格-细网格之间的插值关系，获得应用于多重网格法的粗网格-细网格之间的总体插值矩阵，包括：
将公式（1）代入公式（2）整理后写成矩阵形式为：
Figure DEST_PATH_IMAGE064
公式（3），
式中，u old 为现有单元老节点的待求解的场量组成的向量，u new 为新插入节点的待求解的场量组成的向量，A1为向量u old 的系数矩阵，A2为向量u new 的系数矩阵，
求解公式（3），获得新节点的近似插值为：
Figure DEST_PATH_IMAGE066
公式（4），
式中A=I-A2，I为单位矩阵，
Figure DEST_PATH_IMAGE068
为由老节点插值新节点的插值矩阵；所述老节点指的是自适应网格细分插入新节点之前的网格节点；
根据公式（4）得到应用于多重网格法的粗网格-细网格之间的插值关系为：
Figure DEST_PATH_IMAGE070
公式（6），
式中
Figure DEST_PATH_IMAGE072
代表细网格待求解的场量，
Figure DEST_PATH_IMAGE074
代表粗网格待求解的场量，
根据公式（4）和公式（6）求解获得应用于多重网格法的粗网格-细网格之间的总体插值矩阵P l ：
Figure DEST_PATH_IMAGE076
公式（7）。
作为一种可能的实施方式，所述第一处理模块中的所述基于后验误差估计，对多层超大规模集成电路电磁仿真中多尺度结构版图基于粗网格计算出的电磁场进行误差估计，并对误差超出设定值的集成电路粗网格区域插入新节点获得细网格，形成自适应有限元细分网格，包括：
第一处理子模块，用于求解得到当前网格单元的有限元数值解，在每个网格节点的超收敛单元片内，基于解的梯度G fem 近似恢复更高阶精度的梯度G spr 作为解的梯度的准确值；
第二处理子模块，用于基于所述解的梯度G fem 和所述更高阶精度的梯度G spr 计算每个所述网格单元的相对误差和总体误差，从而判断出总体误差指标是否达标；
第三处理子模块，用于根据所述网格单元细分过程中所述总体误差的变化规律，迭代算出每个所述网格单元一次性细分次数；
第四处理子模块，用于对所述网格单元的所述细分次数进行平滑，使得相邻所述网格单元的所述细分次数差别不高于1，从而确保所述网格单元细分后疏密网格的自然过渡；
第五处理子模块，用于基于所述网格单元的所述细分次数，对集成电路粗网格区域中所述细分次数大于零的网格单元插入新节点获得细网格，完成对所述网格单元进行的所述细分；
第六处理子模块，用于对所述细分后的所述细网格进行平滑；
其中，所述超收敛单元片为有限元求解的误差在求解区域的某些部分的收敛速度大于所述求解区域的其它部分的所述收敛速度的单元片；
在所述第一处理子模块中，所述网格节点的超收敛单元片定义为：包含该网格节点的所有网格单元形成的所述单元片；若所述网格节点在区域内部，则所述单元片应完全包含该网格节点；若所述网格节点不在所述区域内部而在边界上，则包含该网格节点的所述所有网格单元不完全包含该网格节点，此时认为该网格节点不存在所述超收敛单元片。
以上所述，仅为本申请的较佳实施例及所运用的技术原理。本领域技术人员会理解，本申请不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本申请的保护范围。因此，虽然通过以上实施例对本申请进行了较为详细的说明，但是本申请不仅仅限于以上实施例，在不脱离本申请构思的情况下，还可以包括更多其他等效实施例，而本申请的范围由所附的权利要求范围决定。

Claims (6)

1.集成电路电磁仿真多重网格法的插值矩阵构造方法，其特征在于，包括：
步骤100，对多层超大规模集成电路电磁仿真中多尺度结构版图基于粗网格计算出的电磁场进行后验误差估计，并对误差超出设定值的集成电路粗网格区域插入新节点获得细网格，形成自适应有限元细分网格；
步骤200，基于所述新节点的位置信息，将所述新节点分为边界新节点和内部新节点；
步骤300，针对边界新节点，根据边界新节点的插值规则建立细网格边界新节点与粗网格节点待求解的场量的插值关系；针对内部新节点，根据内部新节点的插值规则建立细网格内部新节点与粗网格节点待求解的场量的插值关系；
步骤400，将所述边界新节点对应的插值关系与所述内部新节点对应的插值关系合并为应用于多重网格法的粗网格-细网格之间的插值关系，获得应用于多重网格法的粗网格-细网格之间的总体插值矩阵；
其中，所述步骤200中，所述边界新节点是指位于集成电路多尺度结构版图多边形的边上的新节点；所述内部新节点是指位于集成电路多尺度结构版图多边形之内的新节点；
其中，所述步骤300中，所述边界新节点的插值规则和所述内部新节点的插值规则，包括：
对细分次数N i 大于0的网格单元，找出其邻居网格单元，该邻居网格单元为该网格单元的单元片；
针对所述单元片上的所述边界新节点，设定所述边界新节点的插值规则为：
Figure 356945DEST_PATH_IMAGE002
公式（1），
式中b为插值的边界新节点，u b 为边界新节点b的插值，e1、e2为b所在边两端的节点，w e1、w e2分别为节点e1、e2的权，u e1为节点e1的插值，u e2为节点e2的插值；
针对所述单元片内的所述内部新节点，设定所述内部新节点的插值规则为：
对所述单元片内的每个内部新节点i，其插值u i 为内部新节点i的所有相关节点的加权平均，其中，所述内部新节点i的相关节点为过渡网格中与内部新节点i通过网格单元的边相连接的节点，该插值u i 的公式为：
Figure 211769DEST_PATH_IMAGE004
公式（2），
式中n new 为内部新节点的总数目，n nbr 为与内部新节点i相关节点的数目，i为插入的内部新节点，节点j为内部新节点i的相关节点，w j 为节点j的权，u j为节点j的插值；
其中，若相关节点j与内部新节点i位于同一个单纯的细分子网格单元，则w j =1，否则w j =1/2；
其中，所述步骤400中，所述将所述边界新节点对应的插值关系与所述内部新节点对应的插值关系合并为应用于多重网格法的粗网格-细网格之间的插值关系，获得应用于多重网格法的粗网格-细网格之间的总体插值矩阵，包括：
将公式（1）代入公式（2）整理后写成矩阵形式为：
Figure 929189DEST_PATH_IMAGE006
公式（3），
式中，A1为向量u old 的系数矩阵，A2为向量u new 的系数矩阵，
求解公式（3），获得新节点的近似插值为：
Figure 265011DEST_PATH_IMAGE008
公式（4），
式中A=I-A2，I为单位矩阵，
Figure DEST_PATH_IMAGE009
为由老节点插值新节点的插值矩阵，
根据公式（4）得到应用于多重网格法的粗网格-细网格之间的插值关系为：
Figure DEST_PATH_IMAGE011
公式（6），
式中
Figure DEST_PATH_IMAGE013
代表细网格待求解的场量，
Figure DEST_PATH_IMAGE015
代表粗网格待求解的场量，
根据公式（4）和公式（6）求解获得应用于多重网格法的粗网格-细网格之间的总体插值矩阵P l ：
Figure DEST_PATH_IMAGE017
公式（7）。
2.如权利要求1所述的方法，其特征在于，所述细网格包括单纯的N i 次细分网格和N i +1-N i 次细分的过渡网格，所述单纯的N i 次细分网格是指细分后子网格单元数量为
Figure DEST_PATH_IMAGE019
的网格，N c 为每个网格单元单纯的一次细分产生的子网格单元个数，N i 为细分次数；所述N i +1-N i 次细分的过渡网格是指在单纯的N i 次细分网格基础上，将网格单元对应单纯的N i +1次细分网格的边上包含该边的子网格单元根据该边上插入的新节点一分为二形成的网格。
3.如权利要求1所述的方法，其特征在于，所述步骤100中，所述误差超出设定值的集成电路粗网格区域包括但不限于：集成电路过孔、电源层走线和电源层走线之间的细小缝隙。
4.如权利要求1所述的方法，其特征在于，所述步骤100中，所述对多层超大规模集成电路电磁仿真中多尺度结构版图基于粗网格计算出的电磁场进行后验误差估计，并对误差超出设定值的集成电路粗网格区域插入新节点获得细网格，形成自适应有限元细分网格，包括：
步骤110，求解得到当前网格单元的有限元数值解，在每个网格节点的超收敛单元片内，基于解的梯度G fem 近似恢复更高阶精度的梯度G spr 作为解的梯度的准确值；
步骤120，基于所述解的梯度G fem 和所述更高阶精度的梯度G spr 计算每个所述网格单元的相对误差和总体误差，从而判断出总体误差指标是否达标，若达标，则结束，若未达标，则进行步骤130；
步骤130，根据所述网格单元细分过程中所述总体误差的变化规律，迭代算出每个所述网格单元一次性细分次数；
步骤140，对所述网格单元的所述细分次数进行平滑，使得相邻所述网格单元的所述细分次数差别不高于1，从而确保所述网格单元细分后疏密网格的自然过渡；
步骤150，基于所述网格单元的所述细分次数，对集成电路粗网格区域中所述细分次数大于零的网格单元插入新节点获得细网格，完成对所述网格单元进行的所述细分；
步骤160，对所述细分后的所述细网格进行平滑；
步骤170，转入步骤110；
其中，所述超收敛单元片为有限元求解的误差在求解区域的某些部分的收敛速度大于所述求解区域的其它部分的所述收敛速度的单元片；
在所述步骤110中，所述网格节点的超收敛单元片定义为：包含该网格节点的所有网格单元形成的所述单元片；若所述网格节点在区域内部，则所述单元片应完全包含该网格节点；若所述网格节点不在所述区域内部而在边界上，则包含该网格节点的所述所有网格单元不完全包含该网格节点，此时认为该网格节点不存在所述超收敛单元片。
5.集成电路电磁仿真多重网格法的插值矩阵构造装置，其特征在于，包括：
第一处理模块，用于对多层超大规模集成电路电磁仿真中多尺度结构版图基于粗网格计算出的电磁场进行后验误差估计，并对误差超出设定值的集成电路粗网格区域插入新节点获得细网格，形成自适应有限元细分网格；
第二处理模块，用于基于所述新节点的位置信息，将所述新节点分为边界新节点和内部新节点；
第三处理模块，用于针对边界新节点，根据边界新节点的插值规则建立细网格边界新节点与粗网格节点待求解的场量的插值关系；针对内部新节点，根据内部新节点的插值规则建立细网格内部新节点与粗网格节点待求解的场量的插值关系；
第四处理模块，用于将所述边界新节点对应的插值关系与所述内部新节点对应的插值关系合并为应用于多重网格法的粗网格-细网格之间的插值关系，获得应用于多重网格法的粗网格-细网格之间的总体插值矩阵；
其中，所述第二处理模块中，所述边界新节点是指位于集成电路多尺度结构版图多边形的边上的新节点；所述内部新节点是指位于集成电路多尺度结构版图多边形之内的新节点；
其中，所述第三处理模块中，所述边界新节点的插值规则和所述内部新节点的插值规则，包括：
对细分次数N i 大于0的网格单元，找出其邻居网格单元，该邻居网格单元为该网格单元的单元片；
针对所述单元片上的所述边界新节点，设定所述边界新节点的插值规则为：
Figure 705482DEST_PATH_IMAGE021
公式（1），
式中b为插值的边界新节点，u b 为边界新节点b的插值，e1、e2为b所在边两端的节点，w e1、w e2分别为节点e1、e2的权，u e1为节点e1的插值，u e2为节点e2的插值；
针对所述单元片内的所述内部新节点，设定所述内部新节点的插值规则为：
对所述单元片内的每个内部新节点i，其插值u i 为内部新节点i的所有相关节点的加权平均，其中，所述内部新节点i的相关节点为过渡网格中与内部新节点i通过网格单元的边相连接的节点，该插值u i 的公式为：
Figure DEST_PATH_IMAGE023
公式（2），
式中n new 为内部新节点的总数目，n nbr 为与内部新节点i相关节点的数目，i为插入的内部新节点，节点j为内部新节点i的相关节点，w j 为节点j的权，u j为节点j的插值；
其中，若相关节点j与内部新节点i位于同一个单纯的细分子网格单元，则w j =1，否则w j =1/2；
其中，所述第四处理模块中，所述将所述边界新节点对应的插值关系与所述内部新节点对应的插值关系合并为应用于多重网格法的粗网格-细网格之间的插值关系，获得应用于多重网格法的粗网格-细网格之间的总体插值矩阵，包括：
将公式（1）代入公式（2）整理后写成矩阵形式为：
Figure DEST_PATH_IMAGE025
公式（3），
式中，A1为向量u old 的系数矩阵，A2为向量u new 的系数矩阵，
求解公式（3），获得新节点的近似插值为：
Figure DEST_PATH_IMAGE027
公式（4），
式中A=I-A2，I为单位矩阵，
Figure DEST_PATH_IMAGE028
为由老节点插值新节点的插值矩阵，
根据公式（4）得到应用于多重网格法的粗网格-细网格之间的插值关系为：
Figure DEST_PATH_IMAGE030
公式（6），
式中
Figure DEST_PATH_IMAGE032
代表细网格待求解的场量，
Figure DEST_PATH_IMAGE034
代表粗网格待求解的场量，
根据公式（4）和公式（6）求解获得应用于多重网格法的粗网格-细网格之间的总体插值矩阵P l ：
Figure DEST_PATH_IMAGE036
公式（7）。
6.如权利要求5所述的装置，其特征在于，所述细网格包括单纯的N i 次细分网格和N i +1-N i 次细分的过渡网格，所述单纯的N i 次细分网格是指细分后子网格单元数量为
Figure DEST_PATH_IMAGE038
的网格，N c 为每个网格单元单纯的一次细分产生的子网格单元个数，N i 为细分次数；所述N i +1-N i 次细分的过渡网格是指在单纯的N i 次细分网格基础上，将网格单元对应单纯的N i +1次细分网格的边上包含该边的子网格单元根据该边上插入的新节点一分为二形成的网格。
CN202010963812.1A 2020-09-15 2020-09-15 集成电路电磁仿真多重网格法的插值矩阵构造方法及装置 Active CN111814422B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010963812.1A CN111814422B (zh) 2020-09-15 2020-09-15 集成电路电磁仿真多重网格法的插值矩阵构造方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010963812.1A CN111814422B (zh) 2020-09-15 2020-09-15 集成电路电磁仿真多重网格法的插值矩阵构造方法及装置

Publications (2)

Publication Number Publication Date
CN111814422A CN111814422A (zh) 2020-10-23
CN111814422B true CN111814422B (zh) 2020-12-15

Family

ID=72860046

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010963812.1A Active CN111814422B (zh) 2020-09-15 2020-09-15 集成电路电磁仿真多重网格法的插值矩阵构造方法及装置

Country Status (1)

Country Link
CN (1) CN111814422B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113962122B (zh) * 2021-09-30 2022-05-31 北京智芯仿真科技有限公司 集成电路全波电磁仿真低频基准频点确定方法及系统
CN115952752B (zh) * 2023-03-10 2023-09-12 中国空气动力研究与发展中心计算空气动力研究所 基于增强斜网格下流场仿真鲁棒性计算的数据处理方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103761749A (zh) * 2014-02-12 2014-04-30 北京工业大学 一种基于非线性多重网格法的光流场快速估计方法
CN109408870A (zh) * 2018-09-13 2019-03-01 广州中国科学院工业技术研究院 一种基于边界约束的拓扑网格生成方法及电子设备
CN110807289A (zh) * 2020-01-07 2020-02-18 北京唯智佳辰科技发展有限责任公司 基于后验误差估计的集成电路自适应有限元网格细分方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150242546A1 (en) * 2014-02-21 2015-08-27 Inyong JEON Method of Cloth Simulation using Constrainable Multigrid

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103761749A (zh) * 2014-02-12 2014-04-30 北京工业大学 一种基于非线性多重网格法的光流场快速估计方法
CN109408870A (zh) * 2018-09-13 2019-03-01 广州中国科学院工业技术研究院 一种基于边界约束的拓扑网格生成方法及电子设备
CN110807289A (zh) * 2020-01-07 2020-02-18 北京唯智佳辰科技发展有限责任公司 基于后验误差估计的集成电路自适应有限元网格细分方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
基于多重网格法的MT正演模型边界截取;柳建新 等;《中南大学学报（自然科学版）》;20111130;第42卷(第11期);第3429-3437页 *

Also Published As

Publication number Publication date
CN111814422A (zh) 2020-10-23

Similar Documents

Publication Publication Date Title
CN111898330B (zh) 基于多层次并行策略的集成电路电磁响应计算方法及装置
CN109564702B (zh) 用于在3d虚拟制造环境中进行电性能建模的系统和方法
CN111814422B (zh) 集成电路电磁仿真多重网格法的插值矩阵构造方法及装置
CN111931458B (zh) 基于混合阶有限元的三维集成电路电磁场计算方法及装置
TWI709053B (zh) 積體電路設計系統以及用於積體電路設計之方法
CN110807289B (zh) 基于后验误差估计的集成电路自适应有限元网格细分方法
US6961914B1 (en) Method and apparatus for selecting input points to train a machine learning model for extraction
CN114330215B (zh) 一种快速处理集成电路版图走线的电磁仿真方法及装置
CN111931457B (zh) 基于混合阶有限元的多层集成电路电磁场计算方法及装置
CN1529864B (zh) 在布局中考虑到斜布线的方法和装置
CN112131774B (zh) 用于集成电路三棱柱网格剖分的混合阶有限元方法及装置
CN111898332B (zh) 超大规模集成电路频域仿真自适应频点提取与计算方法
Sarrafzadeh et al. Single-layer global routing
US6327696B1 (en) Method and apparatus for zero skew routing from a fixed H trunk
CN112149336B (zh) 三维集成电路电磁仿真高质量网格快速生成方法及装置
CN114330214B (zh) 一种包含走线的集成电路快速高精度计算的方法及装置
CN114330213B (zh) 一种基于版图多边形走线的自动识别转换方法及装置
US9552453B1 (en) Integrated circuit with power network aware metal fill
JP3664934B2 (ja) 半導体集積回路解析装置とその解析方法並びに解析方法を記録した記録媒体
US6519746B1 (en) Method and apparatus for minimization of net delay by optimal buffer insertion
Das et al. Steiner tree construction for graphene nanoribbon based circuits in presence of obstacles
Ghoneim A new technique for numerical simulation of dendritic solidification using a meshfree interface finite element method
Chen et al. Routing for manufacturability and reliability
CN116776813B (zh) 集成电路制造刻蚀效应建模方法、装置、设备及存储介质
US8949762B1 (en) Computer-based modeling of integrated circuit congestion and wire distribution for products and services

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant