CN115345124A - 电流密度优化方法和装置 - Google Patents
电流密度优化方法和装置 Download PDFInfo
- Publication number
- CN115345124A CN115345124A CN202211252379.6A CN202211252379A CN115345124A CN 115345124 A CN115345124 A CN 115345124A CN 202211252379 A CN202211252379 A CN 202211252379A CN 115345124 A CN115345124 A CN 115345124A
- Authority
- CN
- China
- Prior art keywords
- current
- current path
- current density
- module
- length
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 31
- 238000005457 optimization Methods 0.000 title claims abstract description 29
- 239000012212 insulator Substances 0.000 claims description 23
- 238000012545 processing Methods 0.000 claims description 16
- 238000013461 design Methods 0.000 claims description 13
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 10
- 229910052802 copper Inorganic materials 0.000 claims description 10
- 239000010949 copper Substances 0.000 claims description 10
- 238000004590 computer program Methods 0.000 claims description 8
- 238000003860 storage Methods 0.000 claims description 5
- 238000004458 analytical method Methods 0.000 claims description 3
- 238000009826 distribution Methods 0.000 abstract description 8
- 230000000694 effects Effects 0.000 abstract description 5
- 230000002035 prolonged effect Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 25
- 238000004088 simulation Methods 0.000 description 8
- 230000006870 function Effects 0.000 description 5
- 239000010410 layer Substances 0.000 description 3
- 150000003071 polychlorinated biphenyls Chemical class 0.000 description 2
- WYTGDNHDOZPMIW-RCBQFDQVSA-N alstonine Natural products C1=CC2=C3C=CC=CC3=NC2=C2N1C[C@H]1[C@H](C)OC=C(C(=O)OC)[C@H]1C2 WYTGDNHDOZPMIW-RCBQFDQVSA-N 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000013021 overheating Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2115/00—Details relating to the type of the circuit
- G06F2115/12—Printed circuit boards [PCB] or multi-chip modules [MCM]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Structure Of Printed Boards (AREA)
Abstract
本公开提出了一种电流密度优化方法和装置。本公开通过延长电源模块和负载模块之间高电流密度的第一电流路径的长度，来降低第一电流路径的电流密度，达到平衡各电流路径的电流密度的效果，解决了涉及大电流器件时PCB上电流密度分布不均匀的问题。
Description
技术领域
本公开涉及电路板设计技术领域，具体涉及一种电流密度优化方法和装置。
背景技术
对于大多数电路板（Printed Circuit Board，PCB）的线路设计（layout）来说，涉及大电流器件时，针对大电流的处理需要在器件下面放置一大块电源平面，直接连接器件管脚，这样做往往会导致电源模块和负载芯片之间距离近的管脚和过孔电流密度大，距离远的管脚和过孔电流密度小，即电流密度分布不均匀。
发明内容
本公开提出了一种电流密度优化方法和装置，用来解决涉及大电流器件时PCB上电流密度分布不均匀的问题。
第一方面，本公开提供一种电流密度优化方法，应用于电路板上的线路设计，所述电路板上设置有电源模块与负载模块，且所述电路板上设计有连接所述电源模块与所述负载模块的至少两条电流路径，所述方法包括：从所述至少两条电流路径中确定至少一条第一电流路径，所述第一电流路径的电流密度大于设定阈值；延长所述第一电流路径的长度，以使所述第一电流路径的电流密度降低到所述设定阈值以下。
在一些可选的实施方式中，所述电流路径包括管脚和/或过孔。
在一些可选的实施方式中，所述至少两条电流路径还包括至少一条第二电流路径，所述第二电流路径的电流密度小于设定阈值；所述延长所述第一电流路径的长度包括：将所述第一电流路径的长度延长至与所述第二电流路径的长度实质相等。
在一些可选的实施方式中，所述延长所述第一电流路径的长度包括：在所述第一电流路径所在的电源平面上，去除部分铜面形成至少一条绝缘体，所述绝缘体位于所述电源模块与所述负载模块之间。
第二方面，本公开提供一种电流密度优化装置，应用于电路板上的线路设计，所述电路板上设置有电源模块与负载模块，且所述电路板上设计有连接所述电源模块与所述负载模块的至少两条电流路径，所述装置包括：
分析模块，被配置成从所述至少两条电流路径中确定至少一条第一电流路径，所述第一电流路径的电流密度大于设定阈值；
处理模块，被配置成延长所述第一电流路径的长度，以使所述第一电流路径的电流密度降低到所述设定阈值以下。
在一些可选的实施方式中，所述电流路径包括管脚和/或过孔。
在一些可选的实施方式中，所述至少两条电流路径还包括至少一条第二电流路径，所述第二电流路径的电流密度小于设定阈值；所述处理模块进一步被配置成：将所述第一电流路径的长度延长至与所述第二电流路径的长度实质相等。
在一些可选的实施方式中，所述处理模块进一步被配置成：在所述第一电流路径所在的电源平面上，去除部分铜面形成至少一条绝缘体，所述绝缘体位于所述电源模块与所述负载模块之间。
第三方面，本公开提供一种计算机设备，包括：一个或多个处理器；存储装置，其上存储有一个或多个程序，当所述一个或多个程序被所述一个或多个处理器执行时，使得所述一个或多个处理器实现如第一方面所述的电流密度优化方法。
第四方面，本公开提供一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被一个或多个处理器执行时实现如第一方面所述的电流密度优化方法。
如上所述，为了解决涉及大电流器件时PCB上电流密度分布不均匀的问题，本公开提出了一种电流密度优化方法和装置，通过延长电源模块和负载模块之间高电流密度（包括管脚和/或过孔）的第一电流路径，来降低第一电流路径的电流密度，例如使其与其他低电流密度的第二电流路径的长度接近，以此达到平衡各电流路径的电流密度的效果，解决了涉及大电流器件时PCB上电流密度分布不均匀的问题。
本公开提出的电流密度优化方法和装置，可用于电源模块、CPU或FPGA等器件的大电流电源layout优化方案，解决同一器件各个电源管脚或同一电源平面各个过孔电流密度分布不均的问题。
本公开取得的技术效果包括但不限于：可以降低器件电源管脚和PCB过孔电流密度过高的风险，可以提高器件电源引脚和PCB过孔利用率，可以节约芯片设计时电源管脚的分配数量。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本公开的其它特征、目的和优点将会变得更明显：
图1是现有的一种电源模块的推荐的layout方案的示意图；
图2是现有的一种电源模块的实际的layout方案的示意图；
图3是现有的一种电源模块的PCB的层叠结构的示意图；
图4A-4G是现有的一种电源模块的layout方案的仿真结果示意图；
图5是根据本公开的一种电流密度优化方法的流程示意图；
图6是根据公开一个实施例的方法的电流密度优化方案的示意图；
图7是采用本公开的方案针对如图2至图3的电源模块的优化方案的示意图；
图8A-8G是如图7所示的优化方案的仿真结果示意图；
图9A和9B是针对单个引脚进行优化的方案示意图；
图10A和10B是针对整个电流通路进行优化的方案示意图；
图11是一个优化方案的电流走向图；
图12是根据本公开的一种电流密度优化装置的结构示意图；
图13是根据本公开一实施例的计算机设备的硬件组成结构示意图。
具体实施方式
下面结合附图和实施例对本公开作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释相关发明，而非对该发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与有关发明相关的部分。
在本公开的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系，仅是为了便于描述本公开和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本公开的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”等应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本公开中的具体含义。
在本公开的描述中，需要说明的是，在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互组合。
为便于理解，首先，以型号为LTM4650的电源模块layout为例进行说明。LTM4650是一种高性能电源模块，最大输出50A电流。推荐的layout方案如下图1所示。基于推荐的方案，实际形成的layout方案如图2所示。该电源模块的PCB的层叠结构如图3所示，包括多层，由上到下分别为TOP（顶）层、GND（接地）层、SIG（信号）层、PWR（电源）层、GND（接地）层、BOTTOM（底）层。以上各层的电流密度仿真结果，如图4A-4F所示，层间过孔的电流密度仿真结构如图4G所示。
从仿真结果可以得出：LTM4650电源模块正下方若干个GND管脚附近PCB电流密度（50-90A/mm2）远远大于其他GND管脚附近PCB电流密度（<20 A/mm2），单个12mil（密耳）过孔电流最高达到了2.6A，超出了安全电流密度范围，极易导致PCB过热烧毁。
参考图5，为了解决涉及大电流器件时PCB上电流密度分布不均匀的问题，本公开提出了一种电流密度优化方法，该方法应用于电路板上的线路设计，电路板上设置有电源模块与负载模块，且电路板上设计有连接电源模块与负载模块的至少两条电流路径，方法包括：
步骤501、从至少两条电流路径中确定至少一条第一电流路径，第一电流路径的电流密度大于设定阈值。
这里，可以通过对设计好的layout方案进行仿真，来分析电路板上各个电流路径的电流密度。这里，各个电流路径可以包括电源模块的管脚例如电源管脚和/或电路板上的过孔。通过仿真分析，可以找出电流密度过高、超过设定阈值的电流路径。这里，可以针对一整条电流路径设定阈值，也可以针对单个管脚或者单个过孔设定阈值。这里，所说的第一电流路径的电流密度大于设定阈值，可以包括：第一电流路径的电流密度大于针对该第一电流路径设定的阈值；或者，第一电流路径中任一个管脚的电流密度大于针对该管脚设定的阈值；或者，第一电流路径中任一个过孔的电流密度大于针对该过孔设定的阈值。
步骤502、延长第一电流路径的长度，以使第一电流路径的电流密度降低到设定阈值以下。
这里，可以改变设计，延长第一电流路径的长度，随着路径的延长，第一电流路径的电流密度会相应降低，直到降低到设定阈值以下。
在一些可选的实施方式中，至少两条电流路径还包括至少一条第二电流路径，第二电流路径的电流密度小于设定阈值；步骤502中延长第一电流路径的长度可以包括：将第一电流路径的长度延长至与第二电流路径的长度实质相等，以此使得第一电流路径和第二电流路径的电流密度尽量接近甚至实质上相等，从而使电路板电流密度分布更加均匀的。
在一些可选的实施方式中，步骤502中延长第一电流路径的长度可以包括：在第一电流路径所在的电源平面上，去除部分铜面形成至少一条绝缘体，绝缘体位于电源模块与负载模块之间。通过形成绝缘体，可以改变第一电流路径的路线，从而延长其长度。
参考图6，展示了一种通过去除部分铜皮形成绝缘体，来截断高电流密度管脚或过孔的电流路径，使电流路径延长的方案。图6中上方所示的方框（a）是形成绝缘体之前的设计图，其中，左侧为电源模块的管脚（或过孔），右侧为负载模块（例如负载芯片）的管脚（或过孔），通过中间电源平面（即电源层）连接，电流路径如箭头所示。图6中下方所示的方框（b）是形成绝缘体之后的设计图，在左侧的电源模块和右侧的负载模块之间形成至少一条竖向的绝缘体，例如形成第一条绝缘体601临近电源模块，形成第二条绝缘体602临近负载模块，改变设计后的电流路径如箭头所示，从图中可以看出，原来中间的电流路径被迫改为通过上下两侧，长度得到了延长，以此可以降低电流密度。图6中，第一引脚/过孔603表示电流密度高的引脚/过孔，第二引脚/过孔604表示电流密度中等的引脚/过孔，第三引脚/过孔605表示电流密度底的引脚/过孔。如图6所示，通过除部分铜皮形成绝缘体，可以有效平衡各电流路径长度，达到电流路径等长的效果，简单有效平衡了各引脚或过孔的电流密度。
参考图7，是采用上述方法，是针对如图2所示的电源模块的layout方案的一个优化方案的示意图。从图7可以看出，该优化方案中设计有若干条绝缘体，来延长各电流密度较高的电流路径。
参考图8A-8G，针对图7所示的优化方案的各层以及过孔的仿真结果。从仿真结果可以看出，经过优化，电流密度峰值以及降低到51A/mm2，过孔电流峰值也降低到1.46A以下，已经达到安全标准。
在一些可选的实施方式中，本公开可优选对针对两种对象进行优化。
①、单个引脚
如图9A所示，未优化前右下角引脚电流密度达到68A/mm2。
如图9B所示，优化方案为在引脚右边和下边挖铜皮形成L形的绝缘体901来截断电流，优化后电流密度降低到50A/mm2。
②、整条电流通路
如图10A所示，电源模块正下方的GND管脚通路因为靠近负载模块，电流回流非常大，整条通路电流密度都在50A/mm2以上，极限值达到86 A/mm2。
如图10B所示，优化方案为通过挖铜皮形成绝缘体1001，形成蛇形走线类手法延长整条通路的电流路径，优化后整体电流密度降低至20 A/mm2左右，极限值41 A/mm2。
如图11所示，是例如经过以上两种方式优化后的一个优化方案的电流走向图，电流走向如图中箭头所示，从电流走向可以看出整条通路电流路径明显延长，电流密度更加均衡。
参考图12，是根据本公开的一个实施例的电流密度优化装置的结构示意图。本公开的电流密度优化装置应用于电路板上的线路设计，电路板上设置有电源模块与负载模块，且电路板上设计有连接电源模块与负载模块的至少两条电流路径。如图12所示，本公开实施例的装置1200可以包括：
分析模块1201，被配置成从至少两条电流路径中确定至少一条第一电流路径，第一电流路径的电流密度大于设定阈值；
处理模块1202，被配置成延长第一电流路径的长度，以使第一电流路径的电流密度降低到设定阈值以下。
在一些可选的实施方式中，电流路径包括管脚（例如电源模块的电源管脚）和/或过孔（位于电路板上）。
在一些可选的实施方式中，至少两条电流路径还包括至少一条第二电流路径，第二电流路径的电流密度小于设定阈值；处理模块1202进一步被配置成：将第一电流路径的长度延长至与第二电流路径的长度实质相等。
在一些可选的实施方式中，处理模块1202进一步被配置成：在第一电流路径所在的电源平面上，去除部分铜面形成至少一条绝缘体，绝缘体位于电源模块与负载模块之间。
需要说明的是，本实施例装置中各个模块的实现细节和技术效果可以参考本公开中其它实施例的说明，在此不再赘述。该装置的每个模块中的实现方案具有多样性，只要能达到模块的目的即可，实际部署中不受限于具体的实施方案。
参考图13，图13是根据本公开的计算机设备的一个实施例的结构示意图。如图13所示，本公开的计算机设备1300可包括：
一个或多个处理器1301；
存储器1302，其上存储有一个或多个程序1303；
处理器1301和存储器1302等组件可通过总线系统1304耦合在一起；总线系统1304用于实现这些组件之间的连接通信；
当一个或多个程序1303被一个或多个处理器1301执行时，使得一个或多个处理器1301实现如上文方法实施例中所公开的电流密度优化方法。
其中，总线系统1304除包括数据总线之外，还可以包括电源总线、控制总线和状态信号总线。存储器1302可以是易失性存储器或非易失性存储器，也可包括易失性和非易失性存储器两者。处理器1301可能是具有信号处理能力的集成电路芯片，可以是通用处理器、数字信号处理器（DSP，Digital Signal Processor），或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。
本公开实施例还提供一种计算机可读存储介质，其上存储有计算机程序，计算机程序被一个或多个处理器执行时实现如上文方法实施例中所公开的电流密度优化方法。
本公开是参照根据本公开实施例的方法、设备（系统）和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
应理解，本公开中术语“系统”和“网络”在本文中常被可互换使用。本公开中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本公开中字符“/”，一般表示前后关联对象是一种“或”的关系。
以上，通过具体实施例对本公开的技术方案进行了详细说明。在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详细描述的部分，可以参见其它实施例的相关描述。
以上描述仅为本公开的较佳实施例以及对所运用技术原理的说明。本领域技术人员应当理解，本公开中所涉及的发明范围，并不限于上述技术特征的特定组合而成的技术方案，同时也应涵盖在不脱离上述发明构思的情况下，由上述技术特征或其等同特征进行任意组合而形成的其它技术方案。例如上述特征与本公开中公开的（但不限于）具有类似功能的技术特征进行互相替换而形成的技术方案。
Claims (10)
1.一种电流密度优化方法，应用于电路板上的线路设计，其特征在于，所述电路板上设置有电源模块与负载模块，且所述电路板上设计有连接所述电源模块与所述负载模块的至少两条电流路径，所述方法包括：
从所述至少两条电流路径中确定至少一条第一电流路径，所述第一电流路径的电流密度大于设定阈值；
延长所述第一电流路径的长度，以使所述第一电流路径的电流密度降低到所述设定阈值以下。
2.根据权利要求1所述的方法，其特征在于，所述电流路径包括管脚和/或过孔。
3.根据权利要求1所述的方法，其特征在于，所述至少两条电流路径还包括至少一条第二电流路径，所述第二电流路径的电流密度小于设定阈值；所述延长所述第一电流路径的长度包括：
将所述第一电流路径的长度延长至与所述第二电流路径的长度实质相等。
4.根据权利要求1所述的方法，其特征在于，所述延长所述第一电流路径的长度包括：
在所述第一电流路径所在的电源平面上，去除部分铜面形成至少一条绝缘体，所述绝缘体位于所述电源模块与所述负载模块之间。
5.一种电流密度优化装置，应用于电路板上的线路设计，其特征在于，所述电路板上设置有电源模块与负载模块，且所述电路板上设计有连接所述电源模块与所述负载模块的至少两条电流路径，所述装置包括：
分析模块，被配置成从所述至少两条电流路径中确定至少一条第一电流路径，所述第一电流路径的电流密度大于设定阈值；
处理模块，被配置成延长所述第一电流路径的长度，以使所述第一电流路径的电流密度降低到所述设定阈值以下。
6.根据权利要求5所述的装置，其特征在于，所述电流路径包括管脚和/或过孔。
7.根据权利要求5所述的装置，其特征在于，所述至少两条电流路径还包括至少一条第二电流路径，所述第二电流路径的电流密度小于设定阈值；所述处理模块进一步被配置成：将所述第一电流路径的长度延长至与所述第二电流路径的长度实质相等。
8.根据权利要求5所述的装置，其特征在于，所述处理模块进一步被配置成：在所述第一电流路径所在的电源平面上，去除部分铜面形成至少一条绝缘体，所述绝缘体位于所述电源模块与所述负载模块之间。
9.一种计算机设备，其特征在于，包括：
一个或多个处理器；
存储装置，其上存储有一个或多个程序，
当所述一个或多个程序被所述一个或多个处理器执行时，使得所述一个或多个处理器实现如权利要求1-4中任一所述的电流密度优化方法。
10.一种计算机可读存储介质，其特征在于，其上存储有计算机程序，所述计算机程序被一个或多个处理器执行时实现如权利要求1-4中任一所述的电流密度优化方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211252379.6A CN115345124A (zh) | 2022-10-13 | 2022-10-13 | 电流密度优化方法和装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211252379.6A CN115345124A (zh) | 2022-10-13 | 2022-10-13 | 电流密度优化方法和装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115345124A true CN115345124A (zh) | 2022-11-15 |
Family
ID=83957321
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211252379.6A Pending CN115345124A (zh) | 2022-10-13 | 2022-10-13 | 电流密度优化方法和装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115345124A (zh) |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6727435B1 (en) * | 1996-03-12 | 2004-04-27 | International Business Machines Corporation | Backplane power distribution system |
| JP2005347551A (ja) * | 2004-06-03 | 2005-12-15 | Nec Saitama Ltd | プリント基板 |
| CN1806367A (zh) * | 2003-05-12 | 2006-07-19 | 诺基亚公司 | 开口有槽pifa天线与调谐方法 |
| US20060169487A1 (en) * | 2005-02-03 | 2006-08-03 | Hubert Harrer | Method and apparatus for balancing power plane pin currents in a printed wiring board |
| US20070295818A1 (en) * | 2006-06-22 | 2007-12-27 | Yuan-Liang Li | Power plane to reduce voltage difference between connector power pins |
| US20130170155A1 (en) * | 2010-09-21 | 2013-07-04 | Nec Corporation | Printed wiring board, and method of supplying power and forming wiring for printed wiring board |
| CN104885577A (zh) * | 2012-10-29 | 2015-09-02 | 思科技术公司 | 印刷电路板中的电流再分配 |
| US20180302978A1 (en) * | 2017-04-14 | 2018-10-18 | Pegatron Corporation | Power signal transmission structure and design method thereof |
| US10546089B1 (en) * | 2018-07-31 | 2020-01-28 | International Business Machines Corporation | Power plane shape optimization within a circuit board |
| CN110769616A (zh) * | 2018-07-26 | 2020-02-07 | 健鼎（无锡）电子有限公司 | 电路板结构的制造方法 |
| CN110998337A (zh) * | 2017-08-09 | 2020-04-10 | 高通股份有限公司 | 使用分布式电压平均化以独立于电流分布的方式感测分布式负载电路的总电流 |
| CN114330214A (zh) * | 2022-03-14 | 2022-04-12 | 北京智芯仿真科技有限公司 | 一种包含走线的集成电路快速高精度计算的方法及装置 |
-
2022
- 2022-10-13 CN CN202211252379.6A patent/CN115345124A/zh active Pending
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6727435B1 (en) * | 1996-03-12 | 2004-04-27 | International Business Machines Corporation | Backplane power distribution system |
| CN1806367A (zh) * | 2003-05-12 | 2006-07-19 | 诺基亚公司 | 开口有槽pifa天线与调谐方法 |
| JP2005347551A (ja) * | 2004-06-03 | 2005-12-15 | Nec Saitama Ltd | プリント基板 |
| US20060169487A1 (en) * | 2005-02-03 | 2006-08-03 | Hubert Harrer | Method and apparatus for balancing power plane pin currents in a printed wiring board |
| US20070295818A1 (en) * | 2006-06-22 | 2007-12-27 | Yuan-Liang Li | Power plane to reduce voltage difference between connector power pins |
| US20130170155A1 (en) * | 2010-09-21 | 2013-07-04 | Nec Corporation | Printed wiring board, and method of supplying power and forming wiring for printed wiring board |
| CN104885577A (zh) * | 2012-10-29 | 2015-09-02 | 思科技术公司 | 印刷电路板中的电流再分配 |
| US20180302978A1 (en) * | 2017-04-14 | 2018-10-18 | Pegatron Corporation | Power signal transmission structure and design method thereof |
| CN110998337A (zh) * | 2017-08-09 | 2020-04-10 | 高通股份有限公司 | 使用分布式电压平均化以独立于电流分布的方式感测分布式负载电路的总电流 |
| CN110769616A (zh) * | 2018-07-26 | 2020-02-07 | 健鼎（无锡）电子有限公司 | 电路板结构的制造方法 |
| US10546089B1 (en) * | 2018-07-31 | 2020-01-28 | International Business Machines Corporation | Power plane shape optimization within a circuit board |
| CN114330214A (zh) * | 2022-03-14 | 2022-04-12 | 北京智芯仿真科技有限公司 | 一种包含走线的集成电路快速高精度计算的方法及装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102999139B (zh) | 供电装置与应用其的服务器机架系统 | |
| US10292257B2 (en) | Cross-talk reduction for high speed signaling at ball grid array region and connector region | |
| US7388756B1 (en) | Method and system for angled RF connection using a flexible substrate | |
| CN108882557B (zh) | Pcb板的背钻方法、装置及设备 | |
| US7873933B2 (en) | Computer program for balancing power plane pin currents in a printed wiring board | |
| US9583851B2 (en) | Orthogonal card edge connector | |
| CN206272947U (zh) | 一种印刷电路板 | |
| CN106358364B (zh) | 一种印刷电路板及Fanout布线方法 | |
| CN101557675A (zh) | 印刷电路板及其布线方法 | |
| CN115345124A (zh) | 电流密度优化方法和装置 | |
| US5877942A (en) | Circuit card assembly footprint providing reworkable interconnection paths for use with a surface mount device | |
| WO2017079626A1 (en) | Electrical connector including heat dissipation holes | |
| US8383955B2 (en) | Printed circuit board | |
| CN114641151B (zh) | 一种基于pcb城堡板的基站射频电路的制作方法 | |
| US9426900B2 (en) | Solder void reduction for component attachment to printed circuit boards | |
| CN114340157B (zh) | 一种制造印刷电路板的方法、系统、设备和存储介质 | |
| CN114051316B (zh) | 一种印刷电路板 | |
| CN210042351U (zh) | 一种pcb单板和pcb拼版 | |
| CN212727555U (zh) | 一种均流供电的pcb板 | |
| US20120325530A1 (en) | Circuit board with even current distribution | |
| CN111931459B (zh) | 一种功放模块制作方法、装置、存储介质及电子设备 | |
| Lee et al. | Coin insertion technology for PCB thermal solution | |
| CN118862821A (zh) | 端口阻抗匹配方法、装置、pcb板验证方法及相关设备 | |
| CN219577628U (zh) | 车辆控制器以及包括该车辆控制器的车辆 | |
| CN118139282A (zh) | 印制电路板以及印制电路板的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20221115 |