CN110769616A - 电路板结构的制造方法 - Google Patents

电路板结构的制造方法 Download PDF

Info

Publication number
CN110769616A
CN110769616A CN201810832714.7A CN201810832714A CN110769616A CN 110769616 A CN110769616 A CN 110769616A CN 201810832714 A CN201810832714 A CN 201810832714A CN 110769616 A CN110769616 A CN 110769616A
Authority
CN
China
Prior art keywords
current density
density value
circuit board
current
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810832714.7A
Other languages
English (en)
Other versions
CN110769616B (zh
Inventor
罗仕洋
孙奇
吕政明
郑国庆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jianding (wuxi) Electronics Co Ltd
Original Assignee
Jianding (wuxi) Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jianding (wuxi) Electronics Co Ltd filed Critical Jianding (wuxi) Electronics Co Ltd
Priority to CN201810832714.7A priority Critical patent/CN110769616B/zh
Priority to JP2018235035A priority patent/JP6719542B2/ja
Priority to KR1020180173782A priority patent/KR102160521B1/ko
Publication of CN110769616A publication Critical patent/CN110769616A/zh
Application granted granted Critical
Publication of CN110769616B publication Critical patent/CN110769616B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/18—Electroplating using modulated, pulsed or reversing current
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

本发明公开一种电路板结构的制造方法，包含：实施一准备步骤：提供一电路板，并且所述电路板包含有一孔洞；其中，所述孔洞具有其孔径除以孔深的一深宽比，并且所述深宽比不小于4；实施一第一电镀步骤：以一第一电流对所述电路板的所述孔洞于一第一时段内进行电镀，并且所述第一电流具有一第一电流密度值；以及实施一第二电镀步骤：以一第二电流对所述电路板的所述孔洞于一第二时段内进行电镀，并且所述第二电流具有一第二电流密度值；其中，所述第一电流密度值与所述第二电流密度值彼此相异、并且各介于4ASF～60ASF。

Description

电路板结构的制造方法
技术领域
本发明涉及一种电路板，尤其涉及一种电路板结构的制造方法。
背景技术
现有的电路板制造方法在进行电路板的孔洞电镀时，都是采用恒定的电流密度(也就是，电流密度保持定值)，而为达到均匀电镀的效果，所以现有电路板制造方法需要采用较小的电流密度来增加灌孔率，但上述较小电流密度则会使电镀时间加长，因而降低电镀效率。
更进一步地说，现有电路板制造方法在对深宽比小于4的孔洞进行电镀时，其对电镀时间与电镀效率的影响较不明显，但随着电路板的逐年发展，使得电路板需要形成有高深宽比的孔洞的比例也愈来愈高，所以现有电路板制造方法对于高深宽比的孔洞的电镀方式也需要被进一步地改良。
于是，本发明人认为上述缺陷可改善，特潜心研究并配合科学原理的运用，终于提出一种设计合理且有效改善上述缺陷的本发明。
发明内容
本发明的目的在于提供一种电路板结构的制造方法，其能有效地改善现有电路板制造方法所可能产生的缺陷。
为达上述目的，本发明公开一种电路板结构的制造方法，包括：实施一准备步骤：提供一电路板，并且所述电路板包含有一孔洞；其中，所述孔洞具有其孔径除以孔深的一深宽比，并且所述深宽比不小于4；实施一第一电镀步骤：以一第一电流对所述电路板的所述孔洞于一第一时段内进行电镀，并且所述第一电流具有一第一电流密度值；以及实施一第二电镀步骤：以一第二电流对所述电路板的所述孔洞于一第二时段内进行电镀，并且所述第二电流具有一第二电流密度值；其中，所述第一电流密度值与所述第二电流密度值彼此相异、并且各介于4ASF～60ASF。
本发明还公开一种电路板结构的制造方法，包括：实施一准备步骤：提供一电路板，并且所述电路板包含有一孔洞；其中，所述孔洞具有其孔径除以孔深的一深宽比，并且所述深宽比不小于4；以及依序实施N个电镀步骤：每个所述电镀步骤以一电流对所述电路板的所述孔洞进行电镀，并且所述电流具有一电流密度值；其中，N为不小于2的正整数，并且N个所述电镀步骤中包含有两种以上的所述电流密度值，并且任一个所述电流密度值是介于4ASF～60ASF；其中，当任两个依序实施的所述电镀步骤中，其所使用的两个所述电流密度值的差值大于2时，实施一电流转换步骤；其中，所述电流转换步骤是以一阶梯电流对所述电路板的所述孔洞于一转换时段内进行电镀，并且所述阶梯电流具有一阶梯电流密度值，而所述阶梯电流密度值在所述转换时段内、自所使用的两个所述电流密度值中的实施在前的所述电流密度值逐渐变更至实施在后的所述电流密度值；其中，所述转换时段介于0～20分钟。
综上所述，本发明所公开的电路板结构的制造方法，其采用的多个电镀步骤(如：第一电镀步骤与第二电镀步骤)能通过使用介于4ASF～60ASF且彼此相异的电流密度值，用于在尽可能兼顾灌孔率的前提下，有效地提升电镀效率与电镀效果(如：达到较佳的灌孔率)。
为能更进一步了解本发明的特征及技术内容，请参阅以下有关本发明的详细说明与附图，但是此等说明与附图仅用来说明本发明，而非对本发明的保护范围作任何的限制。
附图说明
图1为本发明电路板结构的制造方法实施例一的准备步骤示意图；
图2为本发明电路板结构的制造方法实施例一的第一电镀步骤与第二电镀步骤的电流密度与时间的示意图；
图3为本发明电路板结构的制造方法实施例一经实施后的电路板结构示意图；
图4为本发明电路板结构的制造方法实施例二的第一电镀步骤与第二电镀步骤的电流密度与时间的示意图；
图5为本发明电路板结构的制造方法实施例二经实施后的电路板结构示意图；
图6为本发明电路板结构的制造方法实施例三的第一电镀步骤与第二电镀步骤的电流密度与时间的示意图(一)；
图7为本发明电路板结构的制造方法实施例三的第一电镀步骤与第二电镀步骤的电流密度与时间的示意图(二)。
符号说明
1：电路板
11：孔洞
2：传导体
21：空间
3：传导体
X：第一电流
Y：第二电流
Z：阶梯电流
T1：第一时段
T2：第二时段
Tc：转换时段
I：第一电流密度值
Ⅱ：第二电流密度值
R：孔径
D：孔深
具体实施方式
请参阅图1至图7所示，其为本发明的实施例，需先说明的是，本实施例对应附图所提及的相关数量与外型，仅用来具体地说明本发明的实施方式，以便于了解本发明的内容，而非用来局限本发明的保护范围。
[实施例一]
需先说明的是，为便于说明本实施例，附图仅呈现相关的局部构造。其中，如图1至图3所示，本实施例公开一种电路板结构的制造方法，其包含有一准备步骤、一第一电镀步骤、及一第二电镀步骤。其中，本实施例电路板结构的制造方法中的任何电镀步骤可以是由一电镀设备(图略)实施，也就是说，所述任何电镀步骤中的各种参数可以由电镀设备来控制。
再者，本发明电路板结构的制造方法不受限于上述多个步骤的顺序或实施方式。举例来说，在本发明未绘示的其他实施例中，上述多个步骤也可以依据实际的设计需求而加以调整变化或增减。另，以下将分别介绍本实施例电路板结构的制造方法各个步骤。
如图1所示，实施所述准备步骤：提供一电路板1，并且所述电路板1包含有一孔洞11。其中，所述电路板1于本实施例中可以采用多层板或单层板，并且上述孔洞11于图1是以贯穿上述电路板1的一贯孔来说明，但本发明不受限于此。举例来说，在本发明未绘示的其他实施例中，所述孔洞11也可以未贯穿电路板1的一盲孔。
再者，所述孔洞11于本实施例中具有其孔径R除以孔深D的一深宽比(aspectratio，AR)，并且所述深宽比不小于4。也就是说，本实施例电路板结构的制造方法所适用的物件或对象较佳是排除深宽比小于4的孔洞。
如图2所示，实施所述第一电镀步骤：以一第一电流X对所述电路板1的孔洞11于一第一时段T1内进行电镀，并且所述第一电流X具有一第一电流密度值I。于本实施例中，所述第一时段T1是介于5分钟～80分钟，而所述第一电流X的第一电流密度值I介于4ASF～60ASF，但本发明不以此为限。上述ASF于本实施例中是作为一种电流密度单位使用，也就是：安培/平方英尺。
如图2所示，实施所述第二电镀步骤：以一第二电流Y对所述电路板1的孔洞11于一第二时段T2内进行电镀，并且所述第二电流Y具有一第二电流密度值Ⅱ。在本实施例中，所述第二时段T2是介于5分钟～80分钟，而所述第二电流Y的第二电流密度值Ⅱ介于4ASF～60ASF，但本发明不以此为限。
需说明的是，如图2和图3所示，所述第一电流密度值I与第二电流密度值Ⅱ彼此相异，并且所述第一电流密度值I与第二电流密度值Ⅱ的差值于本实施例是在2以下，用于使上述第一电流密度值I能够瞬间转换至第二电流密度值Ⅱ。
再者，所述电路板结构的制造方法经由实施上述步骤之后，形成有镀设于所述孔洞11的孔壁的一传导体2，并且所述传导体2内缘包围形成有一空间21。
进一步地说，为能在所述孔洞11内有效地形成上述传导体2，所述第一电流密度值I较佳是小于所述第二电流密度值Ⅱ。其中，所述第一电流密度值I例如是介于4ASF～12ASF，并且所述第二电流密度值Ⅱ例如是介于10ASF～30ASF。
[实施例二]
请参阅图4和图5所示，其为本发明的实施例二，本实施例类似于上述实施例一，所以两个实施例的相同处(如：准备步骤)则不再加以赘述，而本实施例相较于实施例一的差异主要在于：本实施例电路板结构的制造方法经实施之后，形成有镀满于所述孔洞11的一传导体3。
具体来说，为能在所述孔洞11内有效地形成上述传导体3，所述第一电流密度值I较佳是大于第二电流密度值Ⅱ。其中，所述第一电流密度值I例如是介于10ASF～60ASF，而所述第二电流密度值Ⅱ例如是介于4ASF～15ASF。
[实施例三]
请参阅图6和图7所示，其为本发明的实施例三，本实施例类似于上述实施例一和二，所以上述实施例的相同处(如：准备步骤、第一电镀步骤、与第二电镀步骤)则不再加以赘述，而本实施例相较于实施例一和二的差异主要在于：本实施例电路板结构的制造方法在上述第一电镀步骤与第二电镀步骤之间进一步实施一电流转换步骤。
具体来说，所述电流转换步骤实施如下：以一阶梯电流Z对所述电路板1的孔洞11于一转换时段Tc内进行电镀，并且所述阶梯电流Z具有一阶梯电流密度值。其中，上述阶梯电流密度值在转换时段Tc内、自所述第一电流密度值I逐渐变更(如：增加或降低)至第二电流密度值Ⅱ。
其中，所述转换时段Tc于本实施例中是介于0～20分钟，并且上述转换时段Tc的时间长短是大致依据所述第一电流密度值I与第二电流密度值Ⅱ的差值来决定，但本发明不以此为限。进一步地说，本实施例电路板结构的制造方法经实际操作后，得出下列的电流密度差值与转换时段Tc的关系对应表。
依上表所载，所述第一电流密度值I与第二电流密度值Ⅱ的差值在2以下时，该转换时段Tc为0分钟，也就相当于上述实施例一和实施例二中所记载的第一电流密度值I瞬间转换至第二电流密度值Ⅱ。
再者，所述第一电流密度值I与第二电流密度值Ⅱ的差值介于3～5时，该转换时段Tc为1～11分钟；所述第一电流密度值I与第二电流密度值Ⅱ的差值介于6～9时，该转换时段Tc为12～19分钟；所述第一电流密度值I与第二电流密度值Ⅱ的差值在10以上时，该转换时段Tc为20分钟。
据此，本实施例电路板结构的制造方法能够依据所述第一电流密度值I与第二电流密度值Ⅱ的差值，来调整转换时段Tc的时间长短，进而能够使上述电路板1的孔洞11具备有较佳的电镀效果与电镀效率。
需额外说明的是，上述实施例一至三是以两个电镀步骤来说明(如：第一电镀步骤与第二电镀步骤)，但本发明电路板结构的制造方法所实施的电镀步骤次数并不以此为限。
进一步地说，在本发明未绘示的实施例中，所述电路板结构的制造方法可以是依序实施N个电镀步骤，并且N为不小于2的正整数；其中，所述每个电镀步骤以一电流对上述电路板1的孔洞11进行电镀，并且所述电流具有一电流密度值。再者，上述N个电镀步骤中包含有两种以上的电流密度值，并且任一个电流密度值是介于4ASF～60ASF。
更详细地说，当任两个依序实施的所述电镀步骤中，其所使用的两个所述电流密度值的差值大于2时，实施一电流转换步骤；而当上述任两个依序实施的所述电镀步骤中，其所使用的两个所述电流密度值的差值小于2时，该两个电流密度值能够在瞬间进行转换。
其中，所述电流转换步骤是以一阶梯电流对所述电路板1的孔洞11于一转换时段内进行电镀，并且所述阶梯电流具有一阶梯电流密度值，而所述阶梯电流密度值在所述转换时段内、自所使用的两个所述电流密度值中的实施在前的所述电流密度值逐渐变更至实施在后的所述电流密度值。再者，所述转换时段介于0～20分钟，其具体的时间长短可以参考实施例三所载。
需额外说明的是，上述N个电镀步骤中所使用的电流密度值可以依据实际需求而控制为：由高到低、由低到高、或是高低交替，本发明在此不加以限制。
此外，对于现有电路板制造方法来说，其在尽可能兼顾灌孔率的前提下，对于深宽比大于4且小于8的孔洞的电镀效率会降低10％，并且对于深宽比大于8且小于11的孔洞的电镀效率会降低40％，而对于深宽比大于11且小于16的孔洞的电镀效率会降低70％。其中，现有电路板制造方法对于深宽比大于11且小于16的孔洞的灌孔率更是难以达到60％。
然而，本实施例电路板结构的制造方法经实际操作后，其在尽可能兼顾灌孔率的前提下，对于深宽比大于4且小于16的孔洞11的电镀效率相较于现有电路板制造方法来说都能够有效地提升。再者，本发明实施例所公开的电路板结构的制造方法对于深宽比大于11且小于16的所述孔洞11的灌孔率更是可以达到60％以上。
[本发明实施例的技术效果]
综上所述，本发明实施例所公开的电路板结构的制造方法，其采用的多个电镀步骤(如：第一电镀步骤与第二电镀步骤)能通过使用介于4ASF～60ASF且彼此相异的电流密度值，用于在尽可能兼顾灌孔率的前提下，有效地提升电镀效率与电镀效果(如：达到较佳的灌孔率)。
再者，本实施例电路板结构的制造方法还能够进一步依据两个实施的电镀步骤的电流密度值差值(如：第一电流密度值与第二电流密度值的差值)，来调整转换时段的时间长短，进而能够使上述电路板的孔洞具备有较佳的电镀效果与电镀效率。
以上所述仅为本发明的优选可行实施例，并非用来局限本发明的保护范围，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的权利要求的保护范围。

Claims (10)

1.一种电路板结构的制造方法，其特征在于，包括：
实施一准备步骤：提供电路板，并且所述电路板包含有孔洞；其中，所述孔洞具有其孔径除以孔深的一深宽比，并且所述深宽比不小于4；
实施一第一电镀步骤：以一第一电流对所述电路板的所述孔洞于第一时段内进行电镀，并且所述第一电流具有第一电流密度值；以及
实施一第二电镀步骤：以一第二电流对所述电路板的所述孔洞于第二时段内进行电镀，并且所述第二电流具有第二电流密度值；
其中，所述第一电流密度值与所述第二电流密度值彼此相异、并且各介于4ASF～60ASF。
2.如权利要求1所述的电路板结构的制造方法，其被实施以形成有镀设于所述孔洞的孔壁的传导体，以使所述传导体内缘包围形成有空间，并且所述第一电流密度值小于所述第二电流密度值。
3.如权利要求2所述的电路板结构的制造方法，其中，所述第一电流密度值介于4ASF～12ASF，并且所述第二电流密度值介于10ASF～30ASF。
4.如权利要求1所述的电路板结构的制造方法，其被实施以形成有镀满于所述孔洞的传导体，并且所述第一电流密度值大于所述第二电流密度值。
5.如权利要求4所述的电路板结构的制造方法，其中，所述第一电流密度值介于10ASF～60ASF，并且所述第二电流密度值介于4ASF～15ASF。
6.如权利要求1所述的电路板结构的制造方法，其于所述第一电镀步骤与所述第二电镀步骤之间进一步包括：
实施一电流转换步骤：以一阶梯电流对所述电路板的所述孔洞于一转换时段内进行电镀，并且所述阶梯电流具有阶梯电流密度值，而所述阶梯电流密度值在所述转换时段内、自所述第一电流密度值逐渐变更至所述第二电流密度值；其中，所述转换时段介于0～20分钟。
7.如权利要求6所述的电路板结构的制造方法，其中，所述第一电流密度值与所述第二电流密度值的差值在2以下时，所述转换时段为0分钟；所述第一电流密度值与所述第二电流密度值的差值在10以上时，所述转换时段为20分钟。
8.如权利要求6所述的电路板结构的制造方法，其中，所述第一电流密度值与所述第二电流密度值的差值介于3～5时，所述转换时段为1～11分钟。
9.如权利要求6所述的电路板结构的制造方法，其中，所述第一电流密度值与所述第二电流密度值的差值介于6～9时，所述转换时段为12～19分钟。
10.一种电路板结构的制造方法，其特征在于，包括：
实施一准备步骤：提供电路板，并且所述电路板包含有孔洞；其中，所述孔洞具有其孔径除以孔深的一深宽比，并且所述深宽比不小于4；以及
依序实施N个电镀步骤：每个所述电镀步骤以一电流对所述电路板的所述孔洞进行电镀，并且所述电流具有一电流密度值；其中，N为不小于2的正整数，并且N个所述电镀步骤中包含有两种以上的所述电流密度值，并且任一个所述电流密度值是介于4ASF～60ASF；
其中，当任两个依序实施的所述电镀步骤中，其所使用的两个所述电流密度值的差值大于2时，实施一电流转换步骤；其中，所述电流转换步骤是以一阶梯电流对所述电路板的所述孔洞于一转换时段内进行电镀，并且所述阶梯电流具有一阶梯电流密度值，而所述阶梯电流密度值在所述转换时段内、自所使用的两个所述电流密度值中的实施在前的所述电流密度值逐渐变更至实施在后的所述电流密度值；其中，所述转换时段介于0～20分钟。
CN201810832714.7A 2018-07-26 2018-07-26 电路板结构的制造方法 Active CN110769616B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201810832714.7A CN110769616B (zh) 2018-07-26 2018-07-26 电路板结构的制造方法
JP2018235035A JP6719542B2 (ja) 2018-07-26 2018-12-17 回路基板構造の製造方法
KR1020180173782A KR102160521B1 (ko) 2018-07-26 2018-12-31 회로 기판 구조의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810832714.7A CN110769616B (zh) 2018-07-26 2018-07-26 电路板结构的制造方法

Publications (2)

Publication Number Publication Date
CN110769616A true CN110769616A (zh) 2020-02-07
CN110769616B CN110769616B (zh) 2022-08-02

Family

ID=69327549

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810832714.7A Active CN110769616B (zh) 2018-07-26 2018-07-26 电路板结构的制造方法

Country Status (3)

Country Link
JP (1) JP6719542B2 (zh)
KR (1) KR102160521B1 (zh)
CN (1) CN110769616B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112672508A (zh) * 2020-11-30 2021-04-16 重庆凯歌电子股份有限公司 用于pcb板的树脂塞孔方法
CN115345124A (zh) * 2022-10-13 2022-11-15 井芯微电子技术(天津)有限公司 电流密度优化方法和装置

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1369954A (zh) * 2001-02-05 2002-09-18 株式会社三社电机制作所 电镀电流供应系统
JP2003253490A (ja) * 2002-02-27 2003-09-10 Hideo Honma ビアホール及びスルーホールを有する基板のめっき方法
JP2003318544A (ja) * 2002-04-22 2003-11-07 Toppan Printing Co Ltd 多層配線基板およびその製造方法
KR20060107053A (ko) * 2005-04-07 2006-10-13 대덕전자 주식회사 인쇄 회로 기판의 비아필 빌드업 기판 제작 방법
JP2007023368A (ja) * 2005-07-21 2007-02-01 Tdk Corp 多層配線基板の製造に供せられるシート、及び該シートの製造に用いられるめっき方法及びめっき装置
CN102150246A (zh) * 2008-10-16 2011-08-10 大日本印刷株式会社 贯通电极基板及其制造方法和使用贯通电极基板的半导体装置
CN102647862A (zh) * 2012-04-25 2012-08-22 博敏电子股份有限公司 一种采取不同电流参数组合的电镀填盲孔方法
CN104532318A (zh) * 2014-12-31 2015-04-22 广州兴森快捷电路科技有限公司 一种电镀填通孔的方法
CN107087353A (zh) * 2016-02-15 2017-08-22 罗门哈斯电子材料有限责任公司 填充通孔以减少空隙和其它缺陷的方法
CN107820731A (zh) * 2017-03-07 2018-03-20 香港应用科技研究院有限公司 用于通孔填充的交替电镀和蚀刻过程

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57197897A (en) * 1981-05-29 1982-12-04 Hitachi Ltd Method of producing printed circuit board
JPS58177488A (ja) * 1982-04-09 1983-10-18 Fujitsu Ltd 電気めつき処理方法
JPS639192A (ja) * 1986-06-30 1988-01-14 日立化成工業株式会社 プリント配線板の製造法
JPH033296A (ja) * 1989-05-30 1991-01-09 Asahi Chem Ind Co Ltd 配線基板の製造方法
JP2893916B2 (ja) * 1990-10-09 1999-05-24 富士通株式会社 プリント配線基板の電解メッキ方法
JPH05243730A (ja) * 1992-03-03 1993-09-21 Hitachi Chem Co Ltd 印刷配線板の製造方法
JP4000796B2 (ja) * 2001-08-08 2007-10-31 株式会社豊田自動織機 ビアホールの銅メッキ方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1369954A (zh) * 2001-02-05 2002-09-18 株式会社三社电机制作所 电镀电流供应系统
JP2003253490A (ja) * 2002-02-27 2003-09-10 Hideo Honma ビアホール及びスルーホールを有する基板のめっき方法
JP2003318544A (ja) * 2002-04-22 2003-11-07 Toppan Printing Co Ltd 多層配線基板およびその製造方法
KR20060107053A (ko) * 2005-04-07 2006-10-13 대덕전자 주식회사 인쇄 회로 기판의 비아필 빌드업 기판 제작 방법
JP2007023368A (ja) * 2005-07-21 2007-02-01 Tdk Corp 多層配線基板の製造に供せられるシート、及び該シートの製造に用いられるめっき方法及びめっき装置
CN102150246A (zh) * 2008-10-16 2011-08-10 大日本印刷株式会社 贯通电极基板及其制造方法和使用贯通电极基板的半导体装置
CN102647862A (zh) * 2012-04-25 2012-08-22 博敏电子股份有限公司 一种采取不同电流参数组合的电镀填盲孔方法
CN104532318A (zh) * 2014-12-31 2015-04-22 广州兴森快捷电路科技有限公司 一种电镀填通孔的方法
CN107087353A (zh) * 2016-02-15 2017-08-22 罗门哈斯电子材料有限责任公司 填充通孔以减少空隙和其它缺陷的方法
CN107820731A (zh) * 2017-03-07 2018-03-20 香港应用科技研究院有限公司 用于通孔填充的交替电镀和蚀刻过程

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112672508A (zh) * 2020-11-30 2021-04-16 重庆凯歌电子股份有限公司 用于pcb板的树脂塞孔方法
CN115345124A (zh) * 2022-10-13 2022-11-15 井芯微电子技术(天津)有限公司 电流密度优化方法和装置

Also Published As

Publication number Publication date
KR20200012684A (ko) 2020-02-05
KR102160521B1 (ko) 2020-09-28
JP2020017712A (ja) 2020-01-30
JP6719542B2 (ja) 2020-07-08
CN110769616B (zh) 2022-08-02

Similar Documents

Publication Publication Date Title
CN110769616B (zh) 电路板结构的制造方法
CN102427685A (zh) 一种hdi板的制作流程
CN112030203B (zh) 一种通孔电镀填孔方法及印制电路板的制备方法
EP2413674A3 (en) Printed circuit board and method of manufacturing the same
JP2004244656A (ja) 高周波用途対応可能銅箔とその製造方法
US20110198112A1 (en) Printed circuit board and method for manufacturing the same
US10820420B2 (en) Printed circuit boards with thick-wall vias
US20200107456A1 (en) Circuit board structure
CN105696043A (zh) 高纵横比镀铜均匀的方法
US7976956B2 (en) Laminated circuit board
WO2016063799A1 (ja) フレキシブルプリント配線板及びその製造方法
KR20160080526A (ko) 인쇄회로기판 및 그 제조방법
CN104385362A (zh) 一种印刷电路板的对角隔孔跳跃钻孔方法
JP2009252952A (ja) 銅充填めっき方法及びその方法で製造されたプリント配線基板
CN110536566B (zh) 一种柔性双面板的成孔方法
CN111343800B (zh) 一种盲埋孔局部电镀的加工工艺
TWI677269B (zh) 電路板結構的孔內電鍍方法
CN109673101A (zh) 电路基板的制作方法及电路基板
JP2009295635A (ja) プリント配線板
CN113235139B (zh) 含稀土盐配液制备米粒状铜箔的方法及其应用
CN102877098B (zh) 一种多波段输出的脉冲电镀方法
CN110493968A (zh) 一种厚铜板的制作方法
CN110999546B (zh) 印刷电路板
CN110952119B (zh) 一种应用于高频高速电解铜箔的表面粗化方法
CN206790784U (zh) 表层具有橄榄球状结构的电解铜箔以及线路板组件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant