CN110493968A - 一种厚铜板的制作方法 - Google Patents

Abstract

本发明公开了一种厚铜板的制作方法，涉及PCB厚铜板生产技术领域。其制作方法包括，在最终铜厚未达到预设铜厚时，执行线路叠加步骤：所述线路叠加步骤具体为，重复步骤DVCP→外层线路→外层蚀刻；所述最终铜厚包括基板铜厚以及线路叠加步骤中形成的铜厚。目前，业内基板铜厚1/3‑3oz居多，而用户需求为使用更高铜厚的PCB板来提高性能。因此，在制作厚铜板时，通过重复步骤DVCP→外层线路→外层蚀刻，以多次电镀、多次线路、多次蚀刻的制作方式，逐层增加铜厚，保证每层铜厚的均匀性，以确保铜厚达到客户需求，最大程度满足线路线宽的要求。

Description

一种厚铜板的制作方法

技术领域

本发明涉及PCB生产技术领域，尤其涉及一种厚铜板的制作方法。

背景技术

传统工艺生产厚铜板的方法通常是：采用厚铜基板+电镀制程以满足厚度需求。厚铜基板存在局限性，目前业内通用的厚铜基板或铜箔在2oz/3oz居多，因此，电镀后铜厚在4oz/5oz以上，导致线宽制作具有局限性，无法达到更高的铜厚及线宽。

发明内容

本发明所要解决的技术问题是采用线路叠加的方式，最大限度满足产品对于线宽及铜厚的需求，突破传统生产厚铜板的局限。

为了解决上述问题，本发明提出以下技术方案：

一种厚铜板的制作方法，其制作方法包括，在最终铜厚未达到预设铜厚时，执行线路叠加步骤：

所述线路叠加步骤具体为，重复步骤DVCP→外层线路→外层蚀刻；

所述最终铜厚包括基板铜厚以及线路叠加步骤中形成的铜厚。

进一步地，所述线路叠加步骤包含在以下步骤中：

内层→AOI→层压→钻孔→PTH→线路叠加→阻焊→字符→锣板→测试→FQC→FQA→包装。

进一步地，所述线路叠加步骤中，外层线路的下线宽为上一次外层线路的上线宽；首次外层线路的下线宽为预设值。

进一步地，所述线路叠加步骤中，最后一次循环的外层线路的下线宽大于等于0.05mm。

与现有技术相比，本发明所能达到的技术效果包括：

通过线路叠加的方式，进行多次电镀、多次线路的制作，可以确保铜厚的均匀性；可以在现有3oz制程能力的基础上制作4oz/5oz/6oz..的厚铜，且线宽的制程可以满足3oz的制程能力需求。蚀刻因子可以达到1oz蚀刻因子标准。

附图说明

为了更清楚地说明本发明实施例技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的厚铜板制作流程示意图；

图2为本发明实施例提供的铜板厚度示意图；

图3为根据本发明实施例提供的厚铜板制作方法制得的厚铜板示意图。

具体实施方式

下面将结合本发明实施例中的附图，对实施例中的技术方案进行清楚、完整地描述，附图中类似的组件标号代表类似的组件。显然，以下将描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

应当理解，当在本说明书和所附权利要求书中使用时，术语“包括”和“包含”指示所描述特征、整体、步骤、操作、元素和/或组件的存在，但并不排除一个或多个其它特征、整体、步骤、操作、元素、组件和/或其集合的存在或添加。

还应当理解，在此本发明实施例说明书中所使用的术语仅仅是出于描述特定实施例的目的而并不意在限制本发明实施例。如在本发明实施例说明书和所附权利要求书中所使用的那样，除非上下文清楚地指明其它情况，否则单数形式的“一”、“一个”及“该”意在包括复数形式。

参见图1，本发明实施例提供一种厚铜板的制作方法，其制作方法包括，在最终铜厚未达到预设铜厚时，执行线路叠加步骤：

所述线路叠加步骤具体为，重复步骤DVCP→外层线路→外层蚀刻；

所述最终铜厚包括基板铜厚以及各步骤中形成的铜厚。

具体地，DVCP步骤用于在基板进行电镀铜操作，以使厚铜板的厚度在基板铜厚的基础上增加铜厚；

外层线路步骤用于镀铜后进行线路制作；

外层蚀刻步骤用于在线路制作完成后蚀刻掉不需要的铜，获得当前层导体线路图形；

目前，业内基板铜厚1/3-3oz居多，而用户需求更高的铜厚来提高PCB板的性能。因此，在制作厚铜板时，通过重复步骤DVCP→外层线路→外层蚀刻，以多次电镀、多次线路、多次蚀刻的制作方式，逐层增加铜厚，保证每层铜厚的均匀性，以确保铜厚达到客户需求，最大程度满足线路线宽的要求。

进一步地，所述线路叠加步骤包含在以下步骤中：

内层→AOI→层压→钻孔→PTH→线路叠加→阻焊→字符→锣板→测试→FQC→FQA→包装。

在其他实施例中，在进行内层AOI步骤之前，还包括开料→内层→整版电镀的步骤，用于对厚铜板的PCB内层电路进行处理。

进一步地，所述线路叠加步骤中，外层线路的下线宽为上一次外层线路的上线宽；首次外层线路的下线宽为预设值。

可以理解，首次外层线路的下线宽为根据客户需求的PCB厚铜板产品线宽。

进一步地，所述线路叠加步骤中，最后一次循环的外层线路的下线宽大于等于0.05mm。

在其他实施例中，经过一次线路叠加步骤后，可通过钻定位孔的方式来保证每次线路叠加的层间对准度，以满足生产要求。

可以理解，理论上线路叠加步骤可以无限次重复步骤DVCP→外层线路→外层蚀刻，但由于实际制作过程中，客户对PCB厚铜板产品有线宽的要求，在满足铜厚的基础上，也需要尽可能满足线宽的要求。因此，通过本发明提供的厚铜板制作方法，其可满足制作下线宽为0.05mm、铜厚值最大的厚铜板。

参见图2，实际生产中，外层铜厚，完成铜一般管控在Hoz-3oz之间，蚀刻因子为2H/(W2-W1)。

例如，参见图3，客户需求为5oz成品铜的PCB厚铜板产品，采用2oz铜波或基板，重复步骤DVCP→外层线路→外层蚀刻：

以客户需求成品线宽0.25mm为例：在进行线路叠加的步骤中，底铜2oz，成品铜厚5oz，蚀刻因子为3，则首次的下线宽W2＝0.25mm；

①.进行第一次DVCP→外层线路→外层蚀刻，第一次的上线宽理论值W1＝0.25mm-2*2oz/3＝0.2mm；

②.进行第二次DVCP→外层线路→外层蚀刻，线路下线宽按W1＝0.2mm设计，1oz蚀刻因子3.5；则第二次的线宽W2＇＝0.2mm-2*1oz/3.5＝0.18mm；

③.进行第三次DVCP→外层线路→外层蚀刻，线路下线宽按W2＇＝0.18mm设计，1oz蚀刻因子3.5；则第三次的线宽W2“＝0.18mm-2*1oz/3.5＝0.16mm；

线路叠加经过3次重复步骤DVCP→外层线路→外层蚀刻保证铜厚达到客户要求的5oz成品铜，再进行阻焊→字符→锣板→测试→FQC→FQA→包装的步骤，得到PCB厚铜板产品。

通过多次电镀，多次线路的制作方式，可以在现有3oz制程能力的基础上制作4oz/5oz/6oz..的厚铜，且线宽的制程可以满足3oz的制程能力需求。且蚀刻因子达：2*5oz/(0.25mm-0.16mm)＝3.8，可以达到1oz蚀刻因子标准。

在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详细描述的部分，可以参见其他实施例的相关描述。

以上所述，为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到各种等效的修改或替换，这些修改或替换都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。

Claims (4)

1.一种厚铜板的制作方法，其特征在于，其制作方法包括，在最终铜厚未达到预设铜厚时，执行线路叠加步骤：

所述线路叠加步骤具体为，重复步骤DVCP→外层线路→外层蚀刻；

所述最终铜厚包括基板铜厚以及线路叠加步骤中形成的铜厚。

2.如权利要求1所述的厚铜板的制作方法，其特征在于，所述线路叠加步骤包含在以下步骤中：

内层→AOI→层压→钻孔→PTH→线路叠加→阻焊→字符→锣板→测试→FQC→FQA→包装。

3.如权利要求2所述的厚铜板的制作方法，其特征在于，所述线路叠加步骤中，外层线路的下线宽为上一次外层线路的上线宽；首次外层线路的下线宽为预设值。

4.如权利要求2所述的厚铜板的制作方法，其特征在于，所述线路叠加步骤中，最后一次循环的外层线路的下线宽大于等于0.05mm。