CN107820731A - 用于通孔填充的交替电镀和蚀刻过程 - Google Patents

用于通孔填充的交替电镀和蚀刻过程 Download PDF

Info

Publication number
CN107820731A
CN107820731A CN201780000149.1A CN201780000149A CN107820731A CN 107820731 A CN107820731 A CN 107820731A CN 201780000149 A CN201780000149 A CN 201780000149A CN 107820731 A CN107820731 A CN 107820731A
Authority
CN
China
Prior art keywords
deposit
rate
deposited
etch
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780000149.1A
Other languages
English (en)
Other versions
CN107820731B (zh
Inventor
孙耀峰
徐莎
丘树坚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hong Kong Applied Science and Technology Research Institute ASTRI
Original Assignee
Hong Kong Applied Science and Technology Research Institute ASTRI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US15/451,566 external-priority patent/US9991161B1/en
Application filed by Hong Kong Applied Science and Technology Research Institute ASTRI filed Critical Hong Kong Applied Science and Technology Research Institute ASTRI
Publication of CN107820731A publication Critical patent/CN107820731A/zh
Application granted granted Critical
Publication of CN107820731B publication Critical patent/CN107820731B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/425Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/426Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486Via connections through the substrate with or without pins
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09563Metal filled via

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

本发明提供了一种填充衬底上通孔(TH)的方法。TH是一个具有上边缘、下边缘和内表面的连续通道。在一个实施例中,该方法包括步骤(a)‑(d)。在步骤(a),在衬底上沉积导电材料(CM),从而在边缘周围和内表面上沉积一层CM层。在步骤(b),蚀刻沉积的CM。特别地,蚀刻步骤选择性地去除更多沉积在边缘处的CM,相对于沉积在通道内表面的中间部分处的CM来说。在步骤(c),可选地重复步骤(a)和(b),直到通道中间部分由CM形成的桥密封住。在步骤(d),进一步在衬底上沉积CM,从而完全填充TH。

Description

用于通孔填充的交替电镀和蚀刻过程
【技术领域】
本发明涉及导电材料(CM)在衬底通孔(TH)内的电沉积,特别涉及TH的无空隙填充。
【背景技术】
在制作功率模块、大功率发光二极管(LED)、用于电机的功率转换器、充电器等高功率应用中,使用陶瓷衬底已经变得越发流行。在设计高密度互连用于陶瓷衬底时,要求在衬底上形成更细的图案,这有利于充填孔和铜柱而不是塞孔。在传统衬底上制备间隔很小的TH且每个TH都是小直径,并且TH被CM填充。填充TH而不在其中产生任何空隙是非常令人期待的。
电化学材料填充过程通常用于TH填充。必须考虑某些过程参数,如TH的直径、TH的深宽比(AR,aspectratio)、沉积处理时间。通常,工业上对TH直径、通孔的AR,沉积处理时间的要求分别为50-150μm、2-5和小于或约4小时。在具有高AR值的TH中,如4-5,在电镀过程期间,沿着TH深度的电流密度并不保持均匀。TH两端的电流密度通常高于TH中心处的电流密度。由于较高的电流密度,两端的金属沉积速率大于中心处的沉积速率。由于金属的不均匀沉积,TH两端最终被阻塞,从而在中心处形成空隙。
在本领域中,例如US2014/0338965A1,使用蝴蝶模式电镀以避免在TH中心处形成空隙。在蝴蝶模式电镀中,通常将金属或CM电镀到TH的内表面以形成蝶状沉积物在内表面上。蝶状沉积物闭合TH的内部通道。在形成蝶状沉积物之后,可以使用常规电镀技术以通过将CM沉积到蝶状沉积物上来填充TH。
尽管蝴蝶模式电镀可以用于填充TH而不会在其中产生任何空隙,但是发明人已经观察到,用于形成蝶状沉积物的电流密度需要低于一个特定阈值,并且该阈值实际上很低。过度驱动电流密度会防止形成蝶状沉积物。因此,形成蝶状沉积物的处理时间相对较长,这增加了TH填充的时间成本。
本领域需要一种以更快速度来形成蝶状沉积物的填充TH的技术,其比现有技术形成蝶状沉积物的速度更快。
【发明内容】
本发明的一个方面是提供一种用于填充衬底上TH的方法。所述TH是一个具有上边缘、下边缘和内表面的连续通道。本方法包括步骤(a)-(d)。在步骤(a),在所述衬底上沉积CM,从而在所述边缘周围和所述通道的内表面上沉积一层CM层。在步骤(b),蚀刻所述沉积的CM,其中相对于沉积在所述通道内表面中间部分的CM,所述蚀刻步骤选择性地去除更多沉积在边缘处的CM。在步骤(c),可选地重复步骤(a)和(b),直到通道中间部分由CM形成的桥密封住。在步骤(d),在所述衬底上进一步沉积CM,从而完全填充所述TH。
优选地,步骤(b)包括搅动蚀刻剂,使得选择性地去除更多沉积在边缘处的CM,相对于沉积在中间部分的CM来说。搅动蚀刻剂以使边缘处的流速大于中间部分处的流速,使得蚀刻沉积在边缘处的CM的蚀刻速率大于蚀刻中间部分的CM的蚀刻速率。优选地,搅动蚀刻剂,使得边缘处的蚀刻速率大于或等于中间部分处的蚀刻速率的两倍。在一个实施例中,步骤(b)的搅拌步骤还包括:以一个预定的倾斜角度将蚀刻剂引导到每个边缘,以使得在边缘处产生的流速大于在中间部分处的流速。
在步骤(a),可以通过保形电镀或通过蝴蝶模式脉冲反向电镀在所述衬底上沉积CM。如果所述TH是圆柱形,当AR(由所述TH的高度和直径给出)是在2-3(包括2和3)之间时,优选使用保形电镀。当AR是在4-5之(包括4和5)间时,优选使用蝴蝶模式脉冲反向电镀。
在步骤(d),优选地通过盲孔填充将所述CM进一步沉积在所述衬底上。
本方法还可以包括:步骤(e),通过无电镀将CM的种子层沉积到所述衬底上,然后再执行步骤(a)。
本发明的其它方面通过以下实施例公开。
【附图说明】
图1A显示了衬底上的TH及其不同部分。
图1B显示了一个示例的沙漏状沉积物的横截面示意图。
图1C显示了另一示例的蝶状沉积物的横截面示意图。
图2显示了一种填充TH的方法的一个实际实施,其中蚀刻和沉积过程涉及保形电镀。
图3显示了本方法的另一实际实施,其中蚀刻和沉积过程涉及蝶状模式PRP。
图4显示了在差分蚀刻时从TH中沉积物去除CM。
图5显示了根据本发明的一个实施例用于在衬底上喷射蚀刻剂以搅动蚀刻剂以实现差分蚀刻的一种配置。
图6显示了根据本发明典型实施例的填充TH的方法的处理流程图。
【具体实施方式】
首先参见图1A来说明位于衬底上的TH的不同部分。图1A显示了位于衬底120上的TH 110的横截面示意图。衬底120有第一表面121和第二表面122,其与第一表面121相对。TH110穿透衬底120,从第一表面121延伸到第二表面122。TH 110有在第一表面121上的第一端131和在第二表面122上的第二端132。TH 110形成一个连续通道116,有上边缘111、下边缘112和内表面115。上边缘111是第一端131的边界,下边缘112是第二端132的边界。在TH 110的中间,中间部分114与第一端131和第二端132等距。中间部分114是一个垂直于TH 110长轴117的横截面。TH 110有高度118。通常,TH 110是一个大致圆柱形的形状。在这种情况下,TH 110有直径119。
本文使用的其它术语包括沙漏形沉积物和蝶状沉积物,沙漏形沉积物或蝶状沉积物都是TH中的一些CM的沉积物。图1B和1C分别显示沙漏形沉积物140和蝶状沉积物150的截面图,位于TH 110中的沙漏形沉积物或蝶状沉积物都是说明性示例。注意,在大多数实际情况下,在电镀期间,第一和第二表面121、122各自沉积有一层CM,但是为了清楚起见,在图1B和1C中未显示该CM层。沙漏形沉积物140沉积在内表面115上,并且通道116不被沙漏形沉积物140阻塞。通道116在第一端131和第二端132之间仍然是开放的。沙漏形沉积物140有一个看起来像沙漏的形状。更准确地说,沙漏形沉积物140的横截面视图有一个看起来像沙漏的轮廓141。蝶状沉积物150也沉积在内表面115上,但是不同于沙漏形沉积物140,通道116被CM的桥151密封或阻挡住了。蝶状沉积物150的横截面视图看起来像蝴蝶。
在本发明的描述中,TH 110的某一部分的“蚀刻速率”、“沉积速率”和“CM生长量”通常是指,上述第一端131、第二端132或中间部分114的某一部分。在本说明书和所附权利要求中,某一部分上的蚀刻速率、沉积速率和CM生长量是通过参考一个深度的CM切片来测量的,该CM切片是通过使所考虑的沉积物与上述某一部分相交而形成的。参见图1B,以沙漏形沉积物140为例。当上述某一部分是第一端131时,使用第一深度145用于测量蚀刻速率、沉积速率和CM生长量的参考。类似地,当考虑第二端132时,使用第二深度146作为参考,如果考虑中间部分114,则使用第三深度147作为参考。
本发明的一个方面是提供一种使用CM填充衬底120中的TH110的方法。
如上所述,衬底120可以由陶瓷材料制成。衬底120通常是绝缘体,或至多是具有可忽略导电性的不良导体。CM可以是铜或含铜合金,可以是金属(如银和铝)或金属合金,或甚至可以是半导体(如硒化锌)。
参考图6、图2和图3来详细描述本方法。图6描述了本发明典型实施例的方法的处理流程图。图2和图3显示了本方法的两种不同实际实施。
图2所示的实施涉及保形电镀(conformal plating)。保形电镀是指一种使得沉积到物体(如衬底120或TH 110)上的CM符合物体轮廓的电镀过程。也就是说,CM的生长速率在物体表面上基本上是均匀的。如果TH 110基本上是圆柱形且AR在2-3之间(包含2与3),那么优选使用该实施。AR是由TH 110的高度118和直径119给出。图3显示另一个实施,蝴蝶模式反向脉冲电镀(PRP),AR在4-5之间(包含4与5)时优选使用。关于PRP的详细内容,参照M.S.Chandrasekar和M.Pushpavanan,“Pulse andpulse reverse plating-Conceptual,advantage and applications”,ElectrochimicaActa,第53卷,第3313-3322页,2008,其公开内容通过引用并入本发明。
参见图6,本方法的主要创新部分是蚀刻和沉积过程610,其包括差分蚀刻步骤630,随后是沉积生长步骤640。蚀刻和沉积过程610的目的是,通过执行该过程610一次或多次以形成蝶状沉积物,与常规蝴蝶模式电镀相比,优点是形成该沉积物的时间减少。因此,可以通过执行交替的电镀和蚀刻过程来形成蝶状沉积物。
在执行蚀刻和沉积过程610之前,处理TH 110,以在TH 110的内表面115上形成一层CM层,但不封闭通道116(步骤620)。CM层也沉积在TH 110的上边缘111和下边缘112周围。两次非限制性实施步骤620分别显示在图2的子图281和282上和图3的子图381和382上。在第一实施中,将CM的种子层210沉积到衬底120上,也沉积在TH 110的内表面115上(在子图281中显示)。由于衬底120的导电性很差,因此种子层210通常是通过无电镀来生长。对于不同种类的衬底和CM,本领域技术人员可以容易地确定相关无电镀方法。然后,通过高电流的快速保形电镀211,种子层210生长以形成上述CM层(在子图282中表示为层220)。在第二实施中,首先通过与第一实施相同的过程在TH 110上生长种子层210(子图381与子图281相同)。然后,通过蝴蝶模式PRP 311,种子层210生长以形成上述CM层(在子图382中表示为层320)。
然后,使用蚀刻和沉积过程610一次或多次以从上述CM层(220或320)形成蝶状沉积物(在子图284中表示为沉积物240或在子图384中表示为另一沉积物340)。特别地,递归地执行蚀刻和沉积过程610,直到通道116闭合(步骤650),由此形成蝶状沉积物(240或340)。为了简单起见,图2和图3仅显示了一轮蚀刻和沉积过程610就形成了蝶状沉积物(240或340)。以下将详细描述蚀刻和沉积过程610的从CM原始沉积物上形成内表面115的下一CM沉积物。
蚀刻和沉积过程610的目的是:当在评估CM的生长时将下一沉积物与原始沉积物进行比较时,中间部分114上的CM生长量大于第一端131和第二端132上的CM生长量。这样,中间部分114比第一端131和第二端132都更快地被CM封住。
相对于沉积在中间部分114的CM,蚀刻和沉积过程610中的差分蚀刻步骤630选择性地去除更多沉积在上边缘111和下边缘112处的CM。在差分蚀刻步骤630,使用蚀刻剂差分地蚀刻原始沉积物,即沿着TH 110高度118的蚀刻速率是非均匀分布的。差分蚀刻步骤630的期望结果是第一和第二端131、132处的蚀刻速率都大于中间部分114处的蚀刻速率。通过步骤630,原始沉积物被重新成形,以形成具有沙漏形状的CM的中间沉积物(在子图283、383中表示为沙漏形沉积物230、330)。注意,蚀刻和沉积过程610对于图2和图3中所示的两种实施都是相同过程。
图4显示了从原始沉积物去除CM。原始沉积物是中间沉积物和CM 430和在差分蚀刻步骤630中去除的块CM 440的组合。在第一表面121去除的CM(在块440中)的深度表示为hs410。在中间部分114去除的CM(也在块440中)的宽度表示为hc420。通过差分蚀刻,hs410基本上大于hc420。优选地,hs410是hc420的至少两倍,以便快速地获得一个沙漏形状的中间沉积物430。因此,优选的是在上边缘111和下边缘112处的蚀刻速率(或等同地,第一端131处的蚀刻速率和第二端132处的蚀刻速率)要大于中间部分114处的蚀刻速率或等于其两倍。
再次参照图6,在从步骤630获得中间沉积物(230或330)之后,通过进一步在其上沉积CM(沉积物生长步骤640)来生长中间沉积物(230或330),从而产生下一沉积物。中间沉积物(230或330)的生长是通过电沉积过程进行。
优选地,电沉积过程被配置使得中间部分114处的沉积速率不小于第一端131和第二端132处的沉积速率。通过这种沉积速率的配置,以及因为差分蚀刻步骤630中第一和第二端131、132处的蚀刻速率大于中间部分114处的蚀刻速率,最终结果是实现了蚀刻和沉积过程610的上述目地。保形电镀212(图2)和蝴蝶模式PRP 312(图3)两者都满足沉积速率的上述配置。保形电镀212优选为一个使用高电流的快速电镀,从而减少电镀时间。
然而,沉积速率的上述配置并不需要是本发明的一个限制。当考虑差分蚀刻步骤630中蚀刻速率的不均匀分布时,在比较下一沉积和原始沉积时,中间部分114处的CM生长量大于第一端131处和第二端131处的CM生长量,在第一端131和第二端132处的沉积速率稍微高于中间部分114处的沉积速率是可能的。令g1、g2和g3分别表示在第一端131处、在第二端132处和在中间部分114处的CM生长量。因此,g1、g2和g3是由下式给出:
g1=d1×tdeposition–e1×tetch,
g2=d2×tdeposition–e2×tetch,
g3=d3×tdeposition–e3×tetch,
其中:d1,d2和d3分别是在第一端131、第二端132和中间部分114处的沉积速率;e1,e2和e3分别是在第一端131、第二端132和中间部分114处的蚀刻速率;tdeposition(tdeposition>0)是步骤640中在电沉积过程期间沉积CM在中间沉积物上的沉积时间;tetch(tetch>0)是步骤630中差分蚀刻原始沉积物的蚀刻时间。通常,选择d1,d2,d3,e1,e2,e3,tdeposition和tetch,使得在e1>e3和e2>e3的限制下g3>g1和g3>g2。注意到,在选择d3>d1和d3>d2的特殊情况下,无论选择任何tdeposition和tetch都满足期望结果:g3>g1和g3>g2
在步骤630的差分蚀刻期间,单个蚀刻速率可能在整个蚀刻时间期间发生波动。例如,可能需要短暂的过渡期以在蚀刻开始时稳定蚀刻速率,或者由于随机性的因素,蚀刻速率可能在平均蚀刻速率附近随机波动。在大多数实际情况下,相对于整个蚀刻时间,过渡期较短,并且与平均蚀刻速率相比,蚀刻速率的随机波动较小。本领域技术人员会理解,可以获得一个代表性蚀刻速率用于蚀刻,例如,在部分蚀刻时间tetch上的一个平均蚀刻速率,该蚀刻速率被认为在蚀刻时间内是大致不变的。类似的观察结果也适用于步骤640的电沉积过程的单独沉积速率。本领域技术人员也会理解,可以获得一个代表性沉积速率用于电沉积过程,例如,在部分沉积时间tdeposition上的一个平均沉积速率,该沉积速率被认为在沉积时间内是大致不变的。在本说明书和所附权利要求中,在蚀刻和沉积过程610中提到的蚀刻速率和沉积速率分别解释为如上所述的一个代表性蚀刻速率和一个代表性沉积速率。本发明并不限制该代表性蚀刻/速率沉积速率是通过测量获得还是该代表性速率是通过计算或模拟获得的预测速率。
在形成蝶状沉积物(240或340)之后,使用盲孔填充(步骤660)将CM沉积在蝶状沉积物(240或340)上以形成最终沉积物(分别表示为在子图285和385中的块CM 250和350),其完全填充TH 110而在其中没有任何空隙。本领域技术人员会理解,可以在不产生任何空隙的情况下可靠地将CM沉积到蝶状沉积物(240或340)上的快速电镀方法可以在本领域中找到和确定。为了方便说明,提供如下一种方法。将衬底120放入具有电镀添加剂的电镀槽液中,用于自下而上的通孔填充。溶液和添加剂可以与形成蝶状沉积物(240或340)中使用的溶液和添加剂相同或不同。在盲孔填充期间,向蝶状沉积物(240或340)提供直流(DC)电压。使用空气泵或喷射流喷嘴来调节电镀液的流动。
在蚀刻和沉积过程610的实际实施中,优选地进行湿蚀刻,蚀刻剂为液体形式。蚀刻剂通常包括用于蚀刻掉CM的试剂和一种或多种添加剂,添加剂包含一种或多种催化剂和一种或多种稳定剂。将试剂和一种或多种添加剂溶解在水中以形成蚀刻剂。本领域技术人员将理解,该试剂和一种或多种添加剂可以根据CM和本领域的知识确定。举个例子,如果CM是铜,则添加剂可以是具有苄基或其它共轭双键或其它杂原子如O和S的富N化合物。这些化合物与铜离子形成稳定的螯合化学物(chelation chemical),促进差分蚀刻。
在一个实施例中,差分蚀刻步骤630中非均匀分布蚀刻速率是通过搅动蚀刻剂来产生的。特别地,蚀刻剂的搅动被配置或预先设计以在中间部分114处产生蚀刻剂第一流速,其不同于第一端131处的蚀刻剂第二流速和第二端132处的蚀刻剂第三流速(即沿着TH110高度118的非均匀分布的蚀刻剂流速),使得第一端和第二端131、132处的蚀刻速率大于中间部分114处的蚀刻速率。搅动蚀刻剂的好处是因为较高流速能够更快速地去除从原始沉积物分离的CM,以及在原始沉积物附近替换耗尽的蚀刻剂。
一个选择是,蚀刻剂的搅拌是通过以一种预定方式将蚀刻剂喷射在衬底120上来实现。图5显示了在衬底120上喷射蚀刻剂520的一种配置。蚀刻剂520从喷嘴510喷射到衬底120上,具有倾斜角φ525。倾斜角525是根据衬底120和TH 110的几何结构来确定的。
在执行蝶形模式PRP 311或312时,经常使用一组功能添加剂(抑制剂(inhibitors/suppressor)和促进剂/光亮剂)。为了方便说明,以下提供一些用于镀铜的功能添加剂的例子。促进剂是含硫化合物,其可加速锌沉淀并收缩铜晶粒,使沉积的铜的表面变亮。抑制剂通常是聚合线性乙二醇或丙二醇或混合二醇,其是表面活性剂,可以帮助润湿其上沉积有铜的表面,也可以被其它添加剂取代。
使用CM填充TH 110的方法可被扩展到填充衬底120上的多个TH。根据上述方法的任何实施例,使用CM填充所述多个TH中的每个TH。此外,所述多个TH可以被同时填充。
在不脱离本发明精神或必要特征的情况下,本发明还可以以其它具体形式实施。因此,本实施例在所有方面都被认为是说明性的而不是限制性的。本发明的范围是由所附权利要求书而不是由前述说明书定义,在权利要求的等同含义和范围内的所有变化都旨在被包括在其中。

Claims (16)

1.一种填充衬底上通孔TH的方法,所述TH是一个具有上边缘、下边缘和内表面的连续通道,其中所述方法包括:
(a)在所述衬底上沉积导电材料CM,从而在所述边缘周围和所述通道的内表面上沉积一层CM;
(b)蚀刻所述沉积的CM,其中相对于沉积在所述通道内表面的中间部分处的CM,所述蚀刻步骤选择性地去除更多沉积在所述边缘处的CM;
(c)可选地重复步骤(a)和(b),直到通道中间部分由CM形成的桥密封住;和
(d)在所述衬底上进一步沉积CM,从而完全填充所述TH。
2.根据权利要求1所述的方法,其中所述步骤(b)包括搅动蚀刻剂,使得相对于沉积在所述中间部分处的CM,选择性地去除更多沉积在所述边缘处的CM。
3.根据权利要求2所述的方法,其中所述蚀刻剂被搅动,使得所述边缘处的流速大于所述中间部分处的流速,使得蚀刻沉积在所述边缘处的CM的蚀刻速率大于蚀刻沉积在所述中间部分处的CM的蚀刻速率。
4.根据权利要求3所述的方法,其中所述蚀刻剂被搅动,使得所述边缘处的蚀刻速率大于所述中间部分处的蚀刻速率或等于其两倍。
5.根据权利要求3所述的方法,其中所述步骤(b)中的搅拌步骤还包括:以一个预定的倾斜角度将所述蚀刻剂引导到每个所述边缘,使得在所述边缘处产生的流速大于所述中间部分处的流速。
6.根据权利要求1所述的方法,其中在步骤(a)通过保形电镀将所述CM沉积在所述衬底上。
7.根据权利要求6所述的方法,其中所述TH为圆柱形,其深宽比由所述TH的高度与所述TH的直径的比例给出,所述深宽比在2-3之间,包含2和3。
8.根据权利要求1所述的方法,其中在步骤(a)通过蝶形脉冲反向电镀在所述衬底上沉积所述CM。
9.根据权利要求8所述的方法,其中所述TH为圆柱形,其深宽比由所述TH的高度与所述TH的直径的比例给出,所述深宽比在4-5之间,包含4和5。
10.根据权利要求1所述的方法,还包括:
步骤(e),通过无电镀在所述衬底上沉积CM的种子层,然后再执行步骤(a)。
11.根据权利要求1所述的方法,其中在步骤(d),通过盲孔填充进一步沉积CM在所述衬底上。
12.根据权利要求1所述的方法,其中所述CM是金属或金属合金。
13.根据权利要求1所述的方法,其中所述CM是铜或铜合金。
14.一种用导电材料CM填充衬底上多个通孔TH的过程,每个所述TH是一个具有上边缘、下边缘和内表面的连续通道,其中:
所述过程包括:根据权利要求1所述方法用CM填充每个所述TH;和所述多个TH被同时填充。
15.一种用导电材料CM填充衬底中通孔TH的方法,所述衬底有第一表面和与其相对的第二表面,所述TH有内表面、在所述第一表面上的第一端、在所述第二表面上的第二端和在所述TH中间的中间部分,所述方法包括:
在所述内表面涂覆一层CM层,并不封闭所述第一和第二端之间的TH通道;
通过递归地执行蚀刻和沉积过程,在所述内表面上,从所述CM层形成CM蝴状沉积物,直到所述通道闭合;和
将CM沉积到蝶状沉积物上以完全填充TH;
其中用于从CM原始沉积物形成CM下一沉积物的所述蚀刻和沉积过程包括:
使用沿着所述TH高度非均匀分布的蚀刻速率,差分地蚀刻所述原始沉积物,使得所述第一端处的第一蚀刻速率和所述第二端处的第二蚀刻速率大于所述中间处的第三蚀刻速率,从而获得CM的中间沉积物;和
通过一个电沉积过程,将CM沉积到中间沉积物上以形成下一沉积物,所述电沉积过程在中间部分的沉积速率不小于在第一端和第二端的沉积速率,使得比较下一个沉积物和原始沉积物时,在中间部分处的CM生长量大于在第一端和在第二端处的CM生长量。
16.一种用导电材料CM填充衬底中通孔TH的方法,所述衬底有第一表面和与其相对的第二表面,所述TH具有内表面、在所述第一表面上的第一端、在所述第二表面上的第二端和所述TH中间的中间部分,所述方法包括:
在所述内表面涂覆一层CM层,并不封闭所述第一和第二端之间的TH通道;
通过递归地执行蚀刻和沉积过程,在所述内表面上,从所述CM层形成CM蝶状沉积物,直到所述通道闭合;和
将CM沉积到蝶状沉积物上以完全填充TH;
其中用于从CM原始沉积物形成CM下一沉积物的所述蚀刻和沉积过程包括:
使用沿着所述TH高度非均匀分布的蚀刻速率,差分地蚀刻所述原始沉积物,使得所述第一端处的第一蚀刻速率和所述第二端处的第二蚀刻速率大于所述中间处的第三蚀刻速率,从而获得CM的中间沉积物;和
通过一个电沉积过程,将CM沉积到中间沉积物上以形成下一沉积物,所述电沉积过程在所述第一端具有第一沉积速率,在所述第二端具有第二沉积速率,在所述中间部分具有第三沉积速率,其中选择所述第一、第二和第三蚀刻速率,所述第一、第二和第三沉积速率,差分蚀刻原始沉积物的蚀刻时间,和将CM沉积到所述中间沉积物上的沉积时间,使得在比较下一沉积物和初始沉积物时,在中间部分处的CM生长量大于在第一端和第二端的CM生长量。
CN201780000149.1A 2017-03-07 2017-03-16 用于通孔填充的交替电镀和蚀刻过程 Active CN107820731B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/451,566 2017-03-07
US15/451,566 US9991161B1 (en) 2017-03-07 2017-03-07 Alternate plating and etching processes for through hole filling
PCT/CN2017/076871 WO2018161367A1 (en) 2017-03-07 2017-03-16 Alternate Plating and Etching Processes for Through Hole Filling

Publications (2)

Publication Number Publication Date
CN107820731A true CN107820731A (zh) 2018-03-20
CN107820731B CN107820731B (zh) 2019-09-17

Family

ID=61606861

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780000149.1A Active CN107820731B (zh) 2017-03-07 2017-03-16 用于通孔填充的交替电镀和蚀刻过程

Country Status (1)

Country Link
CN (1) CN107820731B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI677269B (zh) * 2018-08-31 2019-11-11 健鼎科技股份有限公司 電路板結構的孔內電鍍方法
CN110769616A (zh) * 2018-07-26 2020-02-07 健鼎(无锡)电子有限公司 电路板结构的制造方法
CN111005043A (zh) * 2019-12-10 2020-04-14 上海华力集成电路制造有限公司 电镀铜工艺方法及包括其形成的铜互连层的半导体器件
CN113424309A (zh) * 2019-02-14 2021-09-21 朗姆研究公司 金通硅掩模电镀

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004311919A (ja) * 2003-02-21 2004-11-04 Shinko Electric Ind Co Ltd スルーホールフィル方法
TW201132264A (en) * 2009-11-20 2011-09-16 Ibiden Co Ltd Printed circuit board and manufacturing method of printed circuit board
US20130048198A1 (en) * 2011-08-31 2013-02-28 Paul Kevin Hall Spin Coat Process for Manufacturing a Z-directed Component for a Printed Circuit Board
CN103219278A (zh) * 2012-01-19 2013-07-24 刘胜 硅圆片通孔金属填充工艺
US20140338965A1 (en) * 2013-05-15 2014-11-20 Ibiden Co., Ltd. Printed wiring board

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004311919A (ja) * 2003-02-21 2004-11-04 Shinko Electric Ind Co Ltd スルーホールフィル方法
TW201132264A (en) * 2009-11-20 2011-09-16 Ibiden Co Ltd Printed circuit board and manufacturing method of printed circuit board
US20130048198A1 (en) * 2011-08-31 2013-02-28 Paul Kevin Hall Spin Coat Process for Manufacturing a Z-directed Component for a Printed Circuit Board
CN103219278A (zh) * 2012-01-19 2013-07-24 刘胜 硅圆片通孔金属填充工艺
US20140338965A1 (en) * 2013-05-15 2014-11-20 Ibiden Co., Ltd. Printed wiring board

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110769616A (zh) * 2018-07-26 2020-02-07 健鼎(无锡)电子有限公司 电路板结构的制造方法
CN110769616B (zh) * 2018-07-26 2022-08-02 健鼎(无锡)电子有限公司 电路板结构的制造方法
TWI677269B (zh) * 2018-08-31 2019-11-11 健鼎科技股份有限公司 電路板結構的孔內電鍍方法
CN113424309A (zh) * 2019-02-14 2021-09-21 朗姆研究公司 金通硅掩模电镀
CN111005043A (zh) * 2019-12-10 2020-04-14 上海华力集成电路制造有限公司 电镀铜工艺方法及包括其形成的铜互连层的半导体器件
CN111005043B (zh) * 2019-12-10 2021-10-15 上海华力集成电路制造有限公司 电镀铜工艺方法及包括其形成的铜互连层的半导体器件

Also Published As

Publication number Publication date
CN107820731B (zh) 2019-09-17

Similar Documents

Publication Publication Date Title
CN107820731B (zh) 用于通孔填充的交替电镀和蚀刻过程
US6344129B1 (en) Method for plating copper conductors and devices formed
US6319384B1 (en) Pulse reverse electrodeposition for metallization and planarization of semiconductor substrates
US6750144B2 (en) Method for electrochemical metallization and planarization of semiconductor substrates having features of different sizes
US20060252254A1 (en) Filling deep and wide openings with defect-free conductor
EP1122989A3 (en) Method of plating for filling via holes
JP2005520044A (ja) 平坦金属電気的処理
CN103547711B (zh) 用于铜的电解沉积的水性酸浴
JP2006519503A (ja) 欠陥のない薄い及び平坦なフィルム加工
US20050279641A1 (en) Plating method and apparatus that creates a differential between additive disposed on a top surface and a cavity surface of a workpiece using an external influence
JP6474410B2 (ja) 電気化学的に不活性なカチオンを含む銅電着浴
CN106245073A (zh) 用金属电化学填充高纵横比的大型凹入特征的方法、水溶液电镀槽溶液、电镀设备以及系统
CA2643018A1 (en) Method and compositions for direct copper plating and filling to form interconnects in the fabrication of semiconductor devices
US6878259B2 (en) Pulse reverse electrodeposition for metallization and planarization of semiconductor substrates
US6858121B2 (en) Method and apparatus for filling low aspect ratio cavities with conductive material at high rate
CN103484908B (zh) Tsv电化学沉积铜方法
CN103603018A (zh) 一种脉冲电镀方法及其应用
US20180363158A1 (en) Copper electrodeposition solution and process for high aspect ratio patterns
JP2000080496A (ja) 微細孔および/または微細溝を有する基材の孔埋めめっき方法
US7179736B2 (en) Method for fabricating planar semiconductor wafers
US9991161B1 (en) Alternate plating and etching processes for through hole filling
CN1292471C (zh) 在不使用化学机械抛光的情况下形成平坦的Cu互连的方法
US20050095854A1 (en) Methods for depositing high yield and low defect density conductive films in damascene structures
CN106486415A (zh) 互连结构的制造方法
JP2009218302A (ja) 半導体基板の電解めっき方法および電解めっき装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant