CN111005043B - 电镀铜工艺方法及包括其形成的铜互连层的半导体器件 - Google Patents

电镀铜工艺方法及包括其形成的铜互连层的半导体器件 Download PDF

Info

Publication number
CN111005043B
CN111005043B CN201911256181.3A CN201911256181A CN111005043B CN 111005043 B CN111005043 B CN 111005043B CN 201911256181 A CN201911256181 A CN 201911256181A CN 111005043 B CN111005043 B CN 111005043B
Authority
CN
China
Prior art keywords
copper
layer
electroplating process
process according
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911256181.3A
Other languages
English (en)
Other versions
CN111005043A (zh
Inventor
刘博�
王春伟
严钧华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Integrated Circuit Manufacturing Co Ltd filed Critical Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority to CN201911256181.3A priority Critical patent/CN111005043B/zh
Publication of CN111005043A publication Critical patent/CN111005043A/zh
Application granted granted Critical
Publication of CN111005043B publication Critical patent/CN111005043B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/16—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/02—Local etching
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76882—Reflowing or applying of pressure to better fill the contact hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Metallurgy (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Electrochemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及电镀铜工艺方法及包括其形成的铜互连层的半导体器件，涉及半导体集成电路制造工艺，在电镀铜工艺过程中，在介电层上形成沟槽，并在沟槽内依次沉积阻挡层和铜种子层，用电镀的方法沉积一层铜，但控制本次电镀工艺，使沉积的铜不将沟槽的开口封闭，然后通过电镀液的酸性腐蚀性对沟槽顶部的铜进行蚀刻，由于沟槽本身开口较小，且开口处更容易接触电镀液，因此沟槽的开口进一步变大，最后，用电镀铜将沟槽填满，多余的铜由平坦化工艺去除，如此可避免形成的铜互连层内有空洞。

Description

电镀铜工艺方法及包括其形成的铜互连层的半导体器件
技术领域
本发明涉及半导体集成电路制造工艺，尤其涉及一种电镀铜工艺方法及包括其形成的铜互连层的半导体器件。
背景技术
在半导体集成电路制造过程中，电镀铜(ECP)是一种通过电镀的方式在晶圆的表面沉积铜膜，并完成铜布线工艺的制程，其被广泛应用于先进的半导体制造领域。现在被广泛应用的ECP，是依靠在电镀液中引入加速剂(accelerator)、抑制剂(suppressor)和平整剂(leveler)三种添加剂，来达到从底部到顶部的孔填充(bottom-up gap-fill)的效果。但随着关键尺寸的减小，电镀铜的填孔变得愈加困难。
具体的，请参阅图1，图1为现有技术的电镀铜的缺陷随尺寸变化的示意图，在对晶圆进行电镀铜制程时，当在通孔或者沟槽位置进行铜填充的时候，由于沟槽或通孔开口处具有台阶结构特征，使得此处的电流密度较大，使得铜层在沟槽外及开口的地方与电镀液的氧化反应较快，而底部化学液交换较慢使其氧化反应较慢；并且，随着半导体集成电路制造技术的不断发展，特征尺寸越来越小，沟槽或通孔的尺寸也越来越小，即工艺窗口也越来越小。上述这些因素导致电镀时铜填充还未结束的时候，沟槽或通孔的开口已经闭合，这样便容易形成空洞缺陷。且随着关键尺寸的变小，这种缺陷越来越严重，填充越来越困难。
发明内容
本发明的目的在于提供一种电镀铜工艺方法，以避免形成的铜互连层内有空洞。
本发明提供的电镀铜工艺方法，包括：S1：提供衬底，在所述衬底上形成介电层；S2：通过光刻刻蚀工艺在介电层中形成沟槽；S3：依次形成阻挡层和铜籽晶层，使阻挡层和铜籽晶层覆盖介电层的表面；S4：进行铜电镀工艺，铜电镀工艺在沟槽的开口封闭之前断电并等待一等待时间，在该等待时间内沟槽的开口变大；S5：进行铜电镀工艺，铜电镀工艺将沟槽全部填充，形成铜层；以及S6：进行铜平坦化工艺，形成铜互连层。
更进一步的，所述衬底为Si衬底。
更进一步的，所述介电层为具有隔绝其前段工艺和后段工艺所形成的器件和结构的材料。
更进一步的，所述介电层为低K值材料。
更进一步的，所述阻挡层为TaN/Ta双层结构。
更进一步的，采用物理气相沉积的方式形成所述阻挡层。
更进一步的，所述铜籽晶层为纯铜或铜合金。
更进一步的，采用物理气相沉积的方式形成所述铜籽晶层。
更进一步的，在步骤S4中，进行所述铜电镀工艺，在所述沟槽的开口接近封闭时，使电镀工艺断电。
更进一步的，在步骤S4中，在所述等待时间内电镀铜溶于酸性的铜电镀液，将开口处的铜通过氧化反应蚀刻掉。
更进一步的，步骤S4中所述铜电镀工艺的电镀时间为10s。
更进一步的，步骤S4中所述等待时间为3s至5s之间的任一值。
更进一步的，多次进行步骤S4。
更进一步的，所述平坦化工艺为化学机械研磨工艺。
本发明还提供一种半导体器件，包括采用上述的的电镀铜工艺方法形成的铜互连层。
本发明提供的电镀铜工艺方法及包括其形成的铜互连层的半导体器件，在电镀铜工艺过程中，在介电层上形成沟槽，并在沟槽内依次沉积阻挡层和铜种子层，用电镀的方法沉积一层铜，但控制本次电镀工艺，使沉积的铜不将沟槽的开口封闭，然后通过电镀液的酸性腐蚀性对沟槽顶部的铜进行蚀刻，由于沟槽本身开口较小，且开口处更容易接触电镀液，因此沟槽的开口进一步变大，最后，用电镀铜将沟槽填满，多余的铜由平坦化工艺去除，如此可避免形成的铜互连层内有空洞。
附图说明
图1为现有技术的电镀铜的缺陷随尺寸变化的示意图。
图2a-2e为本发明一实施例的电镀铜工艺过程示意图。
图3为本发明一实施例的电镀铜工艺的流程图。
具体实施方式
下面将结合附图，对本发明中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本发明保护的范围。
在本发明一实施例中，在于提供一种电镀铜工艺方法，具体的，请参阅图2a-2e，图2a-2e为本发明一实施例的电镀铜工艺过程示意图，并请参阅图3，图3为本发明一实施例的电镀铜工艺的流程图，本发明一实施例的电镀铜工艺方法，包括：
S1：提供衬底，在所述衬底上形成介电层110，如图2a所示；
在本发明一实施例中，所述衬底可以为Si衬底、Ge衬底、SiGe衬底、SOI(SiliconOnInsulator，绝缘体上硅)衬底等。
在本发明一实施例中，所述介电层110为低K值材料，但不限于低K值材料，任何具有隔绝其前段工艺和后段工艺所形成的器件和结构的材料均可适用。
S2：通过光刻刻蚀工艺在介电层110中形成沟槽120，如图2a所示；
S3：依次形成阻挡层140和铜籽晶层130，使阻挡层140和铜籽晶层130覆盖介电层110的表面，如图2b所示；
在本发明一实施例中，所述阻挡层为TaN/Ta双层结构，但本发明对此并不做具体限定。
在本发明一实施例中，采用物理气相沉积(Physical Vapor Deposition,PVD)的方式形成所述阻挡层140。
在本发明一实施例中，所述铜籽晶层130为纯铜或铜合金，如铜铝合金或铜锰合金等。
在本发明一实施例中，采用物理气相沉积(Physical Vapor Deposition,PVD)的方式形成所述铜籽晶层130。
S4：进行铜电镀工艺，铜电镀工艺在沟槽120的开口封闭之前断电并等待一等待时间，在该等待时间内沟槽120的开口变大，如图2c和2d所示；
在本发明一实施例中，进行所述铜电镀工艺，在沟槽120的开口接近封闭时，如图2c所示，使电镀工艺断电，即电镀工艺停止，并等待一等待时间，在该等待时间内电镀铜溶于酸性的铜电镀液，将开口处的铜通过氧化反应蚀刻掉，如图2d所示，如此避免沟槽开口在沟槽内有空洞时就已经封闭。具体的，在本发明一实施例中，所述铜电镀工艺的电镀时间为10s；所述等待时间为3s至5s之间的任一值。在本发明一实施例中，所述10s可有一定的误差。在本发明一实施例中，所述误差在20％以内，较优的，所述误差在10％以内，更优的，所述误差在5％以内。
在本发明一实施例中，多次进行步骤S4。对于深宽比较大的沟槽，其开口极易封闭，因此可多次进行步骤S4，以逐渐填充沟槽，避免沟槽开口在沟槽内有空洞时就已经封闭。
S5：进行铜电镀工艺，铜电镀工艺将沟槽全部填充，形成铜层，如图2e所示；
S6：进行铜平坦化工艺，形成铜互连层，如图2e所示。
在本发明一实施例中，所述平坦化工艺为化学机械研磨工艺(CMP)。
在本发明一实施例中，还提供一种半导体器件，所述半导体器件包括采用上述的电镀铜工艺方法形成的铜互连层。
综上所述，在电镀铜工艺过程中，在介电层上形成沟槽，并在沟槽内依次沉积阻挡层和铜种子层，用电镀的方法沉积一层铜，但控制本次电镀工艺，使沉积的铜不将沟槽的开口封闭，然后通过电镀液的酸性腐蚀性对沟槽顶部的铜进行蚀刻，由于沟槽本身开口较小，且开口处更容易接触电镀液，因此沟槽的开口进一步变大，最后，用电镀铜将沟槽填满，多余的铜由平坦化工艺去除，如此可避免形成的铜互连层内有空洞。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (13)

1.一种电镀铜工艺方法，其特征在于，包括：
S1：提供衬底，在所述衬底上形成介电层；
S2：通过光刻刻蚀工艺在介电层中形成沟槽；
S3：依次形成阻挡层和铜籽晶层，使阻挡层和铜籽晶层覆盖介电层的表面；
S4：进行铜电镀工艺，其中铜电镀工艺在通电和断电两种工作模式间切换，其中在通电模式中，沟槽内的铜层增厚，并在沟槽的开口处形成铜突出，在断电模式内，铜电镀工艺中的电镀铜溶于酸性的铜电镀液，将开口处的铜通过氧化反应蚀刻掉而使沟槽的开口变大，直至将沟槽全部填充，形成铜层；以及
S5：进行铜平坦化工艺，形成铜互连层。
2.根据权利要求1所述的电镀铜工艺方法，其特征在于，所述衬底为Si衬底。
3.根据权利要求1所述的电镀铜工艺方法，其特征在于，所述介电层为具有隔绝其前段工艺和后段工艺所形成的器件和结构的材料。
4.根据权利要求3所述的电镀铜工艺方法，其特征在于，所述介电层为低K值材料。
5.根据权利要求1所述的电镀铜工艺方法，其特征在于，所述阻挡层为TaN/Ta双层结构。
6.根据权利要求1所述的电镀铜工艺方法，其特征在于，采用物理气相沉积的方式形成所述阻挡层。
7.根据权利要求1所述的电镀铜工艺方法，其特征在于，所述铜籽晶层为纯铜或铜合金。
8.根据权利要求1所述的电镀铜工艺方法，其特征在于，采用物理气相沉积的方式形成所述铜籽晶层。
9.根据权利要求1所述的电镀铜工艺方法，其特征在于，在步骤S4中，进行所述铜电镀工艺，在所述沟槽的开口接近封闭时，使电镀工艺断电。
10.根据权利要求1所述的电镀铜工艺方法，其特征在于，步骤S4中所述铜电镀工艺的电镀时间为10s。
11.根据权利要求1所述的电镀铜工艺方法，其特征在于，步骤S4中通电和断电两种工作模式间的间隔时间为3s至5s之间的任一值。
12.根据权利要求1所述的电镀铜工艺方法，其特征在于，多次进行步骤S4。
13.根据权利要求12所述的电镀铜工艺方法，其特征在于，所述平坦化工艺为化学机械研磨工艺。
CN201911256181.3A 2019-12-10 2019-12-10 电镀铜工艺方法及包括其形成的铜互连层的半导体器件 Active CN111005043B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911256181.3A CN111005043B (zh) 2019-12-10 2019-12-10 电镀铜工艺方法及包括其形成的铜互连层的半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911256181.3A CN111005043B (zh) 2019-12-10 2019-12-10 电镀铜工艺方法及包括其形成的铜互连层的半导体器件

Publications (2)

Publication Number Publication Date
CN111005043A CN111005043A (zh) 2020-04-14
CN111005043B true CN111005043B (zh) 2021-10-15

Family

ID=70115119

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911256181.3A Active CN111005043B (zh) 2019-12-10 2019-12-10 电镀铜工艺方法及包括其形成的铜互连层的半导体器件

Country Status (1)

Country Link
CN (1) CN111005043B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103715132A (zh) * 2012-09-29 2014-04-09 中芯国际集成电路制造(上海)有限公司 金属互连结构的形成方法
CN103824806A (zh) * 2013-11-26 2014-05-28 上海华力微电子有限公司 一种大马士革铜互连工艺
CN105552022A (zh) * 2016-02-17 2016-05-04 上海华力微电子有限公司 一种消除晶圆表面电镀空洞缺陷的方法
CN106011961A (zh) * 2016-06-28 2016-10-12 无锡宏纳科技有限公司 提高铜间隙填充能力的电镀方法
CN106486415A (zh) * 2015-09-01 2017-03-08 中芯国际集成电路制造(上海)有限公司 互连结构的制造方法
CN107820731A (zh) * 2017-03-07 2018-03-20 香港应用科技研究院有限公司 用于通孔填充的交替电镀和蚀刻过程

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103715132A (zh) * 2012-09-29 2014-04-09 中芯国际集成电路制造(上海)有限公司 金属互连结构的形成方法
CN103824806A (zh) * 2013-11-26 2014-05-28 上海华力微电子有限公司 一种大马士革铜互连工艺
CN106486415A (zh) * 2015-09-01 2017-03-08 中芯国际集成电路制造(上海)有限公司 互连结构的制造方法
CN105552022A (zh) * 2016-02-17 2016-05-04 上海华力微电子有限公司 一种消除晶圆表面电镀空洞缺陷的方法
CN106011961A (zh) * 2016-06-28 2016-10-12 无锡宏纳科技有限公司 提高铜间隙填充能力的电镀方法
CN107820731A (zh) * 2017-03-07 2018-03-20 香港应用科技研究院有限公司 用于通孔填充的交替电镀和蚀刻过程

Also Published As

Publication number Publication date
CN111005043A (zh) 2020-04-14

Similar Documents

Publication Publication Date Title
TWI483312B (zh) 使用電鍍之導電通孔之形成
US9040407B2 (en) Sidewalls of electroplated copper interconnects
US20050170642A1 (en) Methods for improving metal-to-metal contact in a via, devices made according to the methods, and systems including the same
US11069567B2 (en) Modulating metal interconnect surface topography
CN105990216A (zh) 互连结构的形成方法
TWI711724B (zh) 電化學鍍覆系統、執行電化學鍍覆製程的方法以及形成半導體結構的方法
CN111005043B (zh) 电镀铜工艺方法及包括其形成的铜互连层的半导体器件
CN106486415B (zh) 互连结构的制造方法
JP2005044910A (ja) 配線形成方法及び配線形成装置
US6093647A (en) Method to selectively electroplate conductive material into trenches
CN108735797B (zh) 半导体结构及其形成方法
KR20040007863A (ko) 반도체 소자의 구리 배선 형성 방법
KR20080047541A (ko) 반도체 장치 상에 캐핑 레이어를 형성하는 방법
US8772157B2 (en) Method of forming Cu interconnects
JPH11283979A (ja) 半導体装置の製造方法
KR101436553B1 (ko) 실리콘 관통 비아 구조를 가진 반도체 장치 및 그 제조 방법
US6180526B1 (en) Method for improving conformity of a conductive layer in a semiconductor device
CN112635398A (zh) 在凹槽中填充铜的工艺方法
US11598016B2 (en) Electrochemical plating system and method of using
US20040235297A1 (en) Reverse electroplating for damascene conductive region formation
KR20110077964A (ko) 반도체 소자의 금속 배선 형성방법
KR100826784B1 (ko) 반도체 장치의 금속 배선 형성 방법
JP2008066328A (ja) 配線膜の形成方法
JP2007188911A (ja) 半導体装置と半導体装置の製造方法
US10323332B2 (en) Electrical chemical plating process

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant