CN103824806A - 一种大马士革铜互连工艺 - Google Patents

一种大马士革铜互连工艺 Download PDF

Info

Publication number
CN103824806A
CN103824806A CN201310616091.7A CN201310616091A CN103824806A CN 103824806 A CN103824806 A CN 103824806A CN 201310616091 A CN201310616091 A CN 201310616091A CN 103824806 A CN103824806 A CN 103824806A
Authority
CN
China
Prior art keywords
copper
layer
hard mask
damascus
metal hard
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310616091.7A
Other languages
English (en)
Inventor
刘斌
曾林华
任昱
吕煜坤
张旭昇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201310616091.7A priority Critical patent/CN103824806A/zh
Publication of CN103824806A publication Critical patent/CN103824806A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1073—Barrier, adhesion or liner layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种大马士革铜互连工艺，包括：于一衬底结构的表面依次形成阻挡层、低k介质层、低k覆盖层和金属硬质掩膜层；依次刻蚀所述金属硬质掩膜层、所述低k覆盖层至所述低k介质层中，形成铜互连沟槽；回刻所述剩余的金属硬质掩模层，以扩展所述铜互连沟槽的开口端；继续后续铜扩散阻挡层及铜互连沟槽填充的制备工艺。本发明在刻蚀形成铜互连沟槽之后，增加了去除铜互连沟槽开口处的金属硬质掩膜的侧壁或者边角的步骤，使得在后续铜互连沟槽填充铜材料时可以更加充分，从而在不改变铜扩散阻挡层溅射工艺的情况下提高了铜互连沟槽的填充能力，进而提升了器件性能。

Description

一种大马士革铜互连工艺
技术领域
本发明涉及半导体制造领域，具体涉及一种大马士革铜互连工艺。
背景技术
随着器件尺寸的不断缩小，尤其是90nm节点以下，业界普遍使用大马士革铜互连技术，在大马士革铜互连技术中，需要在器件刻蚀形成铜互连沟槽，然后沉积一铜扩散阻挡层覆盖铜互连沟槽的内表面，然后填充金属铜并进行化学机械研磨得到所需结构。但是在沉积铜扩散阻挡层的工艺中，铜扩散阻挡层溅射时容易在铜互连沟槽开口转角处形成突起，进而导致开口变小，尤其是对于具有较高深宽比的铜互连沟槽，在填充沟槽时，极易由于开口较小而导致铜互连沟槽填充不充分，进而影响器件性能。
图1～图4为现有技术中大马士革铜互连工艺的工艺流程图，包括以下步骤：
步骤1、在衬底结构上的阻挡层1上表面自下而上依次沉积低k介质层2、低k覆盖层3，然后再沉积一金属硬质掩膜4覆盖于低k覆盖层3的上表面，形成图1所示结构；
步骤2、依次刻蚀所述金属硬质掩膜4、低k覆盖层3至低k介质层2中近阻挡层1处停止，形成铜互连沟槽，用来进行后续的铜互连导线的填充，如图2所示结构；
步骤3、制备一铜扩散阻挡层覆盖铜互连沟槽的表面及剩余金属硬质掩膜的上表面，如图3所示结构；
步骤4、进行铜电镀及化学机械研磨工艺去除金属硬质掩膜顶部的铜扩散阻挡层及金属硬质掩膜，然后在在铜互连沟槽中填充铜材料，如图4所示结构。
但是在沉积阻挡层的工艺中，铜扩散阻挡层溅射时容易在铜互连沟槽开口转角处形成突起，进而导致开口变小，如图3所示，尤其是对于具有较高深宽比的铜互连沟槽，在填充铜互连沟槽时，极易由于开口较小而导致铜互连沟槽填充不充分，如图4所示，进而影响器件性能。
中国专利（公开号：CN102403263A）公开了一种双大马士革结构中的沟槽刻蚀方法，该方法通过在第一刻蚀条件下，对所述硬掩膜层进行刻蚀，由于在该刻蚀条件下能产生较多的聚合物，从而保证沟槽的侧面垂直；在第二刻蚀条件和第三刻蚀条件下，对所述通孔内的底部抗反射层进行刻蚀，使得所述第一介质层的高度高于所述通孔内的底部抗反射层的高度；在第四刻蚀条件下对所述通孔之间的第一介质层进行刻蚀，从而使所述通孔之间的第一介质层的拐角圆形化；该方法简单方便，且不会对电路造成其它影响。
中国专利（公开号：CN102569176A）提供的一种制备双大马士革结构的方法，包括以下步骤：在半导体衬底上依次形成刻蚀阻挡层、介质层和第一金属硬质掩膜；刻蚀打开第一金属硬质掩膜并直至去除部分介质层以形成沟槽；淀积第二金属硬质掩膜；刻蚀打开第二金属硬质掩膜并直至去除介质层和刻蚀阻挡层以形成通孔；在所述沟槽和通孔内填充金属。本发明的制备双金属硬质掩膜的双大马士革结构的方法使用了金属硬质掩膜，因此可以很好的控制沟槽和通孔的尺寸，从而减少漏电流，电学性能和可靠性显著提高。
上述两件专利均未解决本发明现有技术中在大马士革铜互连工艺中沉积铜扩散阻挡层的工艺中，铜扩散阻挡层溅射时容易在铜互连沟槽开口转角处形成突起，进而导致开口变小，尤其是对于具有较高深宽比的铜互连沟槽，在填充沟槽时，极易由于开口较小而导致铜互连沟槽填充不充分，进而影响器件性能的问题。
发明内容
针对上述存在的问题，本发明公开一种大马士革铜互连工艺，以克服现有技术中在铜互连沟槽形成之后沉积铜扩散阻挡层的工艺中，铜扩散阻挡层溅射时容易在铜互连沟槽开口转角处形成突起，进而导致开口变小，尤其是对于具有较高深宽比的铜互连沟槽，在填充铜互连沟槽时，极易由于开口较小而导致铜互连沟槽填充不充分，进而影响器件性能的问题。
为了实现上述目的，本发明采用如下技术方案：
一种大马士革铜互连工艺，其特征在于，所述方法包括：
S1、于一衬底结构的表面依次形成阻挡层、低k介质层、低k覆盖层和金属硬质掩膜层；
S2，依次刻蚀所述金属硬质掩膜层、所述低k覆盖层至所述低k介质层中，形成铜互连沟槽；
S3、回刻所述剩余的金属硬质掩模层，以扩展所述铜互连沟槽的开口端；
S4、继续后续铜扩散阻挡层及铜互连沟槽填充的制备工艺。
上述的大马士革铜互连工艺，其中，所述步骤S2包括：
S301，于金属硬质掩膜层上方旋涂光刻胶，经曝光、显影后，形成具有栅极图形的光阻；
S302，以所述光阻为掩膜，依次刻蚀所述金属硬质掩膜层、所述低k覆盖层至所述低k介质层中，形成铜互连沟槽；
S303，去除所述光阻。
上述的大马士革铜互连工艺，其中，所述步骤S3具体为，各向同性回刻所述剩余的金属硬质掩模层，以扩展所述铜互连沟槽的开口端。
上述的大马士革铜互连工艺，其中，所述金属硬质掩膜层为TiN。
上述的大马士革铜互连工艺，其中，采用等离子刻蚀工艺刻蚀所述剩余的金属硬质掩模层。
上述的大马士革铜互连工艺，其中，通过调整所述等离子刻蚀的工艺参数来控制刻蚀后的金属硬质掩模层的宽度、侧壁形貌。
上述的大马士革铜互连工艺，其中，所述铜扩散阻挡层为TaN。
上述的大马士革铜互连工艺，其中，采用物理气相沉积沉积所述铜扩散阻挡层。
上述的大马士革铜互连工艺，其中，所述低k介质层为二氧化硅或者氮氧化硅。
上述的大马士革铜互连工艺，其中，所述低k覆盖层为FSG或者SiCOH。
上述发明具有如下优点或者有益效果：
采用本发明的大马士革铜互连工艺，在刻蚀形成铜互连沟槽之后，对金属硬质掩模层进行各向同性回刻，去除铜互连沟槽开口处的金属硬质掩膜的侧壁或者边角，进而在铜互连沟槽中沉积铜扩散阻挡层时，避免在转角处形成堆叠的凸起，进而在后续铜互连沟槽填充铜材料时可以更加充分，从而在不改变铜扩散阻挡层溅射工艺的情况下提高了铜互连沟槽的填充能力，进而提升了器件性能。
具体附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明及其特征、外形和优点将会变得更加明显。在全部附图中相同的标记指示相同的部分。并未可以按照比例绘制附图，重点在于示出本发明的主旨。
图1～4是本发明背景技术中大马士革铜互连工艺的工艺流程图；
图5～9为本发明实施例一的大马士革铜互连工艺的工艺流程图。
具体实施方式
下面结合附图和具体的实施例对本发明作进一步的说明，但是不作为本发明的限定。
实施例一：
如图5～9所示，本实施例涉及一种大马士革铜互连工艺，包括以下步骤：
步骤1、于一衬底结构（图中未标示）的表面淀积一阻挡层1，然后在阻挡层1的上表面沉积一覆盖阻挡层1表面的低k介质层2，而后在低k介质层2的上表面沉积一覆盖低k介质层2表面的低k覆盖层3，然后于低k覆盖层3表面再沉积一金属硬质掩膜层4覆盖于低k覆盖层3的表面，形成图5所示的结构。其中，阻挡层1为SiCN，低k介质层2为FSG或SiCOH等材料，低k覆盖层3为二氧化硅或碳氧化硅等材料，金属硬质掩膜层4为氮化钛。
步骤2、于金属硬质掩膜层4上方旋涂光刻胶，经曝光、显影后，形成具有栅极图形的光阻；以该光阻为掩膜，依次刻蚀金属硬质掩膜层4、低k覆盖层3至所述低k介质层2中接近阻挡层1的上表面处，形成铜互连沟槽；然后去除该光阻，形成如图6所示结构。
步骤3、采用等离子刻蚀工艺对剩余金属硬质掩模层4′进行选择性刻蚀，去除剩余金属硬质掩模层4′位于铜互连沟槽开口处的边角，以扩展铜互连沟槽开口端，形成如图7所示结构。如图7所示，经过刻蚀后，剩余金属硬质掩模层4′位于沟槽开口处的转角位置处被去除，形成一较圆滑的拐角，侧壁比较平缓，放大了铜互连沟槽开口的尺寸，进而在后续铜扩散阻挡层更加容易的进行沉积而不会堆叠形成突起；同时，通过调整等离子刻蚀的工艺参数来控制刻蚀后的金属硬质掩模层的宽度、侧壁形貌，进而控制沟槽顶部开口的大小，达到比较好的技术效果。
步骤4、采用物理气相沉积工艺沉积一铜扩散阻挡层5覆盖住铜互连沟槽表面及剩余金属硬质掩模层结构4″的表面。优选的，该铜扩散阻挡层5为氮化钛（TaN），形成如图8所示结构。由于对剩余金属硬质掩膜层进行了刻蚀，去除了沟槽开口处金属硬质掩膜层的边角，使得边角处更加圆滑，进而扩展了沟槽顶部开口图案，在沉积铜扩散阻挡层5不容易在沟槽开口处堆叠形成突起，进而更好的进行后续的填充工艺。
步骤5、进行后续的铜电镀沟槽填充工艺，由于沉积的铜扩散阻挡层5不会在开口转角处形成凸起，进行铜电镀填充后，可充分地将沟槽填满，提高沟槽材料的覆盖能力，进而有利于提升器件性能，填充完成后采用化学机械研磨工艺抛光至低k介质层2′上表面，形成图9所示结构。该工艺步骤采用本领域技术人员惯用技术手段，在此不予赘述。
综上所述，采用本发明的大马士革铜互连工艺，在刻蚀形成铜互连沟槽之后，对金属硬质掩模层进行各向同性回刻，去除铜互连沟槽开口处的金属硬质掩膜的侧壁或者边角，进而在铜互连沟槽中沉积铜扩散阻挡层时，避免在转角处形成堆叠的凸起，进而在后续铜互连沟槽填充铜材料时可以更加充分，从而在不改变铜扩散阻挡层溅射工艺的情况下提高了铜互连沟槽的填充能力，进而提升了器件性能，且工艺简单，易于实现。
本领域技术人员应该理解，本领域技术人员在结合现有技术以及上述实施例可以实现所述变化例，在此不做赘述。这样的变化例并不影响本发明的实质内容，在此不予赘述。
以上对本发明的较佳实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，其中未尽详细描述的设备和结构应该理解为用本领域中的普通方式予以实施；任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例，这并不影响本发明的实质内容。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (10)

1.一种大马士革铜互连工艺，其特征在于，所述工艺包括：
S1、于一衬底结构的表面依次形成阻挡层、低k介质层、低k覆盖层和金属硬质掩膜层；
S2，依次刻蚀所述金属硬质掩膜层、所述低k覆盖层至所述低k介质层中，形成铜互连沟槽；
S3、回刻所述剩余的金属硬质掩模层，以扩展所述铜互连沟槽的开口端；
S4、继续后续铜扩散阻挡层及铜互连沟槽填充的制备工艺。
2.根据权利要求1所述的大马士革铜互连工艺，其特征在于，所述步骤S2包括：
S201，于金属硬质掩膜层上方旋涂光刻胶，经曝光、显影后，形成具有栅极图形的光阻；
S202，以所述光阻为掩膜，依次刻蚀所述金属硬质掩膜层、所述低k覆盖层至所述低k介质层中，形成铜互连沟槽；
S203，去除所述光阻。
3.根据权利要求1所述的大马士革铜互连工艺，其特征在于，所述步骤S3具体为，各向同性回刻所述剩余的金属硬质掩模层，以扩展所述铜互连沟槽的开口端。
4.根据权利要求1所述的大马士革铜互连工艺，其特征在于，所述金属硬质掩膜层为氮化钛。
5.根据权利要求1所述的大马士革铜互连工艺，其特征在于，采用等离子刻蚀工艺刻蚀所述剩余的金属硬质掩模层。
6.根据权利要求1所述的大马士革铜互连工艺，其特征在于，通过调整所述等离子刻蚀的工艺参数来控制刻蚀后的金属硬质掩模层的宽度、侧壁形貌。
7.根据权利要求1所述的大马士革铜互连工艺，其特征在于，所述铜扩散阻挡层为TaN。
8.根据权利要求1所述的大马士革铜互连工艺，其特征在于，采用物理气相沉积沉积所述铜扩散阻挡层。
9.根据权利要求1所述的大马士革铜互连工艺，其特征在于，所述低k介质层为二氧化硅或者氮氧化硅。
10.根据权利要求1所述的大马士革铜互连工艺，其特征在于，所述低k覆盖层为FSG或者SiCOH。
CN201310616091.7A 2013-11-26 2013-11-26 一种大马士革铜互连工艺 Pending CN103824806A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310616091.7A CN103824806A (zh) 2013-11-26 2013-11-26 一种大马士革铜互连工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310616091.7A CN103824806A (zh) 2013-11-26 2013-11-26 一种大马士革铜互连工艺

Publications (1)

Publication Number Publication Date
CN103824806A true CN103824806A (zh) 2014-05-28

Family

ID=50759795

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310616091.7A Pending CN103824806A (zh) 2013-11-26 2013-11-26 一种大马士革铜互连工艺

Country Status (1)

Country Link
CN (1) CN103824806A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110690166A (zh) * 2019-10-31 2020-01-14 上海华力集成电路制造有限公司 接触孔结构的形成方法及该接触孔结构
CN111005043A (zh) * 2019-12-10 2020-04-14 上海华力集成电路制造有限公司 电镀铜工艺方法及包括其形成的铜互连层的半导体器件

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080203579A1 (en) * 2002-07-24 2008-08-28 International Business Machines Corporation Sacrificial metal spacer dual damascene
CN100539070C (zh) * 2004-07-29 2009-09-09 三星电子株式会社 双金属镶嵌互连的制造方法
US20120309189A1 (en) * 2011-05-30 2012-12-06 Samsung Electronics Co., Ltd. Methods for fabricating semiconductor devices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080203579A1 (en) * 2002-07-24 2008-08-28 International Business Machines Corporation Sacrificial metal spacer dual damascene
CN100539070C (zh) * 2004-07-29 2009-09-09 三星电子株式会社 双金属镶嵌互连的制造方法
US20120309189A1 (en) * 2011-05-30 2012-12-06 Samsung Electronics Co., Ltd. Methods for fabricating semiconductor devices

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110690166A (zh) * 2019-10-31 2020-01-14 上海华力集成电路制造有限公司 接触孔结构的形成方法及该接触孔结构
CN110690166B (zh) * 2019-10-31 2022-03-18 上海华力集成电路制造有限公司 接触孔结构的形成方法及该接触孔结构
CN111005043A (zh) * 2019-12-10 2020-04-14 上海华力集成电路制造有限公司 电镀铜工艺方法及包括其形成的铜互连层的半导体器件
CN111005043B (zh) * 2019-12-10 2021-10-15 上海华力集成电路制造有限公司 电镀铜工艺方法及包括其形成的铜互连层的半导体器件

Similar Documents

Publication Publication Date Title
CN102237302B (zh) 制造半导体器件的方法
CN106935544B (zh) 半导体装置与其形成方法
TWI585948B (zh) 用以形成擁有具凹入式電極之電容器的記憶體裝置之方法
US9099400B2 (en) Semiconductor device manufacturing methods
CN106206283B (zh) 沟槽刻蚀方法及第一金属层制造方法
US20150091172A1 (en) Pore sealing techniques for porous low-k dielectric interconnect
KR102279612B1 (ko) 금속화 패턴 프로파일링을 위한 건식 에칭 방법
CN104425357B (zh) 双镶嵌结构的形成方法
CN103606532A (zh) 提高铜互联沟槽填充能力的方法
CN103337476A (zh) 一种减小铜互连沟槽关键尺寸的方法
CN103346119A (zh) 一种减小铜互连沟槽关键尺寸的方法
CN103377991B (zh) 沟槽的形成方法
CN103824806A (zh) 一种大马士革铜互连工艺
CN104733371A (zh) 硅通孔形成方法及半导体器件的对准结构
CN104979273B (zh) 形成互连结构的方法
CN209045527U (zh) 浅沟槽隔离结构
CN104377160B (zh) 金属内连线结构及其工艺
CN103646911A (zh) 减小金属层刻蚀损伤的方法
US7361992B2 (en) Semiconductor device including interconnects formed by damascene process and manufacturing method thereof
CN104112702B (zh) 在半导体制造中降低超低k介电层损伤的方法
CN104658967A (zh) 一种半导体器件及其制造方法
CN103928394A (zh) 金属互连结构的制作方法
CN102779729B (zh) 一种形成多层台阶结构的工艺路线
CN107958927A (zh) 一种金属栅填充的改善方法
CN102420177A (zh) 一种超厚顶层金属的双大马士革工艺制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20140528