CN106245073A - 用金属电化学填充高纵横比的大型凹入特征的方法、水溶液电镀槽溶液、电镀设备以及系统 - Google Patents

用金属电化学填充高纵横比的大型凹入特征的方法、水溶液电镀槽溶液、电镀设备以及系统 Download PDF

Info

Publication number
CN106245073A
CN106245073A CN201610806686.2A CN201610806686A CN106245073A CN 106245073 A CN106245073 A CN 106245073A CN 201610806686 A CN201610806686 A CN 201610806686A CN 106245073 A CN106245073 A CN 106245073A
Authority
CN
China
Prior art keywords
dsi
copper
solution
plating
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610806686.2A
Other languages
English (en)
Other versions
CN106245073B (zh
Inventor
马克·J·威利
史蒂文·T·迈尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Novellus Systems Inc
ASM Nutool Inc
Original Assignee
ASM Nutool Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ASM Nutool Inc filed Critical ASM Nutool Inc
Publication of CN106245073A publication Critical patent/CN106245073A/zh
Application granted granted Critical
Publication of CN106245073B publication Critical patent/CN106245073B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D21/00—Processes for servicing or operating cells for electrolytic coating
    • C25D21/12—Process control or regulation
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C25D5/022—Electroplating of selected surface areas using masking means
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Automation & Control Theory (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electroplating And Plating Baths Therefor (AREA)

Abstract

本发明提供用金属电化学填充高纵横比的大型凹入特征的方法、水溶液电镀槽溶液、电镀设备以及系统。一种用铜电填充高纵横比的大型凹入特征并且场区中不沉积大量铜的方法。所述方法允许以实质上无空隙的方式完全填充纵横比为至少约5:1、例如至少约10:1并且宽度为至少约1μm的凹入特征，同时场区中沉积的铜不超过5％(相对于凹入特征中沉积的厚度)。所述方法包括使具有一个或一个以上高纵横比的大型凹入特征(例如TSV)的衬底与包含铜离子和经配置以抑制铜在场区中沉积的有机双态抑制剂(DSI)的电解质接触，和在电位控制条件下电沉积铜，其中控制电位不超过DSI的临界电位。

Description

用金属电化学填充高纵横比的大型凹入特征的方法、水溶液 电镀槽溶液、电镀设备以及系统
分案申请的相关信息
本案是分案申请。该分案的母案是申请日为2011年5月18日、申请号为201110136214.8、发明名称为“用金属电化学填充高纵横比的大型凹入特征的方法、水溶液电镀槽溶液、电镀设备以及系统”的发明专利申请案。
相关申请案的交叉引用
本申请案依据35USC 119(e)主张于2010年5月19日申请的提名威利(Willey)和迈尔(Mayer)为发明人并且名称为“使用具有双态抑制剂的电解质的穿硅通孔填充(ThroughSilicon Via Filling Using an Electrolyte With a Dual State Inhibitor)”的美国临时专利申请案第61/346,350号和于2011年2月03日申请的提名威利和迈尔为发明人并且名称为“使用具有双态抑制剂的电解质的穿硅通孔填充”的美国临时专利申请案第61/439,111号的优先权，所述专利申请案都以引用的方式并入本文中以达成所有目的。
技术领域
本发明一般涉及用于将金属电沉积于具有凹入特征的衬底上的方法和设备，并且更具体涉及用于电镀铜以填充穿硅通孔(TSV)的方法和设备。
背景技术
TSV是一种完全穿过硅晶片或晶粒的垂直电连接。TSV技术对制造3D封装和3D集成电路(IC)来说很重要。其通过内部线路使垂直排列的电子装置互连，显著地降低多芯片电子电路的复杂性和总尺寸。
典型的TSV工艺包括形成TSV孔并且沉积保形扩散阻挡和导电种子层，接着用金属填充TSV孔。铜通常用作TSV填充中的导电金属，因为其支持在例如3D封装和3D集成电路等复杂集成和增加的装置速度下所经受的高电流密度。此外，铜具有优良热导率并且可以高纯状态获得。
TSV孔通常具有高纵横比，使得将铜无空隙地沉积到这些结构中成为一项有挑战性的任务。CVD沉积铜需要复杂且昂贵的前体，而PVD沉积常常产生空隙和有限的阶梯覆盖率。电镀是一种更常用于将铜沉积到TSV结构中的方法；然而，由于TSV的尺寸大并且纵横比高，所以电镀也带来一组挑战。
在典型的TSV电填充工艺中，对衬底加负电性偏压并且使其与包括硫酸铜作为铜离子源、用于控制电导率的硫酸、氯离子和若干被称为抑制剂(suppressor)、加速剂(accelerator)和平整剂(leveler)的有机添加剂的电镀液接触。然而，使用标准电解质和添加剂常常导致电镀非常缓慢并且在TSV填充期间形成空隙。此外，TSV填充通常伴有大量的铜沉积在场区，随后需要通过化学机械抛光(CMP)或其它平坦化方法去除这些铜。此外，包括大量的铜沉积在TSV侧壁上的保形填充可产生缝隙。
已经提出若干种方法自底向上(而非保形)填充TSV。颁予理查森(Richardson)等人的美国专利第7,670,950号描述使用包括促进铜更快地沉积在通孔底部而非通孔开口的聚合物有机添加剂(例如基于乙烯基吡啶的聚合物)的电解质填充TSV。理查森描述将铜沉积到TSV衬底上，同时控制施加于衬底的电流密度，并且实现填充90微米深的TSV花费约110分钟的填充时间。
另一种方法描述于康多(Kondo)等人的名称为“利用铜电沉积的高速穿硅通孔填充(High Speed Through Silicon Via Filling by Copper Electrodeposition)”(电化学与固体快报(Electrochemical and Solid-State Letters),13(5)D26-D28(2010))的文章中，其中TSV填充包括两组分：(a)在沉积前将铜沉积抑制剂(十八硫醇)印于衬底顶表面上以抑制铜沉积在场区，和(b)添加聚合物有机添加剂(磺化二烯丙基二甲基氯化铵共聚物)到电镀槽中。电镀也包括在每次电沉积前用氧气净化电镀槽，以使电镀液富含氧气。通过此方法，实现70微米深的TSV花费37分钟的填充时间。然而，此方法需要两个采用不同化合物的不同步骤，因此成本高。另外，在两步工艺中，衬底在这些工艺之间的停留时间的其它变量可引起产品的其它不良变化。
虽然这些方法可解决一些与TSV填充有关的问题，但仍需要更快填充的方法与更稳固地控制填充工艺的质量的方法。
发明内容
在一个方面中，提供速度与控制获得改善的填充高纵横比的大型特征(例如TSV)的方法。在一些实施例中，控制电镀条件，使得纵横比为至少约5:1并且凹口宽度为至少约1μm的凹入特征以实质上无空隙方式经金属(例如铜)填充，使得在填充完成后，少于约5％的金属沉积在场区中(相对于完全填充的特征内所沉积的铜层厚度)。凹入特征可以至少约1微米/分钟，例如至少约2微米/分钟(例如约1-3微米/分钟之间)的平均电沉积速率填充。此外，在一些方面中，所提供的方法可用高纯金属填充凹入特征，使得来自电镀液的有机添加剂实质上不并入电沉积金属中。举例来说，在高温下使电填充的衬底退火后，获得实质上无空隙的结构。有利的是，所提供的方法可在一个电镀槽中进行，无需在另一个步骤中使场区钝化。
在所提供的方法中，通过选择一组电镀条件，针对使用双态抑制剂(DSI)有机添加剂的电镀槽的具体类型特定修整，以控制方式使衬底场区中的电沉积最少。DSI添加剂为可以有效地抑制金属在低于DSI临界电位的大范围电位值内沉积的有机化合物，从而几乎没有沉积。然而，在超过临界电位后，DSI不再抑制电沉积，允许金属快速沉积。在预先选定的一组条件下电镀槽中DSI添加剂的存在允许快速并有效地自底向上沉积在凹入特征内，并且无大量金属沉积在场区中。
DSI的电化学行为不同于一般称为加速剂、抑制剂和平整剂的其它电镀添加剂的行为，不过一些平整剂在选定的一组条件下可充当DSI。虽然DSI添加剂可与常规抑制剂、加速剂和/或平整剂组合使用，但是这些其它有机添加剂并不为DSI功能所需。在一些实施例中，DSI化合物(即具有DSI特性的一种或一种以上化合物)为电镀槽中存在的唯一电化学活性有机分子。
在一个方面中，一种电化学填充高纵横比的大型凹入特征(例如纵横比为至少约5:1并且开口宽度为至少约1微米的TSV)的方法包含：(a)提供具有凹入特征(例如凹入特征阵列)的衬底到电镀设备；和(b)通过使衬底与包含(i)铜离子和(ii)经配置以抑制铜沉积在场区中的有机DSI化合物的电镀液接触，同时在电位控制条件下对衬底加电性偏压，将铜电镀于凹入特征中。控制电位(指金属衬底的电位)，使得在所用的这组电镀条件下衬底场区中不超过DSI化合物的临界电位。因此，填充特征后，沉积在场上的铜层厚度与沉积在特征中的金属层厚度的比率不超过约0.05。纵横比为15:1和15:1以上的凹入特征可通过此方法来填充。
不希望受具体操作理论束缚，相信在电镀开始时，场区与凹入特征底部之间存在DSI添加剂浓度梯度。在衬底与电镀液接触后的初始时段内，场区中DSI浓度高于特征内的DSI浓度。归因于此浓度梯度，DSI最初可有效抑制场区内的电镀，但不抑制凹入特征底部的电镀。在凹入特征内的电镀获得动量后，DSI化合物将不能抑制特征内的电镀，即使是在DSI分子已扩散到凹入特征中并且场/特征内DSI浓度梯度去除后。换句话说，由于特征内初始浓度变化，故特征内的临界电位小得多，因此特征开始填充，但未达到场内的较高临界电位，因此场内不发生电镀。这就是说，电镀因DSI添加剂的浓度梯度而发生在特征内。
可以通过使用位于衬底附近的参考电极来控制电位。在一些实施例中，参考电极包含未极化金属，其为与所电镀相同的金属。举例来说，如果TSV正用铜填充，那么参考电极可为浸在参考电极溶液中的未极化铜片，并且存在于参考电极隔室中，通过充满电解质的毛细管或通过具有阳离子渗透膜的连接器连接到主要电镀槽。参考电极溶液的组成通常与电镀液相同(例如含有浓度与电镀液中所用相同的铜离子和酸)，但不包括有机添加剂。电解质填充的毛细管或阳离子渗透膜可阻断大量的有机添加剂从主要电镀槽转移到参考电极溶液中。在一些实施例中，参考电极腔室周期性地用无添加剂的电解质冲洗以去除痕量的有机添加剂。使用无有机添加剂的参考电极腔室的原因在于维持稳定的参考电位。如果有机物泄漏到腔室中，那么参考电极表面电位可能改变，引起在所施加电位下晶片之间发生变化。
在其它实施例中，加电性偏压和控制电位可包含：(i)确定施加于电解槽的电流波形，等同于建立电位控制条件；和(ii)在电镀期间向衬底施加此电流波形。
在电位控制电镀期间，维持电位，使得对于既定的一组电镀条件(例如关于所选铜、酸、DSI浓度和既定衬底旋转速率)来说，电位不超过DSI化合物的临界电位。如果超过临界电位，那么DSI将停止抑制场区中的沉积，这将导致高的场沉积厚度和/或在电填充特征内形成空隙。此外，优选控制电位，使得其不会相对于临界电位降低小于150mV。如果电位降到更低值，那么特征内的电沉积可能停止或变得过于缓慢。虽然不受具体理论的束缚，但相信最初必须建立特征中的电镀动量，以便在DSI浓度变成特征内场的浓度时，电流仍足够高，而能够抵制进入的DSI。在这些通用准则内，可以多种方式调节电位。在一些实施例中，在短暂匀变(ramping)期后，在整个电沉积中保持电位恒定。在其它实施例中，电位可连续或以阶跃函数方式增加。在其它实施例中，电位可呈脉冲式。
在一些实施例中，选择电镀条件，使得双态抑制剂抑制场区中电流小于约2mA/cm2。此外，优选地，双态抑制剂的临界电位为相对于开路电位至少约-0.15V，并且在此临界电位下，电流增加为每1mV至少0.1mA/cm2。
可在约20℃与60℃之间的温度范围下进行电镀，其中电镀期间衬底在约5-120rpm之间旋转。优选地，在衬底与电镀液接触后约1秒内即对衬底加电性偏压。在一些实施例中，优选降低电镀期间衬底的旋转速度。在一些实施例中，通过来自衬底的电流响应来确定电镀终点。
一般说来，包含DSI分子的电镀液可具有多种组成。在一些实施例中，组成经修整，以使添加剂的双态特性达到最大并且获得场/特征内厚度的最小比率。
在一些实施例中，电镀液包含铜离子，浓度通常为至少约10g/L。在一些实施例中，优选为具有高铜浓度，例如至少约40g/L的电镀液，以使电镀速率达到最大。虽然在一些实施例中使用相对低铜离子浓度(例如约10g/L至约40g/L)的溶液，但在许多实施例中，使用约40-200g/L之间，例如约60-200g/L之间的铜离子浓度。可使用多种可溶性铜盐作为铜离子源，包括硫酸铜、烷基磺酸铜(例如甲烷磺酸铜和乙烷磺酸铜)和其混合物。
电镀液中DSI化合物的浓度可视DSI的性质以及视电镀条件而变化。举例来说，DSI有机添加剂可具有在约1-300ppm，例如约15-50ppm范围内的浓度。在一些实施例中，电镀液可含有一种以上DSI添加剂。
虽然可在不存在酸的情况下进行电镀，但在许多实施例中，电镀液含有酸(例如硫酸、烷磺酸或其混合物)，以增强电镀液的电导率并且提高电镀速率和晶粒内均匀性。举例来说，在一些实施例中使用含有浓度为至少约1g/L、更优选至少约10g/L(例如至少约40g/L)的硫酸和/或甲烷磺酸的电镀液。在一些实施例中，优选高酸浓度(0.4M或高于0.4M)，因为在这些浓度下可实现较高电镀速率。在一些实施例中，使用约100g/l的硫酸和/或甲烷磺酸浓度，并且已展示此可提高电镀速率以及晶粒内均匀性。
此外，电镀液可含有一种或一种以上选自由卤化物(例如氯化物或溴化物)、加速剂、抑制剂和平整剂组成的群组的电化学活性添加剂。然而，在许多实施例中，可优选在无一种或一种以上这些添加剂下进行电镀。举例来说，在一些实施例中，电镀液实质上不含氯化物。在一些实施例中，电镀液含有DSI添加剂(即一种或一种以上DSI添加剂)作为唯一的有机电化学活性添加剂。在一些实施例中，电镀槽包含DSI添加剂与抑制剂、DSI添加剂与加速剂、或DSI添加剂连同加速剂和抑制剂一起。举例来说，在一些实施例中，电镀液包含DSI和选自由MSA、SPS和DPS组成的群组的电镀加速剂。在一些实施例中，电镀液包含DSI和选自由PEG和PEO组成的群组的电镀抑制剂。
在一些实施例中，DSI有机添加剂为非聚合物分子。在一些实施例中，使用具有烷基或芳烷基取代基的非聚合物季铵盐。在一些实施例中，一种或一种以上烷基或芳烷基取代基具有7个碳原子或7个碳原子以上。这些DSI化合物的实例包括通佐溴胺(thonzoniumbromide)和苯甲基二甲基十六烷基氯化铵(BDHAC)。在其它实施例中，可使用聚合物DSI。在一些实施例中，DSI化合物选自由苯甲烃铵(benzalkonium)盐、通佐胺(thonzonium)盐、十二烷基三甲基铵盐和苯甲基二甲基十六烷基铵盐组成的群组。
本发明的一个方面提供一种填充衬底上凹入特征(例如TSV阵列)的方法，其中所述凹入特征具有至少约5:1的纵横比和至少约1μm的开口宽度，其中所述方法包含：(a)提供具有这种凹入特征的衬底于电镀设备；(b)使衬底与包含(i)铜离子和(ii)经配置以抑制场区中电镀的有机DSI添加剂的电镀液接触，其中DSI分子为非聚合物季铵盐；和(c)用电镀液电镀铜以完全填充凹入特征，其中在特征完全填充后场内沉积的铜层厚度与特征内沉积的铜层厚度的比率不超过约0.05。
在另一方面中，在电镀期间使用DSI分子与预湿衬底的特别方法组合。在一些实施例中，通过使衬底与经脱气的预湿溶液在负压下接触来预湿含有凹入特征(例如TSV阵列)并且凹入特征具有至少约5:1的纵横比和至少约1μm的开口宽度的衬底。在一些实施例中，预湿流体不含电化学活性有机添加剂。在一些实施例中，预湿溶液为脱气水。在其它实施例中，预湿流体为脱气铜盐溶液(例如硫酸铜和/或烷磺酸酮)，其中铜离子浓度优选同于或高于电镀液中的铜离子浓度。所述预湿方法在凹入特征内形成无气泡的润湿层，因此与电镀步骤协同工作，从而无空隙地填充凹入特征。预湿操作后，根据本文所述的任何方法，使用含有DSI添加剂的电解质，将衬底电镀铜。在一些实施例中，预湿在经配置以产生负压的预湿腔室中进行，随后转移到电镀设备中进行电镀。
在另一方面中，提供电镀设备。所述设备包括：容器，其经配置以存放电镀液；衬底固定器，在一些实施例中，其经配置以使衬底按需要速度旋转；阳极；和控制器，其经配置以提供用于执行本文提供的任何电镀法的程序指令。
在一些实施例中，设备进一步包括经配置以在负压下用经脱气的预湿流体处理衬底的预湿腔室，并且控制器进一步包含用于根据本文提供的预湿法预湿衬底的程序指令。
在一些实施例中，提供一种系统，其中所述系统包含电镀设备和步进器。
在另一方面中，提供一种电镀液，其经配置以填充衬底上高纵横比的凹入特征并且使场区中的沉积最少。在一实施例中，此水溶液包含：(a)铜离子；和(b)经配置以抑制场区中铜沉积的有机非聚合物DSI添加剂，其中DSI添加剂为包含一个或一个以上烷基或芳烷基N-取代基的季铵盐。在一些实施例中，一个或一个以上烷基或芳烷基取代基具有至少7个碳原子。合适的取代基包括但不限于苯甲基、庚基、辛基、十二烷基等。在一些实施例中，盐为氯化物或溴化物。电镀液可进一步包含酸(例如硫酸和/或烷磺酸)和如本文关于任何电镀方法所述的任选其它组分。
在另一方面中，作为上述任一方法的方法进一步包含以下步骤：(i)施加光阻剂到衬底上；(ii)使光阻剂曝光；(iii)将光阻剂图案化并且将图案转移到衬底；和(iv)从衬底选择性去除光阻剂。举例来说，可进行图案化以在电镀前在衬底上界定大型凹入特征。
在另一方面中，提供包含程序指令的非暂时性计算机可读介质。用于控制电镀设备的程序指令包含用于执行任何上述方法的代码。
本发明的这些和其它特征和优点将参考随后图式和相关描述更详细地加以描述。
附图说明
图1A-1C呈现在TSV加工的各个阶段半导体装置横截面的示意图。
图2A呈现展示DSI行为的化合物的典型循环伏安法曲线图的图示。
图2B呈现展示非DSI行为的化合物的典型循环伏安法曲线图的图示。
图3A为展示根据本发明实施例的电镀方法的说明性工艺流程图。
图3B展示说明在电镀终点时电流增大的电流与时间曲线图。
图3C展示说明在电镀终点时电流减小的电流与时间曲线图。
图4为展示根据本发明实施例的电镀方法的说明性工艺流程图。
图5说明通佐溴胺的DSI行为。
图6说明BDHAC的DSI行为。
图7说明DVF 200C的DSI行为。
图8为根据本文提供的实施例适于填充TSV的电镀设备的简单示意图。
图9为根据本文呈现的实施例在电填充前适于预湿TSV的预湿腔室的简单示意图。
图10为说明由CV曲线图确定的临界电位与DSI1添加剂浓度的相关性的图。
图11展示含有10ml/L、20ml/L和30ml/L的DSI1添加剂的电解质的CV曲线(分别为曲线a、b和c)。DSI行为在20ml/l和30ml/l下明显，但在10ml/l下不明显。
具体实施方式
在以下描述中，就某些特定配置和工艺方面呈现本发明，以帮助说明如何实施本发明。本发明不局限于这些特定实施例。本发明的特定实施例的实例在附图中加以说明。虽然将结合这些特定实施例描述本发明，但应了解，不打算将本发明限于这些特定实施例。相反，打算涵盖如可包括在所附权利要求书的范围和等效物内的替代物、修改和等效物。在以下描述中，阐述大量具体细节以彻底了解本发明。本发明可在无一些或所有这些具体细节下实施。在其它情况下，未详细描述众所周知的工艺操作，以免不必要地模糊本发明。
在本发明中，使用各种术语来描述半导体工件。举例来说，“晶片”与“衬底”可互换使用。通过电化学反应沉积或电镀金属于导电表面上的工艺一般称为电镀或电填充。在本申请案中将含铜金属称为“铜”，其包括但不限于纯铜金属、铜与其它金属的合金和掺入非金属物质的铜金属，例如掺入在电填充操作期间所用的有机和无机化合物(例如平整剂、加速剂、抑制剂、表面活性剂等)。
本申请案中给出的铜浓度(g/L)仅指Cu2+离子浓度(而非包括阴离子的盐的浓度)。
本文中论述的许多电位值为负数。为简化这些值之间的比较，将参考其绝对数。举例来说，如果DSI化合物具有相对于开路电位(OCP)-0.2V的临界电位，那么-0.2-0(相对于OCP)的值将称为“未超过临界电位”的值。类似地，短语“不允许电位相对于临界电位降到小于150mV”意谓不允许电位变得比-0.05V(相对于OCP)正性更大(对于-0.2临界电位)。类似地，根据常规用法，本文中论述的一些电流密度为负值。负电流是指由电镀(沉积)金属获得的电流。正电流是指表面上的剥离金属(氧化金属)。为简化电流之间的比较，将参考其绝对值。
虽然电填充工艺将主要参考电镀铜来描述，但应了解，本文提供的方法和相关设备配置可用于电镀其它金属和合金，例如Au、Ag、Ni、Ru、Pd、Sn、Pb/Sn合金等。当电镀除铜以外的金属时，电镀电解质将包括所需金属离子源和经配置以抑制金属沉积在场区中的DSI添加剂。此外，在许多实施例中，电解质也将包括酸，以增加电解质电导率。
虽然所提供的方法特别利于填充TSV，但这些方法也可以用于沉积金属到各种衬底上其它高纵横比的凹入特征中。所述方法特别适用于填充纵横比为5:1和大于5:1、例如10:1和大于10:1和甚至20:1和大于20:1的凹入特征。所述方法可用于填充相对大型的特征，其开口宽度为约1μm或大于1μm，例如约5μm或大于5μm，并且深度为约20μm或大于20μm，例如50μm或大于50μm和100μm或大于100μm。因为这些高纵横比特征的自底向上填充方案很难使用常规技术来控制，所以填充时间长并且在特征内形成空隙，因此使用常规技术很难填充这些凹入特征。
本发明的实施例提供快速地自底向上填充衬底上相对大型的高纵横比特征和特征阵列的方法和设备。填充可通过实质上无空隙方式实现，并且金属最低程度地沉积到场区中。在一些实施例中，纵横比在约5:1到约40:1(例如10:1-30:1)之间并且宽度在约1-20μm(例如5-15μm)之间的凹入特征以实质上无空隙方式填充，其中平均电镀速率为至少约1微米/分钟，例如至少约2微米/分钟，例如约1-3微米/分钟之间。平均电镀速率定义为特征深度除以填充特征所需的总时间。举例来说，深度在约60-100μm之间的特征可经24-40分钟填充。
由于对自底向上填充的控制程度高，所以特征填充伴随有金属最少地沉积在场区中。通常，在特征完全经填充后，场区中金属的厚度不大于沉积在特征内的金属厚度的约5％。在许多实施例中，场区中金属的厚度不大于沉积在特征内的金属厚度的约1％(例如小于约0.5％)。在一些实施例中，在填充特征后，基本上无金属沉积在场区中。
在一些实施例中，有利的是，特征填充不包括有机添加剂实质上并入填充金属中。具体来说，在一些实施例中，DSI有机添加剂为非聚合物季铵盐，其抑制电镀期间场区中的沉积，而不并入金属填充的特征中。不并入电镀层中的合适DSI化合物的实例包括N上经一个或一个以上具有至少7个碳原子的烷基或芳烷基取代基取代的非聚合物四烷基铵氯化物或溴化物。具体实例包括通佐溴胺和BDHAC。
使用不会并入电镀金属层中的非聚合物DSI分子是根据一些实施例所提供的工艺的显著特征。这是因为有机添加剂的并入会导致在高温下使所得结构退火后在填充特征中形成空隙。因此，所提供的方法可产生在退火后实质上无空隙的结构。
TSV加工
现将参考图1A-1C，说明所提供的电镀法整合到镶嵌特征加工中，这些图展示在多个加工阶段期间含有穿硅通孔(TSV)的衬底的横截面图。
TSV是一种完全穿过硅晶片或晶粒的垂直电连接。TSV技术可用于3D封装和3D集成电路中，有时统称为3D堆叠。举例来说，3D封装可含有两个或两个以上的集成电路(IC)，这些集成电路垂直堆叠，以便其相较于2D布局，占据较少的空间并且各装置之间具有较短的通信距离。传统上，虽然堆叠IC沿其边缘以导线连接在一起，但此线路设计仍会导致显著的信号传输时间延迟，以及堆叠的尺寸增加，并且通常需要额外的再分布层以将信号发送到各IC的周边。通过在垂直堆叠的各IC之间，直接穿过硅衬底用导线连接IC，可制成显著更大量的长度更短的致密互连。TSV提供穿过IC衬底主体的连接，使得紧密堆叠更小并且通信带宽极大地增加。类似地，3D单一IC可通过堆叠若干硅晶片并且垂直穿过各衬底将其互连来建造。这些堆叠相当于单一装置并且可具有更短的临界电通路，使得操作更快。此方法在许多方面中技术上优于传统的周边引线接合互连方法。
使用TSV的电子电路可通过若干方式接合。一种方法是“晶片至晶片”，其中两个或两个以上具有电路的半导体晶片经排列，接合并分割成3D IC。各晶片可在接合前或接合后薄化。薄化工艺包括去除晶片材料以暴露TSV的底部部分。TSV可在接合前形成于晶片中，或者在接合后建立于堆叠中，并且可穿过活性层与外部接合垫之间的硅衬底。另一方法是“晶粒至晶片”，其中仅一个晶片分割，接着排列单独晶粒并接合于第二晶片的晶粒位点上。第三种方法是“晶粒至晶粒”，其中多个晶粒经排列并接合。类似于第一种方法，在后两种方法中可在任何阶段进行薄化和连接。高速电镀工艺整合到穿硅通孔加工中不会受加工穿硅通孔的顺序显著影响。
图1A-1C说明在晶片薄化前TSV的加工，也就是说，这些加工阶段的TSV自始至终都未穿透硅晶片。TSV可用于晶粒与晶片，此处一般称为半导体衬底101。适于半导体衬底101的材料的实例包括(但不限于)硅、绝缘体上硅、蓝宝石上硅和砷化镓。在一些实施例中，半导体衬底包括电介质层，例如基于二氧化硅的电介质。在其它状况下，衬底可更类似于单级或多级电路板，并且可由陶瓷或包埋环氧树脂制成。此外，在一些实施例中，衬底可包括电路或主动晶体管装置。这些特征未展示，以保持清晰。
在图1A中所示的第一横截面图中，具有开口宽度d的TSV孔103形成于半导体衬底101中。TSV孔103的深度必须足以允许在随后薄化操作期间完全穿过层101。通常，TSV孔的深度可在约5到400微米之间(深度常常在约50到150微米之间)，然而，本发明也可以用其它尺寸的TSV孔实施。TSV孔的直径可在约1到100微米之间(更通常在约5到25微米之间)变化。TSV孔通常具有高纵横比，纵横比定义为TSV孔深度与TSV孔直径(通常开口处)的比率。在某些实施例中，TSV孔纵横比可在约2:1到40:1之间(例如约5:1与20:1之间)变化。TSV尺寸也取决于整个3D堆叠工艺的哪个阶段包括TSV形成。TSV可在堆叠前(“先通孔”)或堆叠后(“后通孔”)形成。在“先通孔”配置中，TSV可在建立CMOS结构前或建立CMOS结构后形成。在“后通孔”配置中，TSV可在接合前或接合后形成。此外，在两种配置中，薄化可在接合前或接合后进行。本发明可在任何TSV尺寸或形成本文所述的配置下实施。表1概述各种TSV配置的典型TSV尺寸(微米)。虽然图1A-1C和相应描述一般涉及TSV在堆叠前形成并且CMOS加工和薄化在接合前进行(“先通孔”+CMOS前+接合前薄化)的配置，但本发明可容易地应用于其它配置。
表1.
TSV孔可使用标准光刻法和蚀刻法形成。回到图1A，TSV孔103可穿过顶表面形成，顶表面可为晶片或晶粒的活性表面并且可包括电子装置。或者，TSV孔可穿过晶片或晶粒的不存在电路的后表面形成。
图1A中的横截面展示扩散阻挡材料层105存在于衬底101上，并且在场内与TSV103内均保形加衬衬底。适于扩散阻挡层105的材料包括钽、氮化钽、钨、钛、钌、氮化钛以及这些材料与其它材料的合金和层状组合。在一个典型实施例中，扩散阻挡层105通过PVD工艺形成，不过也可以采用例如化学气相沉积(CVD)、无电沉积或原子层沉积(ALD)等其它技术。接着沉积种子层107，以提供电镀操作期间电流通过的均匀导电性表面。如同阻挡层沉积一样，可采用PVD方法进行此操作，不过也可以采用例如无电或电解沉积等其它工艺。合适的种子层材料包括例如铜、铜合金、钴、镍、钌等金属，或例如Co/Cu或Ru/Cu等组合层。在一些实施例中，种子层也可以执行扩散阻挡的功能。在这些实施例中，可能不需要采用单独扩散阻挡层105。再次参看图1A，可看到，种子层107在场内与TSV内保形加衬衬底并且存在于扩散阻挡层105的顶部上。
然后，通过本文提供的电镀方法将铜层111沉积于种子层107上(图1B中未展示种子层以保持清晰)，以完全填充TSV孔111，如图1B中所示。在电镀期间，产生电流，穿过种子层103，引起铜离子朝向种子层流动并且沉积在种子层上。通常，在完成在DSI添加剂下电沉积后，场区上形成的铜超载层非常薄或不存在。在一些实施例中，在填充特征后，小的突起将直接形成于填充特征上，并且在有限程度上，在特征周围横向形成图1B中所示的蘑菇结构。然而，在场区(通常在横向上与特征相距至少三个特征半径，如图1B中所说明)中，沉积铜层的厚度非常小。如先前所提及，完全填充特征之后场厚度与特征内厚度的比率(D场/D特征)通常小于约0.05，例如小于约0.01。在一些实施例中，无任何金属沉积在场区中。
于2008年8月18日申请并且提名里德(J.Reid)等人为发明人的名称为“穿硅通孔填充工艺(Process for Through Silicon Via Filling)”的美国专利申请案第12/193,644号描述一种借助于各种添加剂使超载降到最低的工艺。本申请案中所揭示的条件可结合本文所揭示的方法(例如电位控制电镀、预湿处理以及使用本文所述的特定DSI添加剂)使用。美国专利申请案第12/193,644号以全文引用并且达成所有目的的方式并入本文中。
完成电沉积铜后，在电镀后工艺中去除铜超载，此工艺可包括湿式化学蚀刻、化学机械抛光(CMP)、电平坦化和这些方法的各种组合。
图1C中所示的下一横截面说明完成去除铜超载的电镀后工艺后的衬底101。如所示，去除超载并且使扩散阻挡层105暴露在场区上。在随后操作(未展示)中，从场区去除扩散阻挡材料(例如通过CMP)并且在TSV底部薄化衬底，以使TSV完全穿过衬底。
此外，在特征用金属填充后的某个时间点(去除超载前或去除超载后)，可以通过将衬底暴露于约150-450℃之间的温度使衬底退火，以改善沉积铜的晶粒尺寸。
应了解，图1A-1C中描绘的工艺流程为包括TSV形成的可能工艺的一个例证。在其它实施例中，可使用不同的加工方法。举例来说，在一种替代性加工方法中，在电镀前和电镀期间，光阻层可存在于场上(而非特征内)的种子层107上。
然而，一般说来，所提供的方法的一有利特征在于在电沉积前无需作特殊处理来钝化场区。在所提供的方法中，通过电镀液中的DSI化合物，原位抑制场内的金属沉积。不同于康多等人揭示的方法，无需对场区作表面预处理来抑制场内沉积。然而，应了解，在替代性实施例中，使用DSI化合物可与各种场抑制预处理组合。
本文所述的设备和工艺可与平版图案化工具或工艺结合使用，例如用于装配或制造半导体装置、显示器、LED、光生伏打面板等。通常，尽管并非必需，但这些工具/工艺将一起用于常用装配设施中或一起在常用装配设施中进行。膜的平版图案化通常包含一些或所有以下步骤，各步骤能够用许多可能工具进行：(1)使用旋涂或喷涂工具将光阻剂施加于工件(即衬底)上；(2)使用加热板或熔炉或UV固化工具固化光阻剂；(3)用例如晶片步进器等工具将光阻剂暴露于可见光或UV光或X射线；(4)使用例如湿式清洗台等工具使光阻剂显影，以便选择性去除光阻剂，从而使其图案化；(5)通过使用干式或等离子体辅助的蚀刻工具将光阻图案转移到下层膜或工件；以及(6)使用例如RF或微波等离子体光阻剥离器等工具去除光阻剂。在一些实施例中，在电镀工艺前进行图案化以界定大型凹入特征。
双态抑制剂(DSI)特征
本文提供的方法利用DSI添加剂来抑制铜沉积在场区中，同时允许凹入特征中快速地自底向上填充。DSI添加剂为电化学特征不同于例如加速剂、抑制剂和平整剂等一般已知的添加剂的有机化合物。基本上，DSI添加剂可充当开关，直到达到某一电位(DSI临界电位)，其才允许实质性的金属沉积。在超过临界电位后，DSI基本上停止抑制沉积，接着快速电镀。由于场区中与凹入特征底部的微环境有差异，所以可控制电镀条件，使得DSI在场上处于其“接通”状态，抑制铜沉积，并且在凹入特征底部处于其“断开”状态，不抑制沉积。不受特定理论束缚，相信发生此是因为电镀开始时DSI浓度有差异，引起临界电位的差异。
也注意到，DSI行为对一组具体条件(例如铜浓度、酸浓度、DSI浓度和衬底旋转速率)来说是特定的。举例来说，一种化合物可在某组条件下具有DSI行为，但在不同组条件下可能并不有效地用作开关。
图2A中说明DSI特征，其展示在DSI有效地用作开关的条件下含有铜离子、硫酸和DSI化合物的电解质的循环伏安法(CV)曲线。x轴展示施加于衬底的电位(为所施加电位与开路电位(OCP)之差)。y轴展示记录的电流。可见，所得CV曲线含有三个主要区域。在第一区域A中，电流最小并且实质上在大范围所施加电位内不改变。在第二区域B中，出现转变，并且电流对所施加电位改变作出响应。最后，在第三区域C中，电流随电位增加而迅速地增加。行为改变是在超过临界电位(E临界)后出现的。临界电位可通过图示，例如通过在电流对电位改变的响应最小的点作区域A的切线，并且在电流对电位改变的响应最大的点作区域B的切线来确定。这些切线的交叉点投射在x轴上，将得到既定系统的临界电位。
DSI行为的显著特征如下：(a)存在第一相对大的电位跨度(优选相对于OCP至少约0.1V，例如至少约0.15V，例如至少约0.2V)，其对应于极低的电流(优选小于约2mA/cm2，例如小于约1mA/cm2)；和(b)存在第二区域，其中电流随电位改变快速增加(优选每1mV至少约0.1mA/cm2，例如每1mV至少约0.2mA/cm2)。
为进行比较，图2B呈现不含DSI(或DSI无活性)的电解质的CV图。可见，此系统中，电流随所施加电位增加而单调增加。所述系统不适于抑制场区中的沉积或有效地自底向上电镀。
如先前所提及，DSI化合物通常在一组特定条件下显示DSI特性。影响DSI行为的参数包括DSI化合物浓度、其它电解质组分的浓度(例如铜离子浓度、酸浓度、卤化物添加剂浓度，例如氯化物或溴化物浓度)、电镀期间衬底的旋转速率和电镀液温度。举例来说，对于一些电解质，在DSI化合物浓度超过一定值后，可获得DSI行为。对于一些含DSI的电解质，DSI行为可能依赖于氯化物(例如DSI行为可通过高氯化物浓度停止)或酸(例如DSI行为可通过高酸浓度停止)的存在。在其它含DSI的电解质中，DSI行为可在大范围氯化物浓度和/或酸浓度内维持。适于各具体DSI化合物的特定电镀条件可通过在不同工艺参数下进行CV实验以确定与DSI电化学行为相关联的工艺窗口(例如优选电解质组合物)来容易地确定。在确定与DSI行为有关的参数的合适范围后，选择这些条件以填充衬底上的凹入特征。
在化学上，有机DSI分子可具有多种结构并且一般可为聚合物或非聚合物。在一些实施例中，非聚合物DSI分子为优选，因为其不倾向于并入电镀铜膜中，因此可提供高纯度铜层。在一些实施例中，DSI分子为铵盐(例如烷基铵氯化物或溴化物，包括经取代和未经取代的单烷基铵、二烷基铵、三烷基铵和四烷基铵氯化物和溴化物)。在一些实施例中，优选为四烷基季铵氯化物和溴化物。一个或一个以上烷基取代基可为芳烷基(例如苯甲基、吡啶基甲基等)。在一些实施例中，一个或一个以上烷基和/或芳烷基取代基具有至少7个碳原子。盐的阳离子部分的分子量通常小于约1,000g/mol，例如小于约800g/mol，例如小于约600g/mol。在一些实施例中，季铵化氮原子不为芳族环的一部分。在其它实施例中，季铵化氮可包括在芳族系统内(例如季铵化吡啶盐)。
非聚合物四烷基铵盐的特定实例包括但不限于苯扎氯铵(benzalkoniumchloride)、十二烷基三甲基溴化铵、苄索氯铵(benzethonium chloride)、甲苄索氯铵(methylbenzethonium chloride)、西他氯铵(cetalkonium chloride)、氯化十六烷基吡啶、十六烷基三甲基铵(cetrimonium)、西曲溴铵(cetrimide)、多发氯铵(dofaniumchloride)、溴化四乙铵、二癸基二甲基氯化铵、度米芬(domiphen bromide)。在一些实施例中，使用通佐溴胺(可从西格玛奥德里奇(Sigma Aldrich)获得，CAS编号553-08-2)和BDHAC(可从西格玛奥德里奇获得，CAS编号122-18-9)。
在一些实施例中，DSI分子可为聚合物。举例来说，含有季铵化氮的聚合物可用作DSI。聚合物DSI的实例包括乙烯基吡啶的聚合物衍生物，其中聚合物包含季铵化吡啶盐离子，例如DVF 200Additive C(可从康涅狄格州西黑文市(West Haven,Conn)乐思化学公司(Enthone Inc.)获得)。
电解质的化学组成和电镀条件
图3的工艺流程图中说明用含DSI的电解质高速电镀的例示性方法。工艺始于301，确定DSI化合物在一组特定条件下的临界电位。临界电位可以通过使用特定条件(例如电解质组成、衬底旋转速率等)进行CV实验，并通过分析CV曲线确定临界电位来确定，如前面章节中所述。在一些实施例中，CV实验在约2毫伏/秒的扫描速率下进行，以允许足够的时间，使得针对各电位可采取伪稳态条件。临界电位可视特定条件而定，并且可随电解质组分的浓度变化而改变。在一些实施例中，可确定若干条件下的临界电位，并且可选择DSI行为最显著的条件进行实际TSV填充。虽然此筛选步骤非常适用于确定高速率自底向上电镀的合适条件，但也可认为其为任选的，因为在一些实施例中，特定DSI的临界电位在各种条件下预先确定，汇编，并且作为说明书以任何合适形式(例如呈程序指令形式)提供给用户。
接着，在303中，提供具有一个或一个以上高纵横比的大型特征(例如TSV)的衬底到电镀设备。可使用多种电镀设备系统，包括衬底面朝上和衬底面朝下系统。在一些实施例中，优选为经配置以在可选择调节旋转速度下使衬底在电镀期间旋转的电镀设备。合适设备的实例为可从诺发系统公司(Novellus systems,Inc.)(加利福尼亚州圣胡塞市(SanJose,CA))获得的SABRE TM电镀设备。
在操作305中，使衬底与电镀液接触，其中溶液包含铜离子和有机DSI添加剂，并且在电位控制条件下进行电镀，其中控制电位不超过所选的一组条件下DSI化合物的临界电位。一个或一个以上电连接连接于衬底种子层(通常在衬底周边)，并且衬底与电力供应连接并且加负偏压，用作阴极。
电镀步骤期间所用电镀液的组成通常与步骤301中用于临界电位测定的电解质的组成类似或实质上相同(不过可能略有变化)。或者，电镀步骤期间所用电镀液的组成与说明书中预先确定和汇编临界电位的电解质的组成类似或实质上相同。
一般说来，电解质可含有一种或一种以上铜盐，其可包括但不限于硫酸铜、甲烷磺酸铜、丙烷磺酸铜、葡糖酸铜、焦磷酸铜、氨基磺酸铜、硝酸铜、磷酸铜、氯化铜和其各种组合。在一些实施例中，硫酸铜和烷磺酸铜为优选铜离子源。在一些实施例中，可使用硫酸铜与烷磺酸铜的混合物。典型电解质中铜离子的浓度为至少约10g/L，例如约10g/L与200g/L之间。在一些实施例中，优选高浓度铜用于更快地电镀。举例来说，一些实施例中使用含有至少约40g/L、例如至少约60g/L Cu2+离子(例如约40-200g/L之间，例如约60-150g/L之间)的高铜电解质。虽然在一些实施例中在室温下(例如在约20-25℃下)进行电镀，但在其它实施例中可能优选在高温下进行电镀，以增加铜盐的溶解性，因此增加可用的铜离子浓度。较高温度也使铜离子更快地扩散，因此可达到较高电镀速率。举例来说，在一些实施例中，在约30-80℃、例如约40-60℃之间的升高电解质温度下进行电镀。最通常在约20-60℃之间的电解质温度下进行电镀。
在一些实施例中(不过非必需)，电解质进一步包括酸，例如硫酸、甲烷磺酸、丙烷磺酸、硝酸、磷酸、盐酸和其各种组合。举例来说，在一个实施例中，电解质溶液含有硫酸铜和硫酸。当使用硫酸和/或甲烷磺酸时，优选浓度为至少约1g/L。酸用以增加电解质的电导率。优选使用电导率为至少约40mS/cm的电解质。这些电解质可以例如通过使用浓度为至少约1g/L的硫酸和/或甲烷磺酸获得。在一些实施例中，电解质包含浓度在约10-200g/L之间的硫酸和/或甲烷磺酸。在一些实施例中，优选含有至少约0.4M强酸(例如约1-2M之间的强酸)的高酸性电解液用于高速电镀。举例来说，在一些实施例中，使用含有约40-200g/L硫酸、甲烷磺酸或其混合物的高酸性电解液。
在一些实施例中，虽然非必需，但本文提供的电镀液除具有高浓度Cu2+外还具有相对高浓度的酸。具有此组合的电解质可以达到特别高的电镀速率。然而，在一些实施例中，某些DSI化合物仅仅可在铜或酸的某些浓度范围内具有DSI行为。举例来说，BDHAC DSI添加剂优选用于低酸性电解液(优选小于约0.4M的酸，例如小于约40g/L的硫酸)，因为在较高酸浓度下，其DSI切换能力降低。例如通佐溴胺等其它DSI在宽泛的酸浓度范围内维持DSI切换特性并且在低酸性、中等酸性和高酸性电解液中均可使用。
电解质中DSI分子的浓度将视DSI化合物的类型而定。在一些实施例中，DSI添加剂的浓度在约5-200ppm之间，更优选约10-60ppm之间。
值得注意的是，本文提供的电镀电解质不需要任何额外的电化学活性添加剂。在一些实施例中，DSI化合物(或若干DSI化合物)为电镀液中存在的唯一电化学活性添加剂。在一些实施例中，电镀液实质上不含卤化物添加剂(除DSI化合物的平衡离子外)。在一些实施例中，除DSI氯化物或溴化物盐中固有存在的任何氯化物或溴化物外，溶液基本上不含氯化物或溴化物。在一些实施例中，电镀液实质上不含电镀加速剂和/或抑制剂。
虽然这些添加剂不是绝对需要，但是由于其有助于微调电镀性能，所以在一些实施例中，其中一种或一种以上可存在于电镀液中。
在一些实施例中，电镀液含有浓度在约5-300ppm之间的氯离子。
在一些实施例中，电镀液可进一步包括加速剂。加速剂可包括硫、氧或氮官能团，其有助于提高沉积速率并且可促进致密成核，产生具有细晶粒结构的膜。在一些实施例中，加速剂包括S-S二硫基。加速剂可以低浓度含量、例如1-200ppm存在。加速剂的实例包括3-巯基-1-丙烷磺酸、聚二硫二丙烷磺酸钠(bis-(3-sodiumsulfopropyldisulfide)；SPS)和N,N-二甲基-二硫代氨甲酰基丙基磺酸盐(DPS)。
在一些实施例中，电镀液可进一步包括电化学抑制剂。抑制剂为降低电镀速率并且通常以高于加速剂的浓度、例如以5-1,000ppm存在于电镀槽中的添加剂。其一般为具有高分子量的聚合物表面活性剂，例如聚乙二醇(PEG)和聚氧化乙烯(PEO)或两者的嵌段共聚物。抑制剂分子通过吸附于表面上并且形成铜离子的阻挡层来降低沉积速率。因为抑制剂尺寸大并且扩散速率低，所以其很少会到达比晶片场低的TSV部分，从而导致在TSV底部的初始浓度较低。因此，大部分抑制作用最初出现在衬底表面(场区)上，有助于减少超载和避免TSV孔“闭合”。在一些实施例中，加速剂与抑制剂组合使用。抑制剂的大尺寸使其比加速剂较慢扩散到特征中，因此初始加速剂在特征底部累积。接着此抵制抑制剂吸附，因此在场与特征底部之间产生抑制差异，推动自底向上填充。
在一些实施例中，电镀液可包括平整剂。平整剂为旨在使快速移动的加速表面去活化以及使场平坦的添加剂。如果有其的话，其以极小浓度、例如1-500ppm存在，并且其在表面上的阻断效应非常局限。平整剂一般也是电化学活性的(不同于抑制剂分子)。平整剂在表面上的反应速率与其一般低浓度组合可引起平整剂常常由扩散作用驱动。因此，平整剂选择性地减少主要在电镀衬底的高点上的沉积，使低处变平整。此行为也可用以相对于在晶片场上的生长速度，增强铜在TSV基部的电镀速率。在一些状况下，平整剂可含有包括氮原子的官能团，其显示与晶片界面上的铜(I)离子形成错合物的倾向。
在一些实施例中，相对于在不存在添加剂的情况下获得的场中的电流密度，添加剂进一步降低场中和TSV上缘的电流密度(和电镀速率)。添加剂通过相对于特征开口，提高特征底部的相对电镀速率，帮助实现无空隙填充，并且可与DSI化合物协同使用。此差别常常称为“落差力(throwing power)”。
合适的电解质组合物的实例列于下文中：
1. 50g/l Cu2+(呈硫酸铜形式)/100g/l H2SO4/50ppm Cl-+50ppm苯甲基二甲基十六烷基氯化铵
2. 70g/l Cu2+(呈硫酸铜形式)+50ppm苯甲基二甲基十六烷基氯化铵
3. 50g/l Cu2+(呈硫酸铜形式)/100g/l H2SO4+50ppm苯甲基二甲基十六烷基氯化铵
4. 50g/l Cu2+/10g/l H2SO4+30ppm通佐溴胺
5. 120g/l Cu2+(呈甲烷磺酸铜形式)/20g/l甲烷磺酸/50ppm Cl-+1ppm加速剂+200ppm抑制剂+乐思化学DVF200C。
如果实际电镀液除DSI外还含有有机添加剂(例如加速剂和抑制剂)，那么此系统的有关临界电位是通过针对组成实质上相同的电解质(例如包括加速剂和抑制剂)进行CV实验来确定。应了解，在一些实施例中，可能无需针对每一组条件测定临界电位，并且可以从类似条件获得的数据来估计临界电位。也就是说，在一些实施例中，电镀槽组成与用于CV实验中的电镀槽组成可能不同。
回到图3A中所示的操作305，使衬底与含有DSI添加剂的电镀液在电位控制条件下接触，其中控制电位不超过所选的一组条件下DSI化合物的临界电位。所述电位指的是加电性偏压的衬底相对于OCP的电位，优选相对于任何电阻电压降校正。在许多实施例中，相较于不受控制或仅仅电流控制的电镀选择，电位控制电镀为含DSI的电解质的优选电镀法。这是因为电位控制电镀使DSI化合物的切换行为所提供的益处最大化。当电镀在低于DSI临界电位的控制电位下进行时，通过DSI开关的基本电化学性质确保，在此电位下，场区中的电镀将有效地受到DSI存在的抑制，导致场内沉积速率极低，并且高度选择性地沉积于凹入特征内。相比之下，如果不控制沉积期间的电位并且允许其超过DSI的临界电位，那么将基本上断开场内的DSI抑制，导致快速地沉积于场区内和/或在凹入特征中形成空隙(归因于更快地沉积在侧壁上)。因此，电位控制方案中的电镀可显著地控制电填充的总体质量和场内与凹入特征中的相对填充速率。
在一些实施例中，进一步控制电镀期间的电位，使得其相对于所选电镀条件下的DSI临界电位，不降低小于150mV，例如小于约100mV。优选大部分电镀在接近DSI临界电位但不超过其的控制电位下进行。如果允许电位降到小于所述值，那么凹入特征内的电镀变得慢得难以接受，或凹入特征内的金属沉积甚至可能完全停止。因此，特征内的电镀速率可以通过控制电位，使其维持在刚好低于DSI分子的临界电位来达到最大值。
应了解，电位控制电镀不要求电位在电镀工艺期间保持恒定。虽然在一些实施例中，实施电位恒定电镀(在恒定电位下电镀)，但在其它实施例中，电位可在所提供准则内以多种方式变化。举例来说，电位可匀变上升或下降，并且匀变可连续进行，或呈阶跃函数。在一些实施例中，可使用电位脉冲。
通过使用位于衬底附近的参考电极，实现电位控制电镀，或在一些实施例中，可预先产生对应于所需电位控制条件的电流波形，随后在不存在参考电极的情况下用于电镀。
一般说来，可使用多种参考电极测量和控制电位，包括饱和甘汞电极、钯-氢电极、氯化银电极等。在一些实施例中，参考电极为未极化金属电极，其包含与所电镀相同的金属。举例来说，当电镀铜时，参考电极可包括铜带或铜线。参考电极优选位于衬底附近，以使测量期间的电阻电压降减到最低。在一些实施例中，参考电极存在于腔室中(例如部分闭合的隔室中)，与主要电镀槽呈离子连通。此腔室中的参考电极浸入参考电极溶液中。在一优选实施例中，参考电极溶液不含DSI化合物。在一些实施例中，参考电极溶液实质上不含所有有机添加剂，但包括如电镀槽中的所有无机组分并且浓度实质上与电镀槽中相同。参考电极腔室可通过例如阳离子渗透膜等离子渗透膜流体连接至主要电镀槽，此将允许铜离子在电镀槽与参考电极溶液之间移动，但不允许有机分子从电镀槽扩散到参考电极溶液。在其它实施例中，参考电极腔室通过电解质填充的毛细管流体连接到主要电镀槽。参考电极腔室可周期性地用无DSI的电解液冲洗，以免参考电极溶液被DSI污染。
在一些实施例中，除参考电极外，电镀系统进一步包含至少一个阴极感应导线(cathode sense lead)，其与衬底接触，经配置以测量衬底电位。包括参考电极与阴极接触感应导线的系统可相对于电阻电压降更精确地校正测量的电位。有关所述系统和其在电位控制电镀中使用的细节例如描述于在2003年5月13日颁予迈尔等人的名称为“半导体晶片上精细图案的电位控制电镀的设备(Apparatus for Potential ControlledElectroplating of fine Patterns on Semiconductor Wafers)”的美国专利第6,562,204号中并且所述专利以全文引用和达成所有目的的方式并入本文中。参考电极和阴极感应导线(如果存在)连接到系统控制器，系统控制器也控制在控制电位下对衬底加偏压。
在一些实施例中，电位控制电镀可在不存在参考电极的情况下进行。在此实施例中，在实际电镀前，首先针对衬底，确定对应于所需电位轮廓图的电流波形。首先使用用于电位测量的参考电极，并且记录所需电位范围的所需电流波形来确定电流波形。在确定所需电流波形后，其可用于在无需具有参考电极的电镀设备中在类似条件下在类似衬底上电填充。因此，在此实施例中，通过施加特定电流波形，产生电位控制条件，所述电流波形经设计，以在衬底上获得所需电位(例如使电位不超过DSI临界电位，并且使电位相对于临界电位不降低小于约150mV)。
参考图3A中的操作307，进行电镀，直到所有凹入特征都完全填充。任选在电镀期间降低衬底的旋转速率。电镀期间，衬底通常以约5与120rpm之间，优选约10与90rpm之间的旋转速度旋转。在填充工艺开始时，凹入特征底部部分的铜电沉积速率通常非常高，但随着填充工艺进行，电沉积速率开始下降。在涉及使用DSI电镀的系统中，可以通过降低衬底的旋转速率来提高填充速率。在一些实施例中，在以第一旋转速率部分填充凹入特征后，降低衬底的旋转速率。举例来说，在已经填充约80％的凹入特征深度后，降低速率。优选地，在电镀的最后阶段(例如在已经填充至少约95％的特征深度后)，衬底的旋转速率小于约90rpm。在一些实施例中，在特征底部已经开始初始生长后(例如当已经填充少于约20％的特征深度)时，降低旋转速率。所提供的方法也可用以填充具有不同尺寸和/或纵横比的凹入特征阵列。有利的是，可使用这些方法在实质上相同的总时间下均匀地填充这些阵列中的特征，降低个别特征中过度电镀和填充不足的发生率。
已经填充凹入特征后，电流降低或增加可产生各种实施例。举例来说，在一些实施例中，当电位保持恒定时，在填充到达场时填充速率减慢。此电流变化可以例如通过各种测量电流的技术测量，并且可用于检测电镀终点，如操作309中所示。在一些实施例中，当填充到达场时，观测到电流增加。在一些实施例中，在电流因填充到达场而降低或增加后，停止电镀。通过电流与时间曲线图中的拐点可看到此现象。图3B中展示说明在填充结束时电流增加的曲线图。约40分钟时的拐点A对应于指示填充终点的电流增加。图3C中展示说明在填充结束时电流减少的曲线图。约40分钟时的拐点B对应于指示填充终点的电流减少。
虽然图3A中描述的使用含DSI的电解质进行电位控制电镀特别有利，但本发明一般不局限于电位控制条件下的电镀。
一般说来，使用含DSI的电解质，例如使用本文所述的非聚合物季铵盐DSI进行电镀可在(不限于)电流控制或电位控制条件下进行。
可有利地与本文所述的电镀法组合使用的填充工艺的另一重要特征为衬底预处理工艺，其中衬底在经设计以减少或消除气泡截留在凹入特征内的条件下预先润湿。适于与提供的电镀法一起使用的所述预湿工艺详细描述于迈尔等人于2010年1月08日申请的名称为“强化镶嵌金属填充的润湿预处理(Wetting Pretreatment for Enhanced DamasceneMetal Filling)”的美国专利申请案第12/684,787号中，其以全文引用并且达成所有目的的方式并入本文中。
图4中展示说明预湿工艺与提供的填充方法组合使用的工艺流程图。工艺始于401，提供具有一个或一个以上高纵横比的大型凹入特征的衬底于真空预湿腔室。预湿工艺对具有宽度为至少约1μm并且纵横比为至少约5:1的凹入特征(例如TSV)的衬底来说特别重要，因为与亚微米镶嵌通孔相比，气泡截留在这些较大特征中明显更成问题。在不存在预处理的情况下，空气或其它气体的气泡通常截留在凹入特征内，导致电填充工艺期间的不良作用。如果不去除气泡，那么电填充可能会引起在特征内产生大的空隙。
根据一些实施例，如操作403中所示，预处理工艺包含使衬底与经脱气的预湿流体在负压下接触，在凹入特征内形成润湿层。优选地，预湿流体实质上不含电化学活性添加剂，例如不含DSI化合物和加速剂。在一些实施例中，使用经配置用于建立负压环境和经配置用于使衬底与脱气流体接触的专用预湿腔室。在一些实施例中，预湿腔室为含有预湿腔室和电镀腔室的模块的一部分。在其它实施例中，在电镀前，在电镀腔室中进行预处理。
预处理的重要特征为预湿流体的性质和预湿流体彻底脱气。优选地，预湿流体不仅脱除氧气，而且也经处理以去除其它溶解的气体，例如氮气。在一些实施例中，在预湿前通过使预湿流体通过膜接触脱气器以从预湿流体去除一种或一种以上溶解的气体(例如O2与N2)来实现脱气。市场上可买到的脱气装置的实例包括来自北卡罗来纳州夏洛特迈博锐公司(Membrana of Charlotte,NC)的Liquid-CelTM和来自明尼苏达州查斯卡应特格公司(Entegris of Chaska,Minnesota)的pHasorTM。一般说来，预湿流体可以液体或气体形式传递到衬底上，同时衬底处于真空环境中。当预湿流体为液体时，其可例如通过喷雾或流过衬底而传递到衬底上，或衬底可浸在预湿液体中。当预湿流体在所用真空环境下为气体时，使其于凹入特征内冷凝。因此，在凹入特征内形成无气泡的预湿液体层。
预湿流体的化学性质对电镀成功起着重要作用。优选地，预湿流体实质上不含电化学活性添加剂，例如DSI、卤化物或加速剂。可存在例如润湿剂等实质上不干扰电化学反应动力学和热力学的有机电化学非活性添加剂。在一些实施例中，预湿流体为彻底脱气的去离子水。在其它实施例中，预湿流体进一步包括例如铜盐等金属盐。在一些实施例中，优选为含有硫酸铜和/或烷基磺酸铜的水溶液。在一些实施例中，预湿流体中铜离子的浓度优选地超过电镀电解质中铜离子的浓度。举例来说，预湿流体可基本上由水和铜盐组成，其中铜离子浓度超过电镀电解质中铜离子浓度至少25％。在一些实施例中，预湿流体中铜离子浓度为至少约20g/L。在一些实施例中，预湿流体进一步含有酸，但优选低浓度的酸，使得预湿流体的pH值大于约2。
在预先润湿衬底和在凹入特征内形成经脱气的预湿流体的润湿层后，解除真空，并且使腔室恢复到常压。接着在操作405中，将衬底转移到电镀腔室中，其中使用包含铜离子和DSI添加剂的电镀液电镀铜以填充凹入特征。如407中所示，任选通过检测电镀系统中电流降低来检测电镀终点。
实验
实例1.用含有通佐溴胺DSI的电解质电镀
通过进行一系列CV实验，确定含有通佐溴胺的电镀电解质的优选电镀条件。通佐溴胺的化学结构展示如下：
通佐溴胺
在进行CV实验前，由含有硫酸铜(70g/L铜离子浓度)和硫酸(20g/L H2SO4浓度)的无添加剂的电解质用铜电镀铂旋转圆盘工作电极(RDE)的表面。各CV实验前暴露的电极表面为新鲜的铜表面。新鲜铜层的电镀在5mA/cm2的电流密度下进行，以在0.1965cm2Pt圆盘电极上沉积约各CV实验后，蚀刻所有铜并从Pt RDE去除，并且此后，在随后CV测试前再沉积新鲜的铜金属。
除非另作说明，否则CV实验是在室温下于包含独立阳极室(SAC)的系统中进行，其中含有阳极的部分与含有阴极的部分通过阳离子Nafion膜来分隔。阳极室中的电解质不含有机添加剂，但具有与阴极室中电解质相同的无机组分。除非另作说明，否则用于CV实验中的电压扫描速率为2毫伏/秒，并且使用Hg/Hg2SO4电极作为参考电极。
用于CV实验中的电解质含有硫酸铜(20g/L-70g/L Cu2+)、硫酸(0g/L-100g/LH2SO4)、通佐溴胺(0-50ppm)和任选作为氯化物添加剂源的HCl(0-50ppm)。电极的旋转速率在12到120rpm之间变化。
通过所得CV曲线确定，在不存在与存在氯化物添加剂的情况下以及在高酸条件下(在100g/L H2SO4浓度下)通佐溴胺均维持良好的DSI切换行为。
经确定为合适的例示性条件如下：硫酸铜(20g/L-70g/L Cu2+)、硫酸(0g/L-100g/LH2SO4)、通佐溴胺(10-50ppm)和任选作为氯化物添加剂源的HCl(0-50ppm)。电极的旋转速率可在12到120rpm之间变化。
图5说明含有不同浓度通佐溴胺DSI化合物的电解质组合物的CV。
图5中所示的CV中说明的特定组的条件如下：
硫酸铜(70g/L Cu2+)、硫酸(100g/L H2SO4)、通佐溴胺(10ppm(曲线a)、15ppm(曲线b)和30ppm(曲线c))。这些实验中未使用HCl。衬底的旋转速率为30rpm。测得这些组的条件下通佐溴胺的临界电位为：
E临界(10ppm通佐溴胺)＝-0.2V(相对于OCP)
E临界(15ppm通佐溴胺)＝-0.279V(相对于OCP)
E临界(30ppm通佐溴胺)＝-0.29V(相对于OCP)
接着，使用通过CV确定为最佳的电解质组合物(30ppm通佐溴胺)，用铜电填充含有TSV阵列的衬底，其中各TSV为10微米宽和60微米深。
通过在负压下用脱气的去离子水喷洒衬底，将衬底预先润湿，接着转移到电镀设备中，在此电镀设备中通过使衬底与具有以下组成的电镀电解质接触来填充特征：硫酸铜(70g/L Cu2+)、硫酸(100g/L H2SO4)、通佐溴胺(30ppm)。这些实验中未使用HCl。衬底的旋转速率为30rpm。在电位控制条件下，使用Hg/Hg2SO4作为参考电极进行电镀。
其它电镀细节展示于表2中。
表2.使用包含通佐溴胺的电解质电填充TSV
实例2.用含有BDHAC DSI的电解质电镀
通过进行一系列CV实验，确定含有BDHAC的电镀电解质的优选电镀条件。BDHAC的化学结构展示如下。
以与实例1中所述相同的方式，准备Pt RDE电极用于CV实验。用于CV实验中的扫描速率和参考电极与实例1中所用相同。
用于CV实验中的电解质含有硫酸铜(20-70g/L Cu2+)、硫酸(0-100g/L H2SO4)、BDHAC(5-50ppm)和任选作为氯化物添加剂源的HCl(0-50ppm)。电极的旋转速率可在30到120ppm之间变化。
通过所得CV曲线确定，BDHAC在低酸浓度下维持良好的DSI切换行为，但在高酸浓度下(在100g/L H2SO4和高于100g/L H2SO4下)失去其切换行为。虽然不受具体理论的束缚，但相信在高酸浓度下，pH值降低可能引起BDHAC胺基质子化，改变BDHAC与铜离子的螯合行为。
经确定为合适的例示性条件如下：硫酸铜(40-70g/L Cu2+)、硫酸(20-50g/LH2SO4)、BDHAC(20-50ppm)和任选作为氯化物添加剂源的HCl(0-50ppm)。电极的旋转速率可在30到120rpm之间变化。
图6说明展示BDHAC的DSI行为的CV。
图6中所示的CV中说明的特定组的条件如下：
硫酸铜(70g/L Cu2+)、硫酸(20g/L H2SO4)、BDHAC(30ppm)和无HCl。电极的旋转速率为120rpm。测得临界电位为-0.23V(相对于OCP电位)。
接着，使用类似于图6CV中说明的电解质组合物，用铜电填充含有TSV阵列的衬底，其中各TSV为10微米宽和60微米深。电填充实验的条件如下：硫酸铜(70g/L Cu2+)、硫酸(20g/L H2SO4)、BDHAC(50ppm)和无HCl。电极的旋转速率为120rpm。在电位控制条件下，使用Hg/Hg2SO4作为参考电极进行电镀。
其它电镀细节展示于表3中。
表3.使用包含BDHAC的电解质电填充TSV
获得优良的无空隙填充并且铜最低程度地沉积在场区中。获取在这些条件下获得的经部分填充TSV的横截面SEM。可以观察到，通孔在无任何空隙下经填充，并且除了种子层，场区基本上无金属。
实例3.用含有DVF 200C的电解质电镀
通过进行一系列CV实验，确定含有DVF 200C的电镀电解质的优选电镀条件。
以与实例1中所述相同的方式，准备Pt RDE电极用于CV实验。
用于CV实验中的电解质含有硫酸铜(20-70g/L Cu2+)、硫酸(20-100g/L)、DVF 200C(5-30mL/L)和任选作为氯化物添加剂源的HCl(0-50ppm)。电极的旋转速率可在30到120ppm之间变化。
通过所得CV曲线确定，DVF200C仅仅在相对高浓度DVF200C下维持良好的DSI切换行为，但在低添加剂浓度下失去其切换行为。
经确定为合适的例示性条件如下：硫酸铜(50-70g/L Cu2+)、硫酸(20-100g/L)、DVF200C(10-20mL/L)和任选作为氯化物添加剂源的HCl(0-50ppm)。电极的旋转速率可在30到120ppm之间变化。
图7说明展示高浓度DVF 200C的DSI行为的CV。
图7中说明的CV中所用的特定组的条件如下：
硫酸铜(70g/L Cu2+)、硫酸(100g/L)、DVF 200C(30mL/L)，无氯化物。电极的旋转速率为120rpm。测得临界电位为约-0.275V(相对于OCP)。
接着，使用类似于上述组合物的电解质组合物，用铜电填充含有TSV阵列的衬底，其中各TSV为10微米宽和60微米深：硫酸铜(70g/L Cu2+)、硫酸(100g/L)、DVF 200C(15mL/L)，无氯化物。电极的旋转速率为120rpm，持续1分钟，接着降到30rpm，并且在30rpm下保持30分钟。电镀进行31分钟。电位经约1分钟相对于OCP从0匀变到-0.21，并且保持恒定在-0.21V下30分钟。在电位控制条件下，使用Hg/Hg2SO4作为参考电极进行电镀。
SEM展示在这些条件下获得的完全填充结构。观察到TSV在无任何空隙下经填充。然而，晶粒结构表明，有机添加剂在实质程度上并入结构中。其它测试的DSI展示较少添加剂并入和更好的晶粒结构。
实例4.
研究含有另一DSI分子DSI1的电解质槽的填充性质并且说明如下。
用于CV实验中的电解质含有硫酸铜(20-70g/L Cu2+)、硫酸(20-100g/L)、DSI1添加剂(10-30mL/L)和任选作为氯化物添加剂源的HCl(0-50ppm)。电极的旋转速率可在12到120ppm之间变化。图10说明在30rpm衬底旋转速率下临界电位与DSI1添加剂浓度的函数关系的曲线图。
通过所得CV曲线确定，DSI1添加剂仅仅在相对高浓度DSI1下维持良好的DSI切换行为，但在低添加剂浓度下失去其切换行为。
经确定为合适的例示性条件如下：硫酸铜(50-70g/L Cu2+)、硫酸(20-100g/L)、DSI1添加剂(15-30mL/L)和任选作为氯化物添加剂源的HCl(0-50ppm)。电极的旋转速率可在30到120ppm之间变化。
选择用于随后电填充实验的特定一组条件如下：
硫酸铜(70g/L Cu2+)、硫酸(100g/L)、DSI1添加剂(20mL/L)并且无HCl。旋转速率为30RPM(20min)。说明类似条件下DSI行为的CV曲线展示于图11中。测得这组条件下DSI1的临界电位为-0.325V(相对于OCP)。
使用DSI1作为添加剂，获得完全填充的TSV(具有10:1和8:1纵横比)。
设备
电镀腔室
现在论述一般电镀硬件，来为本发明提供背景。设备包括一个或一个以上加工衬底(例如晶片)的电镀槽。为使自底向上电镀最佳，添加添加剂(例如DSI和任选加速剂和抑制剂)到电解质中；然而，具有添加剂的电解质可能与阳极以不良方式反应。因此，电镀槽的阳极区与阴极区有时通过膜来分隔，以使得不同组成的电镀液可用于各区域中。阴极区中的电镀液被称作阴极电解质；阳极区中的电镀液被称作阳级电解质。可使用多种工程设计以将阳级电解质和阴极电解质引入电镀设备中。
参看图8，展示根据一个实施例的电镀设备801的横截面简图。电镀槽803含有电镀液(具有如本文所提供的组成)，其以液面805显示。此容器的阴极电解质部分适宜容纳衬底于阴极电解质中。晶片807浸入电镀液中，并且由例如安装在可旋转轴811上的“蛤壳式”夹具809固定，使蛤壳809连同晶片807一起旋转。具有适用于本发明的方面的蛤壳型电镀设备的一般描述详细描述于颁予巴顿(Patton)等人的美国专利6,156,167和颁予里德(Reid)等人的美国专利6,800,187中，所述专利以引用的方式并入本文中以达成所有目的。
阳极813安置在电镀槽803内晶片下面，并且通过膜815、优选离子选择膜与晶片区分隔。举例来说，可使用NafionTM阳离子交换膜(CEM)。在阳极膜下面的区域常常称为“阳极室”。离子选择阳极膜815允许电镀槽的阳极区与阴极区之间离子连通，同时阻止阳极产生的粒子进入晶片附近并污染晶片。阳极膜也可用于在电镀工艺期间重新分配电流，从而改善电镀均匀性。关于合适的阳极膜的详细描述提供于颁予里德等人的美国专利6,126,798和6,569,299中，所述专利均以引用的方式并入本文中以达成所有目的。例如阳离子交换膜等离子交换膜尤其适于这些应用。这些膜通常由例如含有磺酸基的全氟共聚物(例如NafionTM)、磺化聚酰亚胺和所属领域的技术人员已知适于阳离子交换的其它材料等离聚物材料制成。合适NafionTM膜的选择实例包括可从杜邦·德·奈莫尔公司(Dupont deNemours Co.)获得的N324和N424膜。
电镀期间，来自电镀液的离子沉积在衬底上。金属离子必须扩散穿过扩散边界层并进入TSV孔中。帮助扩散的典型方式是通过泵817提供的电镀液的对流流动。另外，可使用振动搅动或声波搅动部件以及晶片旋转。举例来说，振动传感器808可附接到晶片卡盘809。
通过泵817连续提供电镀液到电镀槽803。一般说来，电镀液向上流动，穿过阳极膜815和扩散板819，到达晶片807的中心，接着径向向外流动并穿过晶片807。电镀液也可以从电镀槽803的侧面提供到电镀槽的阳极区中。接着电镀液溢出电镀槽803到溢流式贮液器821中。接着过滤电镀液(未展示)并且回到泵817，完成电镀液的再循环。在电镀槽的某些配置中，不同的电解质循环穿过电镀槽的含有阳极的部分，同时使用难渗透膜或离子选择膜阻止与主要电镀液混合。
参考电极831位于独立腔室833中的电镀槽803的外部，此腔室由来自主要电镀槽803的溢流补充。或者，在一些优选实施例中，参考电极尽可能靠近衬底表面定位，并且通过毛细管或通过另一方法将参考电极腔室连接到晶片衬底的侧面或晶片衬底正下方。在一些优选实施例中，设备进一步包括接触感应导线，这些导线连接到晶片周边并且经配置以感应晶片周边的金属种子层的电位，但不运载任何电流到晶片。
当需要在控制电位下电镀时，通常采用参考电极831。参考电极831可为多种常用类型中的一种，例如汞/硫酸汞、氯化银、饱和甘汞或铜金属。在一些实施例中，除参考电极外，还可使用接触感应导线与晶片807直接接触，以更精确地测量电位(未展示)。
直流电源835可用于控制流到晶片807的电流。电源835具有通过一个或一个以上滑环、电刷和触点(未展示)电连接到晶片807的负输出导线839。电源835的正输出导线841电连接到位于电镀槽803中的阳极813。电源835、参考电极831和接触感应导线(未展示)可以连接到系统控制器847，在其它功能中，系统控制器847尤其允许调节向电镀槽元件提供的电流和电位。举例来说，控制器可允许电位控制和电流控制方案中的电镀。控制器可包括程序指令，这些指令指定需要施加于电镀槽中各个元件的电流和电压电平以及这些电平需要变化的次数。举例来说，其可包括用于维持衬底电位在某些界限内，例如低于DSI添加剂的临界电位，但在此临界电位的约150mV内的程序指令。
当施加正向电流时，电源835对晶片807加偏压以相对于阳极813具有负电位。此引起电流从阳极813流到晶片807，并且晶片表面(阴极)上出现电化学还原(例如Cu2++2e-＝Cu0)，从而引起导电层(例如铜)沉积在晶片表面上。惰性阳极814可安装于电镀槽803内晶片807下方，并且通过膜815与晶片区分隔。
设备也可包括加热器845以维持电镀液的温度在特定水平下。电镀液可用以转移热到电镀槽的其它元件。举例来说，当晶片807负载于电镀槽中时，可开启加热器845和泵817，以使电镀液循环穿过电镀设备801，直到整个设备中的温度实质上均一。在一个实施例中，加热器连接到系统控制器847。系统控制器847可连接到热电偶，以接收电镀设备内电镀液温度的反馈并确定额外加热的必要性。
控制器将通常包括一个或一个以上存储装置和一个或一个以上处理器。处理器可包括CPU或计算机、模拟和/或数字输入/输出连接、步进电动机控制板等。
在某些实施例中，控制器控制电镀设备的所有活动。系统控制器执行系统控制软件，此软件包括用于控制衬底旋转速度、电解质组成、控制电位或控制电流下衬底的偏压施加、电解质温度等的一项或一项以上的指令组。
举例来说，控制器可包括用于根据上文或所附权利要求书中所述的任何方法执行电镀的指令。含有用于控制根据本发明的工艺操作的指令的非暂时性机器可读介质可耦接到系统控制器。
通常会存在与控制器847相关联的用户界面。用户界面可包括显示屏、设备和/或工艺条件的图形软件显示器，和例如指点装置、键盘、触摸屏、麦克风等用户输入装置。
用于控制电镀工艺的计算机程序代码可以用任何传统的计算机可读程序设计语言编写：例如汇编语言、C、C++、Pascal、Fortran或其它。通过处理器执行编写的目标代码或指令码，以执行程序中识别的任务。
控制器参数与例如电解质组成和流动速率、温度、所施加电位、电流波形等工艺条件有关。这些参数以配方(recipe)形式提供给用户，并且可利用用户界面进入。
用于监测工艺的信号可以通过系统控制器的模拟和/或数字输入连接提供。举例来说，通过参考电极和任选接触感应导线测量的电位可以输入到控制器并用于控制电镀期间的施加电位。此外，可以测量系统电流，并输入到控制器中以检测电镀终点。用于控制工艺的信号可以在沉积设备的模拟和数字输出连接上输出。
系统软件可以许多不同的方式设计或配置。举例来说，可以编写各种设备组件子程序或控制目标，以控制进行本发明沉积工艺所需的腔室组件的操作。用于达成此目的的程序或程序段的实例包括电位控制代码、电流控制代码、衬底旋转控制代码等。
在一些实施例中，本文所述的方法将在包含电镀设备和步进器的系统中实施。
预湿腔室
在一些实施例中，衬底在电镀前在预湿腔室中预先润湿，以避免气泡截留在凹入特征中。预湿腔室的一个实施例展示于图9中。在此实施例中，预湿腔室经配置，以将预湿流体以液体形式传递到晶片衬底上。预湿腔室也可以经配置，以将预湿流体喷洒或倾注到晶片衬底上，持续一段时间。在图9中，晶片901面朝上固定在具有晶片固定器902的预湿腔室903中。在一些实施例中，晶片固定器经配置以使得在预湿工艺期间晶片衬底以实质上水平定向固定。在其它实施例中，晶片固定器经配置以使得在预湿工艺期间晶片衬底以实质上垂直定向固定。
在一个典型操作中，首先通过连接到真空系统(未展示)的真空口909对腔室903施加真空。此将腔室内的压力降到负压。在通过真空去除腔室中的大部分气体后，将预湿流体从喷嘴905或其它机构传递到晶片表面上。在一些实施例中，预湿流体在接触晶片表面前再次脱气，以避免气体在预湿流体进入真空环境中时释放。在预湿流体传递工艺期间，可使用电动机907使晶片旋转，以确保晶片完全润湿和暴露。在一些实施例中，预湿腔室经配置，以将预湿流体传递到晶片衬底上。在一些实施例中，预湿流体为液体。在一些实施例中，预湿流体(液体)首先在晶片衬底中心约3cm内接触旋转的晶片衬底。在预湿后，用电动机907使晶片以低旋转速率旋转，以去除夹带的预湿流体，但在晶片表面上留下流体薄层。排出过量的预湿流体并且通过端口911离开真空室。接着将晶片转移到例如诺发蛤壳式槽等电解槽中，以在预湿流体薄层通过表面张力保持在晶片表面上和其特征内的情况下电镀。预湿腔室通常也包括控制器(未展示)，此控制器包含用于执行本文所述的预湿工艺的各个方面的程序指令。
在一些实施例中，预湿腔室和电镀腔室包括在一个模块内，此模块可包括具有用于在完成预湿后将衬底从预湿腔室转移到电镀腔室的程序指令的控制器。
虽然为了清楚起见，已经省略多个细节，但可实施各种设计替代物。因此，认为本发明的实例为例示性而非限制性，并且本发明不局限于本文所给出的细节，而是可在所附权利要求书的范围内修改。

Claims (13)

1.一种电镀槽水溶液，其用于用铜填充高纵横比的大型凹入特征并且不会在场区中沉积厚的铜层，所述水溶液包含：
(a)铜离子；和
(b)有机双态抑制剂DSI，其经配置以抑制铜在所述场区中沉积，其中所述有机双态抑制剂为季铵盐，其具有一个以上含至少7个碳原子的烷基或芳烷基N-取代基。
2.根据权利要求1所述的溶液，其中所述铜离子以至少40g/L的浓度存在。
3.根据权利要求1所述的溶液，其中所述溶液经配置以用于电填充凹入特征以使得在电填充所述凹入特征之后，沉积在所述场上的铜层厚度与沉积在所述特征内的铜层厚度的比率不大于约0.05。
4.根据权利要求1所述的溶液，其中所述双态抑制剂经配置以抑制所述场区中的电流到小于约2mA/cm2。
5.根据权利要求1所述的溶液，其中所述双态抑制剂的临界电位相对于开路电位为至少约-0.15V。
6.根据权利要求1所述的溶液，其中在接近临界电位下，所述电流每1mV增加至少0.1mA/cm2。
7.根据权利要求1所述的溶液，其中所述溶液进一步包含浓度为至少40g/L的硫酸和/或甲烷磺酸。
8.根据权利要求1所述的溶液，其中所述溶液进一步包含选自由MSA、SPS和DPS组成的群组的电镀加速剂。
9.根据权利要求1所述的溶液，其中所述溶液进一步包含选自由PEG和PEO组成的群组的电镀抑制剂。
10.根据权利要求1所述的溶液，其中所述双态抑制剂选自由苯甲烃铵盐、通佐胺盐、十二烷基三甲基铵盐和BDHAC组成的群组。
11.根据权利要求1所述的溶液，其中所述双态抑制剂选自由苯甲烃铵盐、通佐胺盐和BDHAC组成的群组。
12.根据权利要求1所述的溶液，其中所述溶液实质上不含氯化物。
13.根据权利要求1所述的溶液，其中所述溶液包含一种以上DSI化合物。
CN201610806686.2A 2010-05-19 2011-05-18 用金属电化学填充高纵横比的大型凹入特征的方法、水溶液电镀槽溶液、电镀设备以及系统 Active CN106245073B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US34635010P 2010-05-19 2010-05-19
US61/346,350 2010-05-19
US201161439111P 2011-02-03 2011-02-03
US61/439,111 2011-02-03
CN201110136214.8A CN102286760B (zh) 2010-05-19 2011-05-18 用金属电化学填充高纵横比的大型凹入特征的方法、水溶液电镀槽溶液、电镀设备以及系统

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201110136214.8A Division CN102286760B (zh) 2010-05-19 2011-05-18 用金属电化学填充高纵横比的大型凹入特征的方法、水溶液电镀槽溶液、电镀设备以及系统

Publications (2)

Publication Number Publication Date
CN106245073A true CN106245073A (zh) 2016-12-21
CN106245073B CN106245073B (zh) 2019-12-20

Family

ID=44971564

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201110136214.8A Active CN102286760B (zh) 2010-05-19 2011-05-18 用金属电化学填充高纵横比的大型凹入特征的方法、水溶液电镀槽溶液、电镀设备以及系统
CN201610806686.2A Active CN106245073B (zh) 2010-05-19 2011-05-18 用金属电化学填充高纵横比的大型凹入特征的方法、水溶液电镀槽溶液、电镀设备以及系统

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201110136214.8A Active CN102286760B (zh) 2010-05-19 2011-05-18 用金属电化学填充高纵横比的大型凹入特征的方法、水溶液电镀槽溶液、电镀设备以及系统

Country Status (4)

Country Link
US (2) US8992757B2 (zh)
KR (1) KR101807313B1 (zh)
CN (2) CN102286760B (zh)
TW (1) TWI523976B (zh)

Families Citing this family (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7704368B2 (en) * 2005-01-25 2010-04-27 Taiwan Semiconductor Manufacturing Co. Ltd. Method and apparatus for electrochemical plating semiconductor wafers
US10011917B2 (en) * 2008-11-07 2018-07-03 Lam Research Corporation Control of current density in an electroplating apparatus
US11225727B2 (en) 2008-11-07 2022-01-18 Lam Research Corporation Control of current density in an electroplating apparatus
US8962085B2 (en) 2009-06-17 2015-02-24 Novellus Systems, Inc. Wetting pretreatment for enhanced damascene metal filling
US9455139B2 (en) 2009-06-17 2016-09-27 Novellus Systems, Inc. Methods and apparatus for wetting pretreatment for through resist metal plating
US9677188B2 (en) 2009-06-17 2017-06-13 Novellus Systems, Inc. Electrofill vacuum plating cell
US9138784B1 (en) 2009-12-18 2015-09-22 Novellus Systems, Inc. Deionized water conditioning system and methods
CN102286760B (zh) 2010-05-19 2016-10-05 诺发系统有限公司 用金属电化学填充高纵横比的大型凹入特征的方法、水溶液电镀槽溶液、电镀设备以及系统
FR2969508B1 (fr) * 2010-12-22 2015-11-13 Univ Bordeaux 1 Particules dissymetriques (particules de janus) et leur procede de synthese par electrochimie bipolaire.
KR101817823B1 (ko) * 2011-01-26 2018-02-21 맥더미드 엔쏜 인코포레이티드 마이크로전자장치의 비아를 충진시키는 방법
TWI550139B (zh) * 2011-04-04 2016-09-21 諾菲勒斯系統公司 用於裁整均勻輪廓之電鍍裝置
US9028666B2 (en) 2011-05-17 2015-05-12 Novellus Systems, Inc. Wetting wave front control for reduced air entrapment during wafer entry into electroplating bath
WO2013090295A1 (en) 2011-12-12 2013-06-20 Novellus Systems, Inc. Monitoring leveler concentrations in electroplating solutions
US20140117559A1 (en) * 2012-03-30 2014-05-01 Paul A. Zimmerman Process and material for preventing deleterious expansion of high aspect ratio copper filled through silicon vias (tsvs)
FR2991108A1 (fr) * 2012-05-24 2013-11-29 St Microelectronics Sa Ligne coplanaire blindee
EP2709160B1 (en) * 2012-09-14 2016-03-30 ATOTECH Deutschland GmbH Method for metallization of solar cell substrates
US10508358B2 (en) * 2012-09-17 2019-12-17 Government Of The United States Of America, As Represented By The Secretary Of Commerce Process for forming a transition zone terminated superconformal filling
US11579344B2 (en) 2012-09-17 2023-02-14 Government Of The United States Of America, As Represented By The Secretary Of Commerce Metallic grating
CN103103585B (zh) * 2012-12-29 2015-09-16 上海新阳半导体材料股份有限公司 一种用于铜互连的高速凸点电镀方法
US8916448B2 (en) 2013-01-09 2014-12-23 International Business Machines Corporation Metal to metal bonding for stacked (3D) integrated circuits
US10214826B2 (en) * 2013-01-29 2019-02-26 Novellus Systems, Inc. Low copper electroplating solutions for fill and defect control
US9613833B2 (en) 2013-02-20 2017-04-04 Novellus Systems, Inc. Methods and apparatus for wetting pretreatment for through resist metal plating
EP2779224A3 (en) * 2013-03-15 2014-12-31 Applied Materials, Inc. Methods for producing interconnects in semiconductor devices
US20140262794A1 (en) * 2013-03-15 2014-09-18 Applied Materials, Inc. Electrochemical deposition processes for semiconductor wafers
US9439295B2 (en) * 2013-04-25 2016-09-06 The United States Of America As Represented By The Secretary Of The Army Electrically insulating elements and electrically conductive elements formed from elements having different oxidation behaviors
WO2014184825A1 (ja) * 2013-05-15 2014-11-20 国立大学法人東北大学 マイクロ空室の内壁面処理方法
US9689083B2 (en) 2013-06-14 2017-06-27 Lam Research Corporation TSV bath evaluation using field versus feature contrast
US9099442B2 (en) 2013-08-05 2015-08-04 Micron Technology, Inc. Conductive interconnect structures incorporating negative thermal expansion materials and associated systems, devices, and methods
CN103361694A (zh) * 2013-08-08 2013-10-23 上海新阳半导体材料股份有限公司 一种用于3d铜互连高深宽比硅通孔技术微孔电镀填铜方法
US9835581B2 (en) * 2013-09-26 2017-12-05 Honeywell International, Inc. Gas sensor using an ionic liquid electrolyte
US9435049B2 (en) 2013-11-20 2016-09-06 Lam Research Corporation Alkaline pretreatment for electroplating
JP6474410B2 (ja) * 2013-12-09 2019-02-27 アヴニ 電気化学的に不活性なカチオンを含む銅電着浴
JP6543616B2 (ja) * 2014-04-25 2019-07-10 株式会社Ｊｃｕ 銅の高速充填方法
CN104152901B (zh) * 2014-08-05 2016-06-15 南昌大学 将光纤光栅嵌入金属基体制成耐高温智能金属结构的方法
KR101585200B1 (ko) * 2014-09-04 2016-01-15 한국생산기술연구원 동도금액 조성물 및 이를 이용한 동도금 방법
US9481942B2 (en) 2015-02-03 2016-11-01 Lam Research Corporation Geometry and process optimization for ultra-high RPM plating
US9617648B2 (en) 2015-03-04 2017-04-11 Lam Research Corporation Pretreatment of nickel and cobalt liners for electrodeposition of copper into through silicon vias
JP6631349B2 (ja) 2015-03-26 2020-01-15 三菱マテリアル株式会社 アンモニウム塩を用いためっき液
DE102015008037A1 (de) 2015-06-23 2016-12-29 Siltectra Gmbh Verfahren zum Führen eines Risses im Randbereich eines Spendersubstrats
MX2018005706A (es) * 2015-11-06 2019-03-14 Jcu Corp Aditivo para chapado de niquel y baño para chapado satinado de niquel que contiene el mismo.
US10508349B2 (en) * 2016-06-27 2019-12-17 Rohm And Haas Electronic Materials Llc Method of electroplating photoresist defined features from copper electroplating baths containing reaction products of pyrazole compounds and bisepoxides
JP6828371B2 (ja) * 2016-07-25 2021-02-10 住友金属鉱山株式会社 めっき膜の製造方法
US10103056B2 (en) * 2017-03-08 2018-10-16 Lam Research Corporation Methods for wet metal seed deposition for bottom up gapfill of features
US10692735B2 (en) * 2017-07-28 2020-06-23 Lam Research Corporation Electro-oxidative metal removal in through mask interconnect fabrication
CN109327975A (zh) * 2017-07-31 2019-02-12 奥特斯奥地利科技与系统技术有限公司 用于部件承载件中的孔的无缺陷铜填充的方法和镀覆装置
CN109385650A (zh) * 2017-08-09 2019-02-26 中南大学 一种硅通孔结构、硅通孔结构的制造方法及其装置
JP6949301B2 (ja) * 2017-09-29 2021-10-13 住友金属鉱山株式会社 めっき膜の製造方法
JP7059698B2 (ja) * 2018-03-07 2022-04-26 トヨタ自動車株式会社 銅被膜の製造方法
KR20200131909A (ko) * 2018-04-09 2020-11-24 램 리써치 코포레이션 비-구리 라이너 층들 상의 구리 전기충진 (electrofill)
CN108546968B (zh) * 2018-04-16 2019-03-19 广东工业大学 一种差异化孔同步电镀填充的方法和电镀装置
KR102501675B1 (ko) 2018-07-13 2023-02-17 삼성전자주식회사 반도체 장치 및 그 제조 방법
DE102019132610B4 (de) 2018-11-30 2023-07-06 Taiwan Semiconductor Manufacturing Co., Ltd. Verfahren zum durchführen eines ecp-prozesses, verfahren zum herstellen einer halbleiterstruktur und ecp-anlage
CN109628968B (zh) * 2019-01-30 2020-06-30 中南大学 一种tsv快速填充方法与装置
CN110453254A (zh) * 2019-08-30 2019-11-15 广州皓悦新材料科技有限公司 一种脉冲电镀光亮剂及其制备方法
CN110644021B (zh) * 2019-09-16 2021-07-06 铜陵市华创新材料有限公司 一种锂离子电池用4.5μm电解铜箔、制备方法及添加剂
KR20220124787A (ko) * 2020-01-10 2022-09-14 램 리써치 코포레이션 긴 펄싱 및 램핑에 의한 tsv 프로세스 윈도우 및 충진 성능 향상
TW202140864A (zh) * 2020-02-06 2021-11-01 日商東京威力科創股份有限公司 鍍敷處理方法及鍍敷處理裝置
EP3885474A1 (en) * 2020-03-25 2021-09-29 Semsysco GmbH Method for a chemical and/or electrolytic surface treatment of a substrate in a process station
CN112030199B (zh) * 2020-08-27 2021-11-12 江苏艾森半导体材料股份有限公司 一种用于先进封装的高速电镀铜添加剂及电镀液
CN112504453A (zh) * 2020-11-24 2021-03-16 湖南大学 一种成像芯片及其集成方法和成像方法、光谱成像仪
CN113267912A (zh) * 2021-05-17 2021-08-17 北京世维通科技股份有限公司 一种金属电极的制备方法
CN114150351B (zh) * 2021-12-03 2023-07-04 武汉利之达科技股份有限公司 一种高速电镀铜溶液及其陶瓷基板图形电镀方法
CN117328113B (zh) * 2023-10-16 2024-07-12 顺束科技(天津)合伙企业(有限合伙) 一种金属化膜酸性镀铜工艺及应用

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1274021A (zh) * 1999-05-17 2000-11-22 希普雷公司 电解铜电镀液
CN1296375A (zh) * 1999-11-12 2001-05-23 荏原优莱特科技股份有限公司 通孔填充方法
CN1507505A (zh) * 2001-05-09 2004-06-23 ӡ�����Ƽ��ɷ����޹�˾ 铜镀液及用其镀覆基板的方法
WO2004107422A2 (en) * 2003-05-27 2004-12-09 Ebara Corporation Plating apparatus and plating method
US20060283710A1 (en) * 2001-10-15 2006-12-21 Memgen Corporation Methods of and apparatus for making high aspect ratio microelectromechanical structures
CN1900377A (zh) * 2004-07-23 2007-01-24 上村工业株式会社 电镀铜浴和电镀铜的方法
CN101665965A (zh) * 2009-10-13 2010-03-10 广州杰赛科技股份有限公司 一种石墨粉镀铜的电镀装置及工艺

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6156167A (en) 1997-11-13 2000-12-05 Novellus Systems, Inc. Clamshell apparatus for electrochemically treating semiconductor wafers
US6126798A (en) 1997-11-13 2000-10-03 Novellus Systems, Inc. Electroplating anode including membrane partition system and method of preventing passivation of same
US6793796B2 (en) * 1998-10-26 2004-09-21 Novellus Systems, Inc. Electroplating process for avoiding defects in metal features of integrated circuit devices
US6551483B1 (en) 2000-02-29 2003-04-22 Novellus Systems, Inc. Method for potential controlled electroplating of fine patterns on semiconductor wafers
US7211175B1 (en) * 2000-02-29 2007-05-01 Novellus Systems, Inc. Method and apparatus for potential controlled electroplating of fine patterns on semiconductor wafers
US6800187B1 (en) 2001-05-31 2004-10-05 Novellus Systems, Inc. Clamshell apparatus for electrochemically treating wafers
JP2003129298A (ja) * 2001-10-17 2003-05-08 Matsushita Electric Ind Co Ltd メッキ液評価装置、メッキ液評価方法、電子デバイスの製造装置及び電子デバイスの製造方法
US6749739B2 (en) * 2002-10-07 2004-06-15 Eci Technology, Inc. Detection of suppressor breakdown contaminants in a plating bath
JP3694001B2 (ja) * 2003-03-07 2005-09-14 松下電器産業株式会社 メッキ方法、半導体装置の製造方法およびメッキ装置
US7332062B1 (en) * 2003-06-02 2008-02-19 Lsi Logic Corporation Electroplating tool for semiconductor manufacture having electric field control
TW200632147A (zh) 2004-11-12 2006-09-16
US7655565B2 (en) * 2005-01-26 2010-02-02 Applied Materials, Inc. Electroprocessing profile control
TWI341554B (en) 2007-08-02 2011-05-01 Enthone Copper metallization of through silicon via
US7776741B2 (en) 2008-08-18 2010-08-17 Novellus Systems, Inc. Process for through silicon via filing
US8962085B2 (en) 2009-06-17 2015-02-24 Novellus Systems, Inc. Wetting pretreatment for enhanced damascene metal filling
CN102286760B (zh) 2010-05-19 2016-10-05 诺发系统有限公司 用金属电化学填充高纵横比的大型凹入特征的方法、水溶液电镀槽溶液、电镀设备以及系统

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1274021A (zh) * 1999-05-17 2000-11-22 希普雷公司 电解铜电镀液
CN1296375A (zh) * 1999-11-12 2001-05-23 荏原优莱特科技股份有限公司 通孔填充方法
CN1507505A (zh) * 2001-05-09 2004-06-23 ӡ�����Ƽ��ɷ����޹�˾ 铜镀液及用其镀覆基板的方法
US20060283710A1 (en) * 2001-10-15 2006-12-21 Memgen Corporation Methods of and apparatus for making high aspect ratio microelectromechanical structures
WO2004107422A2 (en) * 2003-05-27 2004-12-09 Ebara Corporation Plating apparatus and plating method
CN1900377A (zh) * 2004-07-23 2007-01-24 上村工业株式会社 电镀铜浴和电镀铜的方法
CN101665965A (zh) * 2009-10-13 2010-03-10 广州杰赛科技股份有限公司 一种石墨粉镀铜的电镀装置及工艺

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
O. L U¨HN等: "Filling of microvia with an aspect ratio of 5 by copper electrodeposition", 《ELECTROCHIMICA ACTA》 *

Also Published As

Publication number Publication date
CN102286760A (zh) 2011-12-21
TW201207159A (en) 2012-02-16
US9593426B2 (en) 2017-03-14
KR20110127617A (ko) 2011-11-25
CN106245073B (zh) 2019-12-20
US20110284386A1 (en) 2011-11-24
US20150159289A1 (en) 2015-06-11
CN102286760B (zh) 2016-10-05
KR101807313B1 (ko) 2018-01-10
TWI523976B (zh) 2016-03-01
US8992757B2 (en) 2015-03-31

Similar Documents

Publication Publication Date Title
CN102286760B (zh) 用金属电化学填充高纵横比的大型凹入特征的方法、水溶液电镀槽溶液、电镀设备以及系统
KR102509652B1 (ko) Tsv들 (through silicon vias) 내로 구리의 전착을 위한 니켈 라이너 및 코발트 라이너의 전처리
KR101105485B1 (ko) 관통전극형 채움 장치 및 방법
US6709562B1 (en) Method of making electroplated interconnection structures on integrated circuit chips
CN104651893A (zh) 用于电镀的碱预处理
CN113260739A (zh) 纳米孪晶铜结构的电沉积
US20060017169A1 (en) Electroplated interconnection structures on integrated circuit chips
US20220018036A1 (en) Low temperature direct copper-copper bonding
TWI810195B (zh) 通遮罩互連線製造中的電氧化金屬移除
TWI654342B (zh) 用於塡充及缺陷控制之低銅電鍍溶液
KR20120070520A (ko) 전기도금방법
CN103038397A (zh) 通过加热衬底和冷却电解质在硅通孔（tsv）中电沉积芯片到芯片、芯片到晶片以及晶片到晶片铜互连的方法
US20150053565A1 (en) Bottom-up fill in damascene features
KR102562158B1 (ko) 높은 종횡비 패턴을 위한 구리 전착 용액 및 공정
KR101818655B1 (ko) 실리콘 관통전극의 무결함 충전방법 및 충전방법에 사용되는 구리 도금액
TW202129088A (zh) 先進封裝應用的差別對比鍍覆
US8268155B1 (en) Copper electroplating solutions with halides
KR102527712B1 (ko) 콜린계 화합물을 포함하는 도금용 평탄제 및 이를 이용한 구리 도금 방법
JP4472673B2 (ja) 銅配線の製造方法及び銅めっき用電解液
TW202122638A (zh) 用於平滑拓樸的鈷化學品
TW200536965A (en) Copper plating of semiconductor devices using intermediate immersion step

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant