CN113260739A - 纳米孪晶铜结构的电沉积 - Google Patents

纳米孪晶铜结构的电沉积 Download PDF

Info

Publication number
CN113260739A
CN113260739A CN201980087479.8A CN201980087479A CN113260739A CN 113260739 A CN113260739 A CN 113260739A CN 201980087479 A CN201980087479 A CN 201980087479A CN 113260739 A CN113260739 A CN 113260739A
Authority
CN
China
Prior art keywords
nano
substrate
current
copper
twinned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980087479.8A
Other languages
English (en)
Inventor
斯蒂芬·J·巴尼克二世
布莱恩·L·巴卡柳
贾斯廷·奥伯斯特
布万·杜阿
阿妮卡·尼科尔·诺伊曼
托马斯·安纳德·庞努斯瓦米
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lam Research Corp
Original Assignee
Lam Research Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Research Corp filed Critical Lam Research Corp
Publication of CN113260739A publication Critical patent/CN113260739A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/18—Electroplating using modulated, pulsed or reversing current
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60—Electroplating characterised by the structure or texture of the layers
    • C25D5/615—Microstructure of the layers, e.g. mixed structure
    • C25D5/617—Crystalline layers
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/001—Apparatus specially adapted for electrolytic coating of wafers, e.g. semiconductors or solar cells
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/06—Suspending or supporting devices for articles to be coated
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D21/00—Processes for servicing or operating cells for electrolytic coating
    • C25D21/12—Process control or regulation
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10—Electroplating with more than one layer of the same or of different metals
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/34—Pretreatment of metallic surfaces to be electroplated
    • C25D5/38—Pretreatment of metallic surfaces to be electroplated of refractory metals or nickel
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60—Electroplating characterised by the structure or texture of the layers
    • C25D5/605—Surface topography of the layers, e.g. rough, dendritic or nodular layers
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60—Electroplating characterised by the structure or texture of the layers
    • C25D5/605—Surface topography of the layers, e.g. rough, dendritic or nodular layers
    • C25D5/611—Smooth layers
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Manufacturing & Machinery (AREA)
  • Sustainable Development (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electroplating And Plating Baths Therefor (AREA)

Abstract

在衬底上沉积具有高密度纳米孪晶的铜结构。用于沉积纳米孪晶铜结构的电度条件可包含施加在恒定电流与没有电流之间交变的脉冲电流波形，其中没有施加电流的持续时间明显大于施加恒定电流的持续时间。在一些实现方案中，通过施加脉冲电流波形后接恒定电流波形而沉积纳米孪晶铜结构。在一些实现方案中，纳米孪晶铜结构被沉积在高度定向的基底层上，其中电镀溶液含有加速剂添加剂。在一些实现方案中，纳米孪晶铜结构被沉积在非铜晶种层上。在一些实现方案中，在相对低的流率下沉积纳米孪晶铜结构。

Description

纳米孪晶铜结构的电沉积
通过引用并入
PCT申请表作为本申请的一部分与本说明书同时提交。如在同时提交的PCT申请表中所标识的本申请要求享有其权益或优先权的每个申请均通过引用全文并入本文且用于所有目的。
技术领域
本文的实现方案涉及用于电镀材料至衬底上的方法及设备。所述衬底通常为半导体衬底且该材料通常为铜。
背景技术
在现代集成电路制造中，电化学沉积工艺已成熟发展。在二十一世纪初从铝到铜金属线互连的转变带动对日益先进的电沉积工艺和电镀工具的需求。响应于对装置金属化层中越来越小的载流线的需求，许多先进技术逐步发展。通过以通常称为“镶嵌”处理(预钝化金属化)的方法将金属电镀至非常薄的高深宽比沟槽和通孔中而形成铜线。
电化学沉积有望满足先进封装和多芯片互连技术(通常且通俗上称为晶片级封装(WLP)和硅通孔(TSV)电连接技术)的商用需求。这些技术本身面临巨大挑战，其部分归因于通常较大的特征尺寸(相比于前端工艺(FEOL)互连)和高深宽比。
根据封装特征(例如贯穿芯片连接TSV、互连重布线、或芯片与板或芯片的接合，例如倒装芯片柱)的类型和应用，在现今技术中，所电镀的特征通常大于约2微米，且其主要尺寸通常约为5-100微米(例如，铜柱可为约50微米)。对于某些芯片上结构(例如电源总线)而言，待电镀的特征可大于100微米。WLP特征的深宽比通常约为1:1(高度比宽度)或更低，尽管其可能高达约2:1，而TSV结构可具有非常高的深宽比(例如，大约20:1)。
这里提供的背景描述是为了总体呈现本公开的背景的目的。当前指定的发明人的工作在其在此背景技术部分以及在提交申请时不能确定为现有技术的说明书的各方面中描述的范围内既不明确也不暗示地承认是针对本公开的现有技术。
发明内容
本文公开了一种沉积纳米孪晶铜结构的方法。所述方法包含：使衬底的表面与电镀溶液接触；以及在所述衬底与所述电镀溶液接触时施加第一电流至所述衬底上，以在所述衬底上沉积纳米孪晶铜结构，其中所述第一电流包含在恒定电流与没有电流之间交变的脉冲电流波形。
在一些实现方案中，所述纳米孪晶铜结构包含多个(111)-定向的纳米孪晶铜晶粒。在一些实现方案中，所述脉冲电流波形中没有施加电流的持续时间至少为所述脉冲电流波形中施加恒定电流的持续时间的三倍长。在一些实现方案中，所述脉冲电流波形在以下两者之间交变：施加恒定电流的介于约0.1秒至约2秒之间的持续时间与没有施加电流的介于约0.4秒至约6秒之间的持续时间。在一些实现方案中，所述电镀溶液不含或基本上不含加速剂添加剂。在一些实现方案中，所述脉冲电流波形包含在所述恒定电流与没有电流之间交变的多个周期，以沉积具有至少5μm的厚度的所述纳米孪晶铜结构。在一些实现方案中，所述方法还包含：在所述衬底与所述电镀溶液接触时施加第二电流至所述衬底上，其中所述第二电流包含恒定电流波形。可以施加所述第一电流至所述衬底以沉积至少约1μm的第一厚度的所述纳米孪晶铜结构，并且可以在沉积所述第一厚度之后施加所述第二电流至所述衬底以沉积第二厚度的所述纳米孪晶铜结构。在一些实现方案中，所述衬底包含扩散阻挡层，所述纳米孪晶铜结构沉积于所述扩散阻挡层上，所述扩散阻挡层具有多个柱状晶粒结构。所述电镀溶液可以包含加速剂添加剂。在一些实现方案中，所述衬底包含铜晶种层，所述纳米孪晶铜结构沉积于所述铜晶种层上，所述铜晶种层具有多个<111>晶粒结构。所述电镀溶液可以包含加速剂添加剂。在一些实现方案中，所述衬底包含钴晶种层，所述纳米孪晶铜结构沉积于所述钴晶种层上。在一些实现方案中，使所述衬底与所述电镀溶液接触是在介于约30cm/s至约70cm/s之间的流率下进行。
另一方面涉及一种设备。该设备包含：电镀槽，其用于容纳电镀溶液；衬底保持器，其用于在电镀期间支撑衬底；以及电源，其用于在电镀期间施加电流至所述衬底上。所述设备还包含控制器，该控制器被配置有用于执行以下操作的指令：使衬底的表面与所述电镀溶液接触；以及在所述衬底与所述电镀溶液接触时施加第一电流至所述衬底上，以在所述衬底上沉积纳米孪晶铜结构，其中所述第一电流包含在恒定电流与没有电流之间交变的脉冲电流波形。
在一些实现方案中，所述脉冲电流波形中没有施加电流的持续时间至少为所述脉冲电流波形中施加恒定电流的持续时间的三倍长。在一些实现方案中，所述电镀溶液不含或基本上不含加速剂添加剂。在一些实现方案中，所述控制器进一步配置有用于执行以下操作的指令：在所述衬底与所述电镀溶液接触时施加第二电流至所述衬底上，其中所述第二电流包含恒定电流波形。在一些实现方案中，所述衬底包含基底层，所述纳米孪晶铜结构沉积于所述基底层上，所述基底层为具有多个柱状晶粒结构的扩散阻障层或者具有多个＜111＞晶粒的铜晶种层。
以下参照附图进一步描述这些及其他方面。
附图说明
图1显示了具有高密度纳米孪晶化晶粒结构的铜柱的横截面扫描式电子显微镜(SEM)图。
图2显示了具有低密度纳米孪晶化晶粒结构的铜柱的横截面SEM图。
图3根据一些实现方案显示了沉积纳米孪晶铜结构的示例性方法的流程图。
图4A-4C根据一些实现方案显示了用于在电镀期间形成纳米孪晶的序列中的铜晶粒结构的横截面示意图。
图5A根据一些实现方案显示了在用于沉积纳米孪晶铜结构的脉冲电流波形中随时间而变化的施加电流的图形。
图5B根据一些实现方案显示了在用于沉积纳米孪晶铜结构的脉冲电流波形后接恒定电流波形中随时间而变化的施加电流的图形。
图6A-6C根据一些实现方案显示了使用脉冲波形达3μm后接恒定电流波形、脉冲波形达1μm后接恒定电流波形、以及仅使用恒定电流波形所沉积的30μm厚的铜柱的横截面SEM图。
图7显示了具有高密度纳米孪晶化晶粒结构的铜重分布层的横截面SEM图。
图8A根据一些实现方案显示了沉积在基底层上的纳米孪晶铜结构的横截面示意图。
图8B显示了沉积在高度柱状扩散阻挡层上的纳米孪晶铜结构的横截面穿透式电子显微镜(TEM)图。
图9显示了钴晶种层上的具有高密度纳米孪晶化晶粒结构的铜重分布层的横截面SEM图。
图10根据一些实现方案显示了可在其中进行电镀的电镀槽的示例的示意图。
图11根据一些实现方案显示了示例性电沉积设备的俯视示意图。
图12显示了另一示例性电沉积设备的俯视示意图。
具体实施方式
在本公开内容中，术语“半导体晶片”、“晶片”、“衬底”、“晶片衬底”以及“部分加工的集成电路”可互换地使用。本领域技术人员应理解：术语“部分加工的集成电路”可指在其上的集成电路制造的许多阶段中的任一阶段期间的硅晶片。用于半导体装置产业中的晶片或衬底通常具有200mm、或300mm或450mm的直径。以下的详细说明假设在晶片上实现本公开内容。然而，实现方案并非如此受限。工件可为各种外形、尺寸以及材料。除了半导体晶片之外，可利用本公开内容的其他工件包含各种对象，例如印刷电路板等。
前言
材料、处理、以及设备的进步已带来封装技术的创新。晶片级封装、凸块(bumping)、重分布层、扇出(fan out)、以及硅通孔是先进封装中所使用的一些技术。在许多情况下，集成电路封装涉及晶片级封装(WLP)，其为使用相对大的特征(通常在微米级)的电连接技术。WLP特征的示例包含重布线、凸块、以及柱体。WLP应用以及先进封装应用中的这些特征可包含铜。铜因其高导电性、热传能力、以及低成本而通常用于金属连接装置中。
在典型的电镀处理中，衬底被施加阴极偏置，并使衬底与含有待镀覆的金属的离子的电镀溶液相接触。金属的离子在衬底表面处电化学还原而形成金属层。该金属层可以是铜层。本发明的所电镀的铜可用于晶片级封装应用以及先进封装应用中。
纳米孪晶铜
晶体缺陷可能被引入材料中，其可能影响材料的机械、电气、及光学特性。孪晶化(twinning)可发生于晶体结构的两个部分彼此对称关联的材料中。在面心立方(FCC)晶体结构中(包含铜的晶体结构)，相干孪晶边界可形成为(111)镜面，(111)面的常态堆叠序列相对于该镜面而反转。换言之，相邻晶粒是横跨层状的(111)-结构中的相干孪晶边界而呈镜像。孪晶以逐层方式生长，其沿着横向(111)晶面而延伸，其中孪晶厚度约为几纳米，因此称为“纳米孪晶”。纳米孪晶铜(nt-Cu)呈现出优异的机械和电气特性，并且可用于晶片级封装以及先进封装设计中的各种应用中。
与具有常规晶粒边界的铜相比，纳米孪晶铜具备强机械性质，包括高强度及高拉伸延展性。纳米孪晶铜还表现出高导电性，其可归因于孪晶边界导致比晶粒边界更不显著的电子散射。另外，纳米孪晶铜表现出高热稳定性，其可归因于孪晶边界具有比晶粒边界更低的量级的过剩能量。此外，纳米孪晶铜促成高铜原子扩散性，其对于铜与铜之间的直接接合是有用的。纳米孪晶铜还表现出对电迁移效应的高抵抗性，其可归因于孪晶边界使得电迁移效应所诱导的原子扩散变慢。纳米孪晶铜表现出对晶种蚀刻的强抵抗性，其在细线重分布层应用中会是重要的。纳米孪晶铜还表现出低杂质掺入，其因与纳米孪晶铜的焊接反应而导致较少的柯肯德尔空洞(Kirkendall voids)。
在一些实现方案中，纳米孪晶铜能够实现直接的铜-铜接合。这样的铜-铜接合可以在低温、中等压力、以及较低接合力/时间下发生。通常，铜结构的沉积会导致粗糙的表面。在一些实现方案中，在铜-铜接合之前，可以在纳米孪晶铜的电沉积之后进行电抛光处理以实现平滑的表面。在具有平滑表面的情况下，纳米孪晶铜结构可以用于铜-铜接合，其中接合时间较短、温度较低、且孔洞较少。
图1显示了具有高密度纳米孪晶化晶粒结构的铜柱的横截面SEM图。可以利用任何合适的显微镜技术(例如电子显微镜技术)来观察纳米孪晶化晶粒结构的存在。铜柱包含若干高且呈柱状的次微米级的晶粒。例如，这些晶粒可具有介于约1nm至约1000nm之间的直径。如图1中的SEM图所示，这些晶粒是高度柱状的，且具有高密度的内生纳米孪晶。高度柱状的晶粒可具有相对大的直径以及相对大的高度。例如，高度柱状的晶粒的平均直径可以介于约0.2μm至约20μm之间，且高度柱状的晶粒的平均高度可介于约1μm至约200μm之间。
由彼此平行或至少基本上彼此平行的高密度孪晶层状结构而观察到高密度的纳米孪晶。成对的相邻的暗线和明线可构成纳米孪晶，且纳米孪晶可沿堆叠方向(例如沿[111]晶轴)堆叠而形成晶粒。可形成平行于铜柱的(111)表面的纳米孪晶。平均片层厚度为约几纳米至约数百纳米不等。例如，平均片层厚度可介于约5nm至约100nm之间。片层结构的平均长度可为数十纳米至数十微米不等。例如，平均片层长度可小至50nm而大至20μm、或为柱状晶粒的整个宽度。
图2显示了具有低密度纳米孪晶化晶粒结构的铜柱的横截面SEM图。该铜柱包含若干次微米级的晶粒，其中这些晶粒是随机定向的。通过彼此平行或至少基本上彼此平行的低密度孪晶层状结构，观察到低密度的纳米孪晶。换言之，通过没有沿堆叠方向堆叠的纳米孪晶，观察到低密度的纳米孪晶。
纳米孪晶铜结构的特征可在于包含多个纳米孪晶的多个(111)-定向的结晶铜晶粒。在一些实现方案中，多个(111)-定向的结晶铜晶粒包含高密度的纳米孪晶。如本文所使用的，“高密度的纳米孪晶”可以指：具有利用合适的显微镜技术而观察到的至少数十或数百个彼此平行或至少基本上彼此平行的纳米孪晶的铜结构。
可利用合适的技术(例如电子背向散射绕射(EBSD分析)来表征结晶铜晶粒的晶体方向。在一些实现方案中，晶体方向图可以反极图(IPF)图形的形式显示。纳米孪晶铜结构可包含主要为(111)-定向的晶粒。
用于形成纳米孪晶铜杂的电镀条件
可再现且高产能的纳米孪晶铜结构的形成一直是具有挑战性的。然而，可控制本发明中的电镀条件以在可接受的电镀速率下可再现地电镀纳米孪晶铜结构，以实现高产能。因此，在导致铜结构中的高密度纳米孪晶的电镀条件下沉积铜结构。其中一些电镀条件包含(但不限于)电镀溶液化学品、下伏的基底层的晶体结构和定向、以及在电镀期间施加至衬底的电流的波形。用于沉积纳米孪晶铜结构的其他电镀条件还可以包含电镀溶液在接触衬底时的流动状态、温度、以及化学预处理，如浸渍于抑制剂中，或利用丙酮、酸、食人鱼溶液(piranha solution)、或某些其他清洁剂进行清洁。
本公开涉及在导致铜结构中的高密度纳米孪晶的电镀条件下沉积铜结构。可通过施加电流至与电镀溶液相接触的衬底而形成这样的纳米孪晶铜结构，其中该电流具有脉冲波形。该脉冲波形在一系列周期中在恒定电流(Ion)与无电流(Ioff)之间交变，其中每一周期无施加电流的持续时间明显大于施加恒定电流的持续时间。在一些实现方案中，所施加的恒定电流的电流密度介于约2A/dm2至约8A/dm2之间。在一些实现方案中，电镀溶液不含或基本上不含加速剂添加剂。通过施加具有脉冲波形的电流并且接着施加具有恒定电流波形的电流，可形成纳米孪晶铜结构。此外，纳米孪晶铜结构可被沉积在衬底的高度定向的基底层上，其中与衬底相接触的电镀溶液可以包含加速剂添加剂。高度定向的基底层可以包含具有多个柱状颗粒结构的扩散阻挡层、或具有多个＜111＞晶粒结构的铜晶种层。在一些实现方案中，纳米孪晶铜结构还可以被沉积在钴晶种层上。在一些实现方案中，可以低流率(例如约70cm/s或更低的流率)沉积纳米孪晶铜结构。
图3根据一些实现方案显示了沉积纳米孪晶铜结构的示例性方法的流程图。可按不同的顺序、和/或利用不同的、更少的、或额外的操作来执行程序300中的操作。可以在电镀设备中执行程序300中的操作。电镀设备可以包含电镀槽，其被配置成在将铜电镀至衬底上时容纳电镀溶液。电镀设备还可以包含用于在电镀期间支撑衬底的衬底支座、以及用于在电镀期间施加电流至衬底的电源。电镀设备的示例在图10-12中进行说明，这些电镀设备可配置成执行程序300中的操作。电镀设备的一示例为由Lam Research Corporation(Fremont,CA)所制造且可从其获得的
Figure BDA0003141234630000081
电镀系统。
在程序300的框310，使衬底的表面与电镀溶液接触。衬底和电镀溶液可被容纳或保持于电镀室中。在一些实现方案中，将衬底浸入电镀溶液中，且衬底由衬底保持器或保持夹具所保持。可在电镀室中设置阳极以使得衬底表面在电镀期间与阳极分隔开。电镀溶液可流入电镀室中并接触衬底表面。
在电镀具有高密度纳米孪晶的铜的执行过程中，用于电镀铜的电镀溶液的控制和组成会是重要的。通常，在给定的电镀溶液(其也可被称为电解液)中存在许多成分。例如，电镀溶液的组成可包含铜盐、酸、以及有机添加剂。铜盐为用于沉积的铜源。示例性铜盐包含(但不限于)硫酸铜、甲磺酸铜、焦磷酸铜、丙磺酸铜等。如本文所使用的，铜离子的浓度反映铜阳离子的浓度(每单位体积的质量)，而不包括与铜阳离子相关的任何阴离子的质量。酸通常用于控制电镀浴的电导率。示例性的酸包含(但不限于)硫酸和甲磺酸。在一些实现方案中，电镀溶液含有卤离子，其可用作桥梁以协助某些有机添加剂吸附至衬底表面上。示例性的卤离子包含(但不限于)氯离子、溴离子、碘离子、及其组合。在一些实现方案中，电镀溶液含有络合剂，其可与铜离子结合并形成可溶性络合物。示例性d络合剂包含(但不限于)乙二胺四乙酸(EDTA)、氨三乙酸(NTA)、柠檬酸和谷氨酸。有机添加剂对于达成期望的冶金、膜均匀性、缺陷控制以及填充性能会是重要的。示例性的有机添加剂通常包含抑制剂和加速剂以及可能包含整平剂。
虽然不希望受限于任何理论或作用机制，但相信，抑制剂(单独或与其他电镀浴添加剂的组合)为表面动力极化化合物，其可造成衬底-电解液界面各处的压降大幅增加，尤其是在与表面化学吸附卤化物(如氯化物或溴化物)共同存在时。卤化物可用作介于抑制剂分子与衬底表面之间的桥梁。抑制剂具有下面两种作用：(1)增加衬底表面存在有抑制剂的区域相对于无抑制剂的区域的表面极化；以及(2)整体增加衬底表面的极化。增加的极化(局部和/或整体)对应于增加的电阻率/阻抗，因此使在特定施加的电位下的电镀较慢。相信，抑制剂不会被掺入沉积铜结构中，但抑制剂可能会随着时间缓慢地减少。抑制剂通常为相对大的分子，且在许多情况中具有聚合物的本质(如聚环氧乙烷、聚环氧丙烷、聚乙二醇、聚丙二醇等)。抑制剂的其他示例包含具有含S-官能基和/或含N-官能基的聚环氧乙烷与聚环氧丙烷、聚环氧乙烷与聚环氧丙烷的嵌段聚合物等。抑制剂可具有直链结构或支链结构。在市售的抑制剂溶液中通常同时存在着具有各种分子量的抑制剂分子。部分由于抑制剂的大尺寸，这些化合物以相对慢的速度扩散进入凹陷特征中。
虽然不希望受限于任何理论或作用机制，但相信，加速剂(单独或与其他电镀浴添加剂的组合)倾向局部地降低与抑制剂存在相关的极化效应，由此局部地增加电沉积速率。在加速剂吸附最集中的区域中极化效应的降低最显著(即，极化的降低为吸附的加速剂的局部表面浓度的函数)。示例性的加速剂包含(但不限于)二巯基丙磺酸、二巯基乙磺酸、巯基丙磺酸、巯基乙磺酸、二-(3-磺丙基)二硫(SPS)、及其衍生物。虽然加速剂会变得强烈地吸附至衬底表面且通常因电镀反应而变得横向表面不可移动，但加速剂通常不会被掺入到所沉积的铜结构中。因此，当沉积铜时加速剂会留在表面上。当填充凹部时，凹部内的表面上的局部加速剂浓度增加。相比于抑制剂，加速剂倾向为较小的分子且表现出较快速地扩散进入凹陷特征中。
虽然不希望受限于任何理论或作用机制，但相信，整平剂(单独或与其他电镀浴添加剂的组合)用作抑制剂，以抵消与加速剂相关的去极化效应，尤其是在场域中及特征的侧壁处。整平剂可局部增加衬底的极化/表面阻抗，由此在存在整平剂的区域中表现出局部电沉积反应。整平剂的局部浓度在某种程度上由质量传输所决定。因此，整平剂主要作用在具有从表面突出的几何特征的表面结构上。该作用使电沉积层的表面“平滑”。相信，整平剂在衬底表面处以等于或接近于扩散限制速率的速率进行反应或被消耗，因此整平剂的连续供给通常有利于维持各时间点的均匀电镀状态。整平剂化合物大致上基于其电化学功能与影响而归类为整平剂，且不需要特定的化学结构或配方。然而，整平剂通常包含一或多个氮、胺、酰亚胺或咪唑，且还可包含硫官能基。某些整平剂包含一或更多的五元与六元环和/或共轭有机化合物衍生物。氮基团可形成环结构的一部分。在含胺的整平剂中，胺类可为伯、仲或叔烷基胺。另外，胺可为芳基胺或杂环胺。胺的示例包含(但不限于)二烷基胺、三烷基胺、芳烷基胺、三唑类、咪唑、三唑、四唑、苯并咪唑、苯并三唑、哌啶、吗啉、哌嗪、吡啶、噁唑、苯并噁唑、嘧啶、喹啉、以及异喹啉。咪唑与吡啶可以是特别有用的。整平剂化合物还可以包含乙醇基团。例如，整平剂可包含通用主链(类似于例如在聚乙二醇或聚环氧乙烷中所见的主链)以及功能性地安插至链上的胺片段(如健那绿B(Janus Green B))。环氧化物的示例包含但不限于表卤代醇(如例如表氯醇和表溴醇)、以及聚环氧化物化合物。具有两或更多环氧化物部分的聚环氧化物化合物会是特别有用的，该两或更多环氧化物部分通过含醚键连接在一起。某些整平剂化合物是聚合性的，而某些是非聚合性的。聚合性整平剂化合物的示例包含(但不限于)聚乙烯亚胺、聚酰胺胺、以及胺与各种氧环氧化物或硫化物的反应产物。非聚合性整平剂的一示例为6-巯基-己醇。整平剂的另一示例为聚乙烯吡咯烷酮(PVP)。
以组合的方式使用抑制剂、加速剂和整平剂可使得能在没有孔隙的情况下由下往上地沉积铜结构，且同时得到相对平坦的沉积表面。添加剂供应商通常将添加剂化合物的确切特性(identity)/组成当作商业秘密进行维护，因此与这些化合物的确切本质相关的信息无法为公众所知。
然而，当沉积纳米孪晶铜结构时，本发明的电镀溶液在电镀溶液中不含或基本上不含加速剂添加剂。如本文所使用的，“基本上不含”可以指等于或少于约5ppm的加速剂浓度。在一些实现方案中，加速剂添加剂的浓度介于约0ppm至约5ppm之间，且抑制剂添加剂的浓度介于约30ppm至约300ppm之间。在一些替代实现方案中，当在其上沉积纳米孪晶铜结构的下伏基底层为高度定向时，本发明的电镀溶液可含有加速剂添加剂。在这样的情况下，加速剂添加剂的浓度可以等于或大于约5ppm、或介于约5ppm至约40ppm之间。
可以使电镀溶液流入电镀槽中以接触衬底的表面。电镀设备可配置成使电镀溶液能够在朝向或垂直于衬底表面的方向上流动。在一些实现方案中，在电镀期间，可以使电镀溶液从带通道的离子阻性元件的孔洞流出。可控制电镀溶液的流率或流动速度以促进纳米孪晶铜结构中的纳米孪晶的形成。与较高的流率相比，在电镀期间以较低流率与衬底接触可促成较高密度的纳米孪晶。在一些实现方案中，电镀溶液的流动速度为等于或低于约70cm/s、或等于或低于约30cm/s。换言之，流动速度可为介于约30cm/s至约70cm/s之间。在一些实现方案中，电镀溶液的流率为等于或低于约每分钟50升、等于或低于约每分钟20公升、或介于约每分钟20升至约每分钟50升之间。
在程序300的一些实现方案中，可在使衬底与电镀溶液相接触之前对衬底进行化学预处理。化学预处理可以使得在沉积纳米孪晶铜结构时的纳米孪晶密度增加。在一些实现方案中，通过将衬底浸入具有抑制剂添加剂的溶液中而进行化学预处理。在一些实现方案中，通过使用丙酮、酸、食人鱼溶液(piranha solution)、或某些其他合适的清洁溶液进行清洁而对衬底进行化学预处理。
在程序300的框320，当衬底与电镀溶液接触时将第一电流施加至衬底，以在衬底上沉积纳米孪晶铜结构，其中第一电流包含在恒定电流与无电流之间交变的脉冲电流波形。在电镀期间，以使得铜沉积于衬底(其作为阴极)上的方式供应电流和/或电压至电镀设备。可以在电镀期间调制所施加的电流。可通过功率源或电源而提供所施加的电流。
可通过施加使用脉冲电流波形的第一电流而在衬底上沉积纳米孪晶铜结构。第一电流具有在恒定电流(Ion)与无电流(Ioff)之间交变的脉冲电流波形。第一电流提供具有介于约1A/dm2至约12A/dm2之间、介于约2A/dm2至约8A/dm2之间、或约4A/dm2的电流密度的直流电(DC)。对电流密度进行控制以促进纳米孪晶在纳米孪晶铜结构中形成。对于促进在可接受的电镀速率下形成纳米孪晶而言，最小电流密度(例如2A/dm2)会是必须的，而最大电流密度(例如8A/dm2)会抑制纳米孪晶的形成。
在脉冲波形中，没有施加电流的持续时间(Toff)明显大于施加恒定电流的持续时间(Ton)。在一些实现方案中，没有电流的持续时间至少为有恒定电流的持续时间的三倍长。在一些实现方案中，没有施加电流的持续时间可以介于约0.3秒至约8秒之间、或介于约0.4秒至约6秒之间、或介于约0.5秒至约5秒之间。在一些实现方案中，施加恒定电流的持续时间可以介于约0.05秒至约2.5秒之间、介于约0.1秒至约2秒之间、或介于约0.1秒至约1.5秒之间。脉冲电流波形的Ton/Toff的示例可以为0.1/0.5、0.2/1、0.5/2、1/4、或1.5/6，且电流密度为约4A/dm2。可对Ton/Toff的持续时间进行调谐，以在可接受的电镀速率下实现高密度的纳米孪晶。对于足够高产能的应用而言，可接受的电镀速率可为每分钟至少约0.1μm、每分钟至少约0.15μm、每分钟至少约0.2μm、或每分钟至少约0.5μm。
使脉冲电流波形中的交变的恒定电流与无电流的循环重复进行，直到沉积了期望厚度的纳米孪晶铜结构为止。在一些实现方案中，重复进行至少约500个循环、重复进行至少约1000个循环、重复进行至少约2000个循环、或重复进行至少约3000个循环。在一些实现方案中，纳米孪晶铜结构的厚度为至少若干微米。例如，通过使用脉冲电流波形的第一电流所沉积的纳米孪晶铜结构的厚度为至少约1μm、至少约2μm、以及至少约3μm。在一些实现方案中，通过使用脉冲电流波形的第一电流所沉积的纳米孪晶铜结构的厚度高达约3μm，以获得密度增大的纳米孪晶。
不受任何理论限制下，脉冲电流波形促进(111)-定向的纳米孪晶铜晶粒的生长。图4A-4C根据一些实现方案显示了用于在电镀期间形成纳米孪晶的序列中的铜晶粒结构的横截面示意图。图4A—4B显示了单一电镀循环，而图4C显示了多个电镀循环。在图4A中，在电镀期间施加恒定电流达Ton的持续时间，其中所施加的恒定电流驱动电镀溶液中的铜离子形成铜金属的反应。在施加恒定电流期间，铜被沉积成使得铜晶粒结构以各种晶体方向定向。铜晶粒结构的晶体方向的示例包含(110)、(100)、及(111)。在图4B中，在施加恒定电流之后不施加电流达Toff的持续时间。当不施加电流时，铜原子可重新排列并且使内应力松弛，从而使铜晶粒结构能够松弛至其最低能量状态。因此，铜晶粒结构通常松弛为(111)的晶体方向，其在能量上较为有利。当晶体结构的内应力放松时，孪晶化是在纳米尺度下发生。Toff的持续时间足够长以实现纳米孪晶化。然而，Toff的持续时间不得过长而使得电镀速率降至低于可接受的产量。此外，Toff的持续时间不得过长而使得衬底暴露于电镀溶液达过长时段，其会导致各种材料(例如聚合物光致抗蚀剂)劣化。在图4C中，执行在恒定电流与无电流之间交变的多个循环。利用脉冲序列Ton/Toff以执行这些循环中的每一个。纳米孪晶在(111)-定向的铜晶粒中生长，并沿着[111]晶轴以逐层方式堆叠，从而形成期望厚度的纳米孪晶铜结构。
图5A根据一些实现方案显示了用于沉积纳米孪晶铜结构的脉冲电流波形中随时间而变化的施加电流的图形。脉冲电流波形显示在恒定电流与无电流之间交变的直流电的施加情况。可对恒定电流的电流密度、每一周期的恒定电流持续时间、以及每一周期的无电流持续时间进行微调，以在所沉积的铜结构中得到高密度的纳米孪晶。例如，恒定电流的电流密度为约4A/dm2、每一周期的恒定电流持续时间为约0.1秒、且每一周期的无电流持续时间为约0.5秒。脉冲电流波形中的这种条件使得能形成高密度纳米孪晶。
回到图3，在程序300的框330，在衬底与电镀溶液相接触时选择性地施加第二电流至衬底，其中第二电流包含恒定电流波形。在施加第二电流以沉积第二厚度的纳米孪晶铜结构之前，可将第一电流施加至衬底以沉积至少约1μm的第一厚度的纳米孪晶铜结构。恒定电流波形提供恒定电流，其具有介于约1A/dm2至约12A/dm2之间、介于约2A/dm2至约8A/dm2之间、或约4A/dm2的电流密度。
图5B根据一些实现方案显示了在用于沉积纳米孪晶铜结构的脉冲电流波形后接恒定电流波形中随时间而变化的施加电流的图形。所施加的电流显示出在恒定电流与无电流之间交变的脉冲电流波形，其后为恒定电流波形。恒定电流波形的恒定电流可具有约4A/dm2的电流密度，且恒定电流的持续时间可持续直到沉积期望厚度的铜结构为止。脉冲电流波形和恒定电流波形中的这种条件导致高密度纳米孪晶的形成。
当从脉冲电流波形转变为恒定电流波形时，令人惊奇的是，高密度纳米孪晶可继续形成。因此，从脉冲电流波形转变为恒定电流波形不会阻止纳米孪晶形成。通常，施加恒定电流不会在铜结构中导致纳米孪晶化。然而，在施加脉冲电流波形之后施加恒定电流波形可在铜结构中产生纳米孪晶。不受任何理论限制下，由于下伏层含有多个(111)-定向纳米孪晶铜晶粒，因此即使施加恒定电流波形，纳米孪晶铜结构中的纳米孪晶化仍可继续进行。含有多个(111)-定向纳米孪晶铜晶粒的下伏层提供堆叠图案，其即使在从脉冲电流波形转变为恒定电流波形时仍持续传播。
可在利用脉冲电流波形以形成第一厚度的纳米孪晶铜结构之后，进行从脉冲电流波形转变为恒定电流波形的操作。在一些实现方案中，第一厚度的纳米孪晶铜结构可为至少约0.2μm、至少约0.5μm、至少约1μm、至少约3μm、至少约5μm、介于约0.5μm至约10μm之间、介于约1μm至约5μm之间、或可能小至约0.1μm。在一些实现方案中，较大的厚度可提供较高密度的纳米孪晶，其中3μm的第一厚度可提供比1μm的第一厚度更佳的性能。纳米孪晶铜结构的第二厚度可大于纳米孪晶铜结构的第一厚度。纳米孪晶铜结构的第二厚度可以为纳米孪晶铜结构的期望厚度与第一厚度之间的差。例如，在铜柱的期望厚度为30μm且利用脉冲电流波形沉积5μm的铜柱的情况下，第二厚度可为25μm。第二厚度可以为纳米孪晶铜结构的剩余厚度，其中该剩余厚度是利用恒定电流波形沉积的。
利用脉冲电流波形电镀期望厚度的纳米孪晶铜结构可能过于缓慢。当电镀纳米孪晶铜结构时，利用恒定电流波形电镀第二厚度的纳米孪晶铜结构可使有效电镀速率增大且使产能增加。在一些实现方案中，使用第一电流(脉冲电流波形)和第二电流(恒定电流波形)沉积纳米孪晶铜结构时的有效电镀速率为每分钟至少约0.3μm、每分钟至少约0.5μm、每分钟至少约0.7μm、每分钟至少约1μm、或介于每分钟约0.5μm至每分钟约1μm之间。
图6A根据一些实现方案显示了30μm厚的铜柱的横截面SEM图。通过施加脉冲电流波形而沉积该铜柱达约3μm。脉冲电流波形施加多个以下周期：0.1秒的恒定电流，后接约0.4秒的无电流，其中恒定电流具有4A/dm2的电流密度。通过施加恒定电流波形而沉积剩余厚度。如图6A所示，高密度的纳米孪晶在铜柱中生长，且具有相对小的起始层。“起始层”在沉积起始时晶粒随机定向且非纳米孪晶处观察到。
图6B根据一些实现方案显示了30μm厚的铜柱的横截面SEM图。通过施加脉冲电流波形而沉积该铜柱达约1μm。脉冲电流波形施加多个以下周期：0.1秒的恒定电流，后接约0.4秒的无电流，其中该恒定电流具有4A/dm2的电流密度。通过施加恒定电流波形而沉积剩余厚度。如图6B所示，高密度的纳米孪晶在铜柱中生长，且具有相对小的起始层。
图6C根据一些实现方案显示了30μm厚的铜柱的横截面SEM图。通过施加具有4A/dm2的电流密度的恒定电流波形而沉积该铜柱。如图6C所示，非纳米孪晶铜的零散区域延伸超过若干微米且高达至少20μm而进入大部分铜柱中。可在铜柱中观察到一些纳米孪晶现象，但不良的起始层导致许多非纳米孪晶区域。
回到图3的程序300，可对各种电镀条件进行控制以影响纳米孪晶铜结构中的纳米孪晶形成。在一些实现方案中，衬底温度的控制可使纳米孪晶的密度增加或减小。温度过高可能使得纳米孪晶的密度减小，且温度过低可能使得纳米孪晶的密度减小。在一些实现方案中，衬底温度可为介于约10℃至约45℃之间、或介于约20℃至约35℃之间。不受任何理论限制下，较低的温度可使得纳米孪晶之间的间距减小，从而使密度增大。
程序300可以用于制造WLP或其他先进封装设计中的各种封装特征的铜结构。其中一些封装特征可以包含(但不限于)铜导线、重布线(RDL)、以及不同尺寸的柱体。这样的柱体可以包含：微型柱体、标准柱体、整合的高密度扇出(fan-out)结构、以及巨型柱体。在一些实现方案中，通过程序300所沉积的纳米孪晶铜结构可以为铜柱、重分布层、或凸块下金属层(under-bump metallization)。这样的纳米孪晶铜结构的尺寸可以为约几微米至若干微米(a few to several microns)。可沉积各种不同深宽比以及尺寸的本发明所述的纳米孪晶铜结构。在一些实现方案中，纳米孪晶铜结构具有至少约5μm的厚度。
图7显示了具有高密度纳米孪晶化晶粒结构的铜重分布层的横截面SEM图。该铜重分布层具有5μm的厚度且利用脉冲电流波形而形成。脉冲电流的示例在图5A中描述。可由长竖直柱状晶粒结构以及水平孪晶彼此堆叠的若干图案而观察到铜重分布层中的纳米孪晶。可由横跨晶粒结构的明暗线观察到水平孪晶。
回到图3的程序300，可通过在高度定向的基底层上进行沉积而形成纳米孪晶铜结构。在将纳米孪晶铜结构沉积于高度定向基底层上的情况下，用于沉积纳米孪晶铜结构的电镀条件可能与沉积在其他类型的膜层上时不同。在一些实现方案中，在高度定向基底层上进行沉积时的电镀溶液可能与在其他类型的膜层上进行沉积时不同。在一些实现方案中，在高度定向基底层上进行沉积时的施加电流波形可能与在其他类型的膜层上进行沉积时不同。
高度定向基底层可以为纳米孪晶铜结构沉积于其上的下伏层。高度定向基底层可具有相似于纳米孪晶铜结构的晶体特性。这些晶体特性可以包含(但不限于)下伏基底层中的晶粒结构的方向与形状。在一些实现方案中，当基底层包含多个柱状晶粒结构时，该基底层可被视为“高度定向的”。在一些实现方案中，当基底层在面心立方结构中包含多个＜111＞晶粒结构时，该基底层可被视为“高度定向的”。不受任何理论限制下，这些晶粒结构的方向产生促进(111)-定向的纳米孪晶生长的堆叠排列。
在一些实现方案中，高度定向基底层为具有多个柱状晶粒结构的扩散阻挡层。扩散阻挡层中的材料的示例包含(但不限于)钛(Ti)、钛钨(TiW)、氮化钛(TiN)、钽(Ta)、以及氮化钽(TaN)。在一些实现方案中，高度定向基底层为具有多个＜111＞晶粒结构的铜晶种层。通常，利用不含或至少基本上不含加速剂添加剂的电镀溶液以沉积纳米孪晶铜结构。换言之，加速剂添加剂的存在通常会抑制铜结构中的纳米孪晶形成。然而，当在具有柱状晶粒结构的高度定向基底层(例如扩散阻挡层)、或具有＜111＞晶粒结构的铜晶种层上沉积时，可利用含有加速剂添加剂的电镀溶液以沉积纳米孪晶铜结构。电镀溶液中的加速剂添加剂的存在在各种电镀操作中会是有用的，且倾向于促进特征的由下而上的无孔隙填充。因此，当下伏基底层为高度定向时，可利用加速剂添加剂以沉积具有高密度纳米孪晶的铜结构。
在高度定向基底层为具有多个柱状晶粒结构的扩散层或具有多个＜111＞晶粒结构的铜晶种层的一些实现方案中，纳米孪晶铜结构利用恒定电流波形进行沉积。在高度定向基底层为具有多个柱状晶粒结构的扩散层或具有多个＜111＞晶粒结构的铜晶种层的一些实现方案中，纳米孪晶铜结构利用与框320的第一电流不同的脉冲电流波形进行沉积。
图8A根据一些实现方案显示了沉积在基底层上的纳米孪晶铜结构的横截面示意图。使基底层形成于衬底上，其中该基底层可以是高度定向的，且具有特定晶体结构和晶粒方向。该晶体结构和晶粒方向在电镀溶液含有加速剂添加剂时可促进铜电镀过程中的(111)-定向的纳米孪晶的生长。例如，基底层可包含多个柱状晶粒结构或多个＜111＞晶粒结构。在一些实现方案中，基底层为具有多个柱状晶粒结构的扩散阻挡层或具有多个＜111＞晶粒结构的铜晶种层。如图8A所示，纳米孪晶铜结构被沉积在基底层上。不论电镀溶液是否含有加速剂添加剂，当沉积于高度定向基底层上时可形成铜结构中的高密度纳米孪晶。
图8B显示了沉积在高度柱状扩散阻挡层上的纳米孪晶铜结构的横截面透射电子显微镜(TEM)图。可利用合适的基于显微镜的技术观察柱状晶粒结构。扩散阻挡层的TEM图显示了彼此相邻的竖直定向晶粒结构，其中在图8B中标记晶粒结构的轮廓以显示晶粒结构的形状。在高度柱状扩散阻挡层上沉积纳米孪晶铜结构，其中在电镀溶液中使用双-(3-磺丙基)二硫化物(SPS)作为加速剂添加剂以沉积纳米孪晶铜结构。
回到图3的程序300，可通过在非铜晶种层上沉积而形成纳米孪晶铜结构。非铜晶种层也可被称为“非铜晶种”、“非铜衬垫”、或“非铜衬垫层”。非铜晶种层可包含导电材料，例如钌(Ru)、金(Au)、或钴(Co)。该导电材料可比铜更具电阻性。在一些实现方案中，非铜晶种层包含钴。可将纳米孪晶铜结构沉积于钴晶种层上，而非沉积于铜晶种层上。这显示出纳米孪晶铜结构可被沉积于未必具有与铜相同的晶体性质的异质金属材料上。在一些实现方案中，可利用脉冲电流波形或脉冲电流波形后接恒定电流波形以在非铜晶种层上沉积纳米孪晶铜结构。在一些实现方案中，可利用不含或基本上不含加速剂添加剂的电镀溶液以在非铜晶种层上沉积纳米孪晶铜结构。使用前述程序300中所述的电镀条件，可将纳米孪晶铜结构沉积在晶种层上，不论晶种层为铜晶种层还是钴晶种层。
图9显示了钴晶种层上的具有高密度纳米孪晶化晶粒结构的铜重分布层的横截面SEM图。在SEM图中的柱状晶粒结构中观察到高密度的纳米孪晶。铜重分布层具有20μm的宽度以及5μm的厚度。具有高密度纳米孪晶的铜重分布层被沉积在钴晶种层上。使用在恒定电流与无电流之间交变的脉冲电流波形以沉积铜重分布层，其中每一周期所施加的恒定电流的持续时间为0.1秒，且每一周期无施加电流的持续时间为0.5秒。脉冲电流波形中的恒定电流的电流密度为4A/dm2。
用于电镀的设备
可根据本文所述实现方案而使用许多设备配置。图10根据一些实现方案显示了可在其中进行电镀的电镀槽的示例的示意图。通常，电镀设备包含一或更多电镀槽，在其中进行衬底(例如，晶片)的处理。在图10中仅显示一个电镀槽以保持清晰。为了使由下往上的(bottom-up)电镀优化，可将添加剂添加至电镀溶液(例如电解液)；然而，除非沉积在高度定向的基底层上，否则带有加速剂的电镀溶液可能抑制铜结构中的纳米孪晶的生长。
电镀设备1001的实现方案显示于图10中。镀浴1003含有电镀溶液(具有如本文中所述的组成)，其显示于液位1005处。衬底1007被浸泡在电镀溶液中，并且由例如安装于可旋转转轴1011上的“蛤壳式”衬底保持器1009保持，其使得蛤壳式衬底保持器1009能与衬底1007一起旋转。在美国专利No.6,156,167(授予Patton等人)及美国专利No.6,800,187(授予Reid等人)中，详细地描述了具有适合与本发明一起使用的方面的蛤壳式电镀设备的概括说明，其全文通过引用并入以用于全部目的。
阳极1013在镀浴1003内被布置在衬底1007下方，并通过膜1015(优选离子选择性膜)与衬底区分隔开。例如，可使用NafionTM阳离子交换膜(CEM)。阳极膜下面的区域通常被称为“阳极室”。离子选择性阳极膜1015使得在电镀池的阳极区和阴极区之间能离子连通，同时防止在阳极处产生的颗粒进入衬底1007附近位置并污染衬底1007。在电镀过程中重新分配电流流量并由此改善电镀均匀性方面，阳极膜也是有用的。在授权给Reid等人的美国专利No.6,126,798和6,569,299中提供了合适的阳极膜的详细描述，两者的全部内容都通过引用并入本发明并且用于所有目的。例如阳离子交换膜之类的离子交换膜是特别适合于这些应用的。这些膜通常是由离聚物材料制成的，离聚物材料如含有磺酸基的全氟化共聚物(如NafionTM)、磺化聚酰亚胺类、和本领域技术人员公知的适合于阳离子交换的其它材料。选择的合适的NafionTM膜的示例包括可得自Dupont de Nemours Co.的N324和N424膜。
在电镀过程中，来自电镀溶液的离子被沉积在衬底1007上。金属离子必须扩散通过扩散边界层并进入TSV孔或其他特征。协助扩散的一种典型的方式是通过由泵1017提供的电镀溶液的对流流动。另外，可以使用振动搅动或声波搅动构件，也可使用晶片旋转。例如，振动换能器1008可以被附接到蛤壳式衬底保持器1009。
电镀溶液经由泵1017连续被提供到镀浴1003。通常，该电镀溶液向上流动穿过阳极膜1015和扩散板1019至衬底1007的中心，然后沿径向向外并跨过衬底1007。电镀溶液也可以从镀浴1003的侧面被提供至该浴的阳极区域。电镀溶液然后溢出镀浴1003到溢流储液器1021中。电镀溶液然后被过滤(未示出)并且返回到泵1017，从而完成电镀溶液的再循环。在电镀池的某些配置中，不同的电解液通过其中包含阳极的电镀池的部分循环，同时谨慎地使用渗透膜或离子选择性膜防止与主要的电镀溶液混合。
参比电极1031在单独的室1033中位于镀浴1003的外部，该室通过从主镀浴1003溢流而被补充。替代地，在一些实现方案中，参比电极1031尽可能靠近衬底表面定位，并且参比电极室经由毛细管或通过其它方法连接到衬底1007的侧面或在衬底1007的正下方。在一些实现方案中，该电镀设备1001还包括接触感测引线，该接触感测引线连接到该衬底周缘并被构造为感测在衬底1007周缘的金属籽晶层的电位，但不携带任何电流到衬底1007。
直流电源1035可以被用于控制流动至衬底1007的电流。电源1035具有通过一个或多个滑环、电刷和触点(未示出)电连接到衬底1007的负输出引线1039。电源1035的正输出引线1041电连接到位于镀浴1003中的阳极1013。电源1035、参比电极1031和接触感测引线(未示出)可以被连接到系统控制器1047，从而使得尤其是能够调节提供给电镀池的元件的电流和电位。例如，控制器1047可以允许在电位受控和电流受控的状态下电镀。该控制器1047可以包括程序指令，该程序指令指定需要被施加到电镀池的各种元件的电流和电压电平以及需要改变这些电平的时间。当施加正向电流时，电源1035向衬底1007施加偏置以使其相对于阳极1013具有负电位。这导致电流从阳极1013流动至衬底1007，且电化学还原反应(例如Cu2++2e-＝Cu0)发生在衬底表面(阴极)上，从而导致在衬底1007的表面上的导电层(例如铜)的沉积。惰性阳极1014可以被安装在电镀浴1003内的衬底1007下面，并通过膜1015与衬底区分离。
该电镀设备1001还可以包括用于将电镀溶液的温度保持在特定水平的加热器1045。电镀溶液可用于将热传递到镀浴1003中的其它元件。例如，当衬底1007被装入到镀浴1003中时，加热器1045和泵1017可以接通，以使电镀溶液通过电镀设备1001循环，直到在整个电镀设备1001中的温度变得大致均匀为止。在一些实现方案中，加热器1045连接到系统控制器1047。系统控制器1047可以被连接到热电偶以接收在电镀设备1001内的电镀溶液温度的反馈并确定对于额外的加热的需求。
本文所公开的电沉积方法可参照多种电镀工具设备而进行描述，并且可在多种电镀工具设备的背景下使用。根据本文的实现方案而可使用的电镀设备的一示例为LamResearch
Figure BDA0003141234630000201
工具。可在形成较大电沉积设备的部件中执行电沉积(包含衬底浸渍)以及本文所公开的其他方法。
图11根据一些实现方案显示了示例性电沉积设备的顶视图的示意图。电沉积设备1100可包括三个单独的电镀模块1102、1104和1106。电沉积设备1100还可包括配置用于各种工艺操作的三个单独的模块1112、1114和1116。例如，在一些实现方案中，模块1112、1114和1116中的一个或多个可以是旋转冲洗干燥(SRD)模块。在其他实现方案中，模块1112、1114和1116中的一个或多个可以是后电填充模块(PEM)，每个模块被配置为在衬底已由电镀模块1102、1104和1106中的一个处理之后执行功能，例如边缘斜面去除、背面蚀刻和衬底的酸清洁。
电沉积设备1100包括中央电沉积室1124。中央电沉积室1124是保存用作电镀模块1102、1104和1106中的电镀溶液的化学溶液的室。电沉积设备1100还包括投配系统1126，投配系统1126可以存储和输送用于电镀溶液的添加剂。化学稀释模块1122可以存储和混合将被用作蚀刻剂的化学品。过滤和泵送单元1128可以过滤用于中央电沉积室1124的电镀溶液，并将其泵送至电镀模块。
系统控制器1130提供用于操作电沉积设备1100所需的电子和界面控件。系统控制器1130(其可以包括一个或多个物理或逻辑控制器)控制电沉积设备1100的属性的部分或全部。系统控制器1130通常包括一个或多个存储器装置和一个或多个处理器。该处理器可以包括中央处理单元(CPU)或计算机、模拟和/或数字输入/输出连接件、步进电机控制器板、以及其它类似部件。用于实施如本文所述的适当的控制操作的指令可以在处理器上执行。这些指令可以存储在与系统控制器1130相关联的存储器装置上或它们可以通过网络来提供。在某些实现方案中，系统控制器1130执行系统控制软件。
在电沉积设备1100中的系统控制软件可以包括用于控制以下参数的指令：定时、电解液组分的混合(包括一种或多种电解液组分的浓度)、入口压力、电镀池压力、电镀池温度、衬底温度、施加到衬底和任何其它电极的电流和电位、衬底位置、衬底的旋转以及通过电沉积设备1100执行的特定工艺的其它参数。系统控制逻辑还可以包括用于在被定制为适合于沉积纳米孪晶铜结构的条件下进行电镀的指令。例如，系统控制逻辑可以被配置为提供脉冲电流波形和/或脉冲电流波形后接恒定电流波形。此外，系统控制逻辑可以被配置为向衬底提供不含或基本上不含加速剂添加剂的电镀溶液。系统控制逻辑可以被配置为以相对低的流速向衬底提供电镀溶液。系统控制逻辑可以以任何合适的方式配置。例如，可以编写各种处理工具组件子程序或控制对象以控制执行各种处理工具处理所必需的处理工具组件的操作。系统控制软件可以用任何合适的计算机可读编程语言编码。该逻辑还可以实现为可编程逻辑器件(例如，FPGA)、ASIC或其他适当的载体中的硬件。
在一些实现方案中，系统控制逻辑包括用于控制上述各种参数的输入/输出控制(IOC)排序指令。例如，电镀过程的每个阶段可以包括用于由系统控制器1130执行的一个或多个指令。用于设置浸渍工艺阶段的工艺条件的指令可以包括在相应的浸渍配方阶段中。在一些实现方案中，可以顺序地布置电镀配方阶段，使得用于电镀工艺阶段的所有指令与该工艺阶段同时执行。
在一些实现方案中，控制逻辑可以被分成各种组件，例如程序或程序段。用于此目的的逻辑组件的示例包括衬底定位组件、电解液组分控制组件、压力控制组件、加热器控制组件和电位/电流电源控制组件。
在一些实现方案中，可以有与系统控制器1130相关联的用户界面。用户界面可以包括显示屏幕、设备和/或工艺条件的图形软件显示器、和用户输入装置，用户输入装置诸如指针装置、键盘、触摸屏、麦克风等。
在一些实现方案中，由系统控制器1130调整的参数可能涉及工艺的条件。非限制性示例包括镀浴条件(温度、成分和流速)、衬底的位置(旋转速度、线性(垂直)速度、相对于水平面的角度)等。这些参数可以以配方的形式提供给用户，其可以利用该用户界面来输入。
用于监控工艺的信号可以通过系统控制器1130的模拟和/或数字输入连接件从各种处理工具传感器提供。用于控制工艺的信号可以通过处理工具的模拟和数字输出连接件输出。可被监控的处理工具传感器的非限制性示例包括质量流量控制器、压力传感器(例如压力计)、热电偶、光学位置传感器等。经适当编程的反馈和控制算法可以与来自这些传感器的数据一起使用以维持工艺条件。
在一实现方案中，这些指令可包含下列指令：将衬底插入衬底保持器、使衬底倾斜、在浸渍期间对衬底施加偏置、以及在衬底上电沉积纳米孪晶铜结构。
传递(hand-off)工具1140可以从诸如盒1142或盒1144之类的衬底盒中选择衬底。盒1142或1144可以是前开式标准盒(FOUP)。FOUP是设计用来可靠且安全地将衬底保持在受控环境中并使得衬底能被移除以通过配备有适当的装载口和自动装卸系统的工具进行处理或测量的外壳。传递工具1140可以使用真空附连件或一些其它附连机构保持衬底。
传递工具1140可以与晶片装卸站1132、盒1142或1144、传送站1150或对准器1148连接。传递工具1146可以从传送站1150获得衬底。传送站1150可以是狭槽或位置，传递工具1140和1146可以往来于该狭槽或位置传送衬底而不通过对准器1148。然而，在一些实现方案中，为了确保衬底适当地对准传递工具1146以精确地传送到电镀模块，传递工具1146可以使衬底与对准器1148对准。传递工具1146也可以将衬底传送到电镀模块1102、1104或1106中的一个，或传送到被构造成用于各种工艺操作的三个独立模块1112、1114和1116中的一个。
根据上述方法的工艺操作的示例可以如下进行：(1)在电镀模块1104中将纳米孪晶铜结构电沉积到衬底上；(2)在模块1112中冲洗并在SRD中干燥衬底；并且，(3)在模块1114中执行边缘斜面去除。
被配置为使得衬底能顺序地通过电镀、漂洗、干燥和PEM工艺操作的高效循环的设备可用于在制造环境中使用的实现方式。为了实现这一点，模块1112可以被配置成为旋转漂洗干燥机和边缘斜面去除室。利用这样的模块1112，衬底将只需要在电镀模块1104和模块1112之间进行传送以进行镀铜和EBR操作。
在一些实现方式中，控制器(例如系统控制器1130)是系统的一部分，该系统可以是上述实现方案的一部分。这样的系统可以包括半导体处理装置，该半导体处理装置包括一个或多个处理工具、一个或多个处理室、用于处理的一个或多个平台和/或具体的处理组件(基座、气流系统等)。这些系统可以与用于控制它们在处理半导体晶片或衬底之前、期间和之后的操作的电子器件一体化。电子器件可以称为“控制器”，该控制器可以控制一个或多个系统的各种元件或子部件。根据处理要求和/或系统的类型，控制器可以被编程以控制本文公开的任何工艺，包括控制电镀溶液输送、温度设置(例如，加热和/或冷却)、压强设置、功率设置、电流波形设置、流速设置、流体输送设置、位置及操作设置、晶片转移进出工具和其它转移工具和/或与具体系统连接或通过接口连接的装载锁。
广义而言，控制器可以定义为接收指令、发布指令、控制操作、启用清洁操作、启用端点测量等等的具有各种集成电路、逻辑、存储器和/或软件的电子器件。集成电路可以包括存储程序指令的固件形式的芯片、数字信号处理器(DSP)、定义为专用集成电路(ASIC)的芯片和/或一个或多个执行程序指令(例如，软件)的微处理器或微控制器。程序指令可以是以各种单独设置的形式(或程序文件)传送到控制器的指令，该设置定义用于在半导体晶片或系统上或针对半导体晶片或系统执行特定过程的操作参数。在一些实现方案中，操作参数可以是由工艺工程师定义的用于在制备晶片的WLP特征期间完成一个或多个工艺步骤的配方(recipe)的一部分。
在一些实现方式中，控制器可以是与系统集成、耦合或者说是通过网络连接系统或它们的组合的计算机的一部分或者与该计算机耦合。例如，控制器可以在“云端”或者是晶片厂(fab)主机系统的全部或一部分，从而可以允许远程访问晶片处理。计算机可以启用对系统的远程访问以监控制造操作的当前进程，检查过去的制造操作的历史，检查多个制造操作的趋势或性能标准，改变当前处理的参数，设置处理步骤以跟随当前的工艺或者开始新的工艺。在一些实现方案中，远程计算机(例如，服务器)可以通过网络给系统提供工艺配方，网络可以包括本地网络或互联网。远程计算机可以包括允许输入或编程参数和/或设置的用户界面，该参数和/或设置然后从远程计算机传送到系统。在一些实施例中，控制器接收数据形式的指令，该指令指明在一个或多个操作期间将要执行的每个工艺步骤的参数。应当理解，参数可以针对将要执行的工艺类型以及工具类型，控制器被配置成连接或控制该工具类型。因此，如上所述，控制器可以例如通过包括一个或多个分立的控制器而为分布式，这些分立的控制器通过网络连接在一起并且朝着共同的目标(例如，本文所述的工艺和控制)工作。用于这些目的的分布式控制器的一个示例可以是与一个或多个远程集成电路(例如，在平台水平或作为远程计算机的一部分)通信的室上的一个或多个集成电路，它们结合以控制室上的工艺。
电沉积设备1200的替代实现方案在图12中示意性地示出。在该实现方案中，电沉积设备1200具有成组的电镀池1207，每个电镀池1207包含成对或多个“二重”配置的电镀浴。除了电镀本身之外，电沉积设备1200还可以执行各种其他电镀相关工艺和子步骤，诸如，例如旋转漂洗、旋转干燥、金属和硅湿法蚀刻、无电沉积、预润湿和预化学处理、还原、退火、光致抗蚀剂剥离和表面预活化。在图12中示意性地示出了电沉积设备1200的俯视图，并且在该图中仅露出单个层或“底板”，但是本领域普通技术人员容易理解这样的设备(例如，
Figure BDA0003141234630000251
3D工具)可以具有两个或更多个上下“堆叠”的阶层，每个阶层可能具有相同或不同类型的处理站。
再次参照图12，将待电镀的衬底1206通常通过前端装载FOUP1201供给到电沉积设备1200，并且在该示例中，通过前端机械手1202从FOUP带到电沉积设备1200的主衬底处理区域，该前端机械手1202可以将由主轴1203沿多个维度驱动的衬底1206从一个站缩回以及移动到另一个可访问站，在该示例中示出了两个前端可访问站1204，还有两个前端可访问站1208。前端可访问站1204和1208可包括例如预处理站和旋转漂洗干燥(SRD)站。利用自动(robot)轨道1202a完成前端机械手1202从一侧到另一侧的横向移动。每个衬底1206可以由杯/锥组件(未示出)保持，该杯/锥组件由连接到马达(未示出)的主轴1203驱动，并且马达可以附接到安装保持器1209上。在该示例中还示出了四“对”(“duets”)电镀池1207，总共八个电镀池1207。电镀池1207可用于为含铜结构电镀铜以及为焊接结构电镀焊接材料。系统控制器(未示出)可以耦合到电沉积设备1200以控制电沉积设备1200的一些或全部性能。该系统控制器可以被编程或以其他方式配置成根据本文前面描述的过程执行指令。
本文所述的设备/方法可以与光刻图案化工具或工艺结合使用，例如，用于制备或制造半导体器件、显示器、LED、光伏电池板等。通常，但不是必然地，这种工具/工艺将在共同的制造设施中一起使用或操作。膜的光刻图案化通常包括以下操作中的一些或所有，每个操作启用多个可行的工具：(1)使用旋涂或喷涂工具在工件(即，晶片)上涂覆光致抗蚀剂；(2)使用热板或加热炉或UV固化工具固化光致抗蚀剂；(3)使用例如晶片步进曝光机之类的工具使光致抗蚀剂暴露于可见光或UV或x-射线；(4)使抗蚀剂显影以便选择性地去除抗蚀剂并且从而使用例如湿式工作台之类的工具将其图案化；(5)通过使用干式或等离子体辅助蚀刻工具将抗蚀剂图案转印到下方的膜或工件上；并且(6)使用例如射频或微波等离子体抗蚀剂剥离器之类的工具去除抗蚀剂。
结论
在以上的描述中，说明了大量的特定细节，以提供对所提出的实现方案的彻底理解。在没有这些特定细节中的一些或者全部的情况下即可实行所公开的实现方案。在其他示例性中，为了不使所公开的实现方案难以理解，常规的处理操作不会有详细描述。虽然所公开的实现方案与特定实现方案一同描述，但应理解，并非试图限制所公开的实现方案。
虽然上述实现方案已为了清楚理解的目的而以一些细节描述，但显然，某些改变和修饰可在所附权利要求的范围内实施。应注意，有许多替代方式执行本发明实现方案的处理、系统、和设备。因此，本发明的实现方案应被视为说明性而非限制性，且这些实现方案并不限于本文所提供的细节。

Claims (21)

1.一种沉积纳米孪晶铜结构的方法，所述方法包含：
使衬底的表面与电镀溶液接触；以及
在所述衬底与所述电镀溶液接触时施加第一电流至所述衬底上，以在所述衬底上沉积纳米孪晶铜结构，其中所述第一电流包含在恒定电流与没有电流之间交变的脉冲电流波形。
2.根据权利要求1所述的方法，其中所述纳米孪晶铜结构包含多个(111)-定向的纳米孪晶铜晶粒。
3.根据权利要求1所述的方法，其中所述脉冲电流波形中没有施加电流的持续时间至少为所述脉冲电流波形中施加恒定电流的持续时间的三倍长。
4.根据权利要求1所述的方法，其中所述脉冲电流波形在以下两者之间交变：施加恒定电流的介于约0.1秒至约2秒之间的持续时间与没有施加电流的介于约0.4秒至约6秒之间的持续时间。
5.根据权利要求1所述的方法，其中所述脉冲电流波形的恒定电流具有介于约2A/dm2至约8A/dm2之间的电流密度。
6.根据权利要求1所述的方法，其中所述电镀溶液不含或基本上不含加速剂添加剂。
7.根据权利要求1所述的方法，其中所述脉冲电流波形包含在所述恒定电流与没有电流之间交变的多个周期，以沉积具有至少5μm的厚度的所述纳米孪晶铜结构。
8.根据权利要求1-7的任一项所述的方法，其还包含：
在所述衬底与所述电镀溶液接触时施加第二电流至所述衬底上，其中所述第二电流包含恒定电流波形。
9.根据权利要求8所述的方法，其中，施加所述第一电流至所述衬底以沉积至少约1μm的第一厚度的所述纳米孪晶铜结构，且其中，在沉积所述第一厚度之后施加所述第二电流至所述衬底以沉积第二厚度的所述纳米孪晶铜结构。
10.根据权利要求1-7中的任一项所述的方法，其中所述衬底包含扩散阻挡层，所述纳米孪晶铜结构沉积于所述扩散阻挡层上，所述扩散阻挡层具有多个柱状晶粒结构。
11.根据权利要求10所述的方法，其中所述电镀溶液包含加速剂添加剂。
12.根据权利要求1-7中的任一项所述的方法，其中所述衬底包含铜晶种层，所述纳米孪晶铜结构沉积于所述铜晶种层上，所述铜晶种层具有多个<111>晶粒结构。
13.根据权利要求12所述的方法，其中所述电镀溶液包含加速剂添加剂。
14.根据权利要求1-7中的任一项所述的方法，其中所述衬底包含钴晶种层，所述纳米孪晶铜结构沉积于所述钴晶种层上。
15.根据权利要求1-7的任一项所述的方法，其中使所述衬底与所述电镀溶液接触是在介于约30cm/s至约70cm/s之间的流率下进行。
16.根据权利要求1-7的任一项所述的方法，其中该纳米孪晶铜结构为铜柱、重分布层、或凸块下金属层。
17.一种设备，其包含：
电镀槽，其用于容纳电镀溶液；
衬底保持器，其用于在电镀期间支撑衬底；
电源，其用于在电镀期间施加电流至所述衬底上；以及
控制器，其被配置有用于执行以下操作的指令：
使衬底的表面与所述电镀溶液接触；以及
在所述衬底与所述电镀溶液接触时施加第一电流至所述衬底上，以在所述衬底上沉积纳米孪晶铜结构，其中所述第一电流包含在恒定电流与没有电流之间交变的脉冲电流波形。
18.根据权利要求17所述的设备，其中所述脉冲电流波形中没有施加电流的持续时间至少为所述脉冲电流波形中施加恒定电流的持续时间的三倍长。
19.根据权利要求17所述的设备，其中所述电镀溶液不含或基本上不含加速剂添加剂。
20.根据权利要求17-19中的任一项所述的设备，其中所述控制器进一步配置有用于执行以下操作的指令：
在所述衬底与所述电镀溶液接触时施加第二电流至所述衬底上，其中所述第二电流包含恒定电流波形。
21.根据权利要求17-19中的任一项所述的设备，其中所述衬底包含基底层，所述纳米孪晶铜结构沉积于所述基底层上，所述基底层为具有多个柱状晶粒结构的扩散阻障层或者具有多个＜111＞晶粒的铜晶种层。
CN201980087479.8A 2018-10-31 2019-10-28 纳米孪晶铜结构的电沉积 Pending CN113260739A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201862753846P 2018-10-31 2018-10-31
US62/753,846 2018-10-31
PCT/US2019/058354 WO2020092244A1 (en) 2018-10-31 2019-10-28 Electrodeposition of nanotwinned copper structures

Publications (1)

Publication Number Publication Date
CN113260739A true CN113260739A (zh) 2021-08-13

Family

ID=70464609

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980087479.8A Pending CN113260739A (zh) 2018-10-31 2019-10-28 纳米孪晶铜结构的电沉积

Country Status (5)

Country Link
US (1) US20220010446A1 (zh)
KR (1) KR20210069118A (zh)
CN (1) CN113260739A (zh)
SG (1) SG11202104479WA (zh)
WO (1) WO2020092244A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113802155A (zh) * 2021-10-09 2021-12-17 南开大学 一种高晶面择优取向铜箔的室温电沉积制备方法
CN114232037A (zh) * 2021-12-29 2022-03-25 中国科学院金属研究所 一种纳米孪晶铜箔及其制备方法、以及电路板和集电体

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI741466B (zh) * 2019-12-27 2021-10-01 鉑識科技股份有限公司 利用水/醇溶性有機添加劑製備之奈米雙晶層及其製備方法
US20230212773A1 (en) * 2020-05-18 2023-07-06 Lam Research Corporation Surface pretreatment for electroplating nanotwinned copper
US11384446B2 (en) * 2020-08-28 2022-07-12 Macdermid Enthone Inc. Compositions and methods for the electrodeposition of nanotwinned copper
US11538756B2 (en) * 2020-09-16 2022-12-27 Advanced Semiconductor Engineering, Inc. Bonding structure and method for manufacturing the same
US20220259754A1 (en) * 2021-02-17 2022-08-18 National Yang Ming Chiao Tung University Twinned copper layer, substrate having the same and method for preparing the same
US11634830B2 (en) * 2021-08-25 2023-04-25 Applied Materials, Inc. Electrochemical depositions of nanotwin copper materials
CN114086229B (zh) * 2021-10-27 2022-11-25 中山市仲德科技有限公司 一种制备吸液芯的槽液和吸液芯的制备方法
WO2024008562A1 (en) 2022-07-07 2024-01-11 Basf Se Use of a composition comprising a polyaminoamide type compound for copper nanotwin electrodeposition

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1498987A (zh) * 2002-11-01 2004-05-26 中国科学院金属研究所 一种超高强度超高导电性纳米孪晶铜材料及制备方法
US20060021878A1 (en) * 2002-11-01 2006-02-02 Lei Lu Nano icrystals copper material with super high strength and conductivity and method of preparing thereof
CN101016616A (zh) * 2007-03-08 2007-08-15 复旦大学 一种纳米尺度孪晶铜薄膜的制备方法
WO2011018478A1 (en) * 2009-08-12 2011-02-17 Alchimer Electrolyte and method for the electroplating of copper on a barrier layer, and semiconductor substrate obtained with said method
CN102400188A (zh) * 2010-09-10 2012-04-04 中国科学院金属研究所 一种<111>织构纳米孪晶Cu块体材料及制备方法
CN105097746A (zh) * 2015-07-07 2015-11-25 中国科学院上海微系统与信息技术研究所 基于纳米孪晶铜的凸点下金属层及制备方法
US20160355940A1 (en) * 2011-11-16 2016-12-08 National Chiao Tung University Electrodeposited Nano-Twins Copper Layer and Method of Fabricating the Same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5431803A (en) * 1990-05-30 1995-07-11 Gould Electronics Inc. Electrodeposited copper foil and process for making same
US8795480B2 (en) * 2010-07-02 2014-08-05 Novellus Systems, Inc. Control of electrolyte hydrodynamics for efficient mass transfer during electroplating
KR101255548B1 (ko) * 2011-02-24 2013-04-17 한양대학교 에리카산학협력단 나노쌍정 구조가 형성된 구리재료의 형성방법
KR102578794B1 (ko) * 2016-06-14 2023-09-18 삼성전자주식회사 반도체 장치 및 그 제조 방법
US10515923B2 (en) * 2017-05-31 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming semiconductor package structure with twinned copper layer

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1498987A (zh) * 2002-11-01 2004-05-26 中国科学院金属研究所 一种超高强度超高导电性纳米孪晶铜材料及制备方法
US20060021878A1 (en) * 2002-11-01 2006-02-02 Lei Lu Nano icrystals copper material with super high strength and conductivity and method of preparing thereof
CN101016616A (zh) * 2007-03-08 2007-08-15 复旦大学 一种纳米尺度孪晶铜薄膜的制备方法
WO2011018478A1 (en) * 2009-08-12 2011-02-17 Alchimer Electrolyte and method for the electroplating of copper on a barrier layer, and semiconductor substrate obtained with said method
CN102400188A (zh) * 2010-09-10 2012-04-04 中国科学院金属研究所 一种<111>织构纳米孪晶Cu块体材料及制备方法
US20160355940A1 (en) * 2011-11-16 2016-12-08 National Chiao Tung University Electrodeposited Nano-Twins Copper Layer and Method of Fabricating the Same
CN105097746A (zh) * 2015-07-07 2015-11-25 中国科学院上海微系统与信息技术研究所 基于纳米孪晶铜的凸点下金属层及制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113802155A (zh) * 2021-10-09 2021-12-17 南开大学 一种高晶面择优取向铜箔的室温电沉积制备方法
CN114232037A (zh) * 2021-12-29 2022-03-25 中国科学院金属研究所 一种纳米孪晶铜箔及其制备方法、以及电路板和集电体

Also Published As

Publication number Publication date
SG11202104479WA (en) 2021-05-28
KR20210069118A (ko) 2021-06-10
TW202035797A (zh) 2020-10-01
US20220010446A1 (en) 2022-01-13
WO2020092244A1 (en) 2020-05-07

Similar Documents

Publication Publication Date Title
CN113260739A (zh) 纳米孪晶铜结构的电沉积
CN106245073B (zh) 用金属电化学填充高纵横比的大型凹入特征的方法、水溶液电镀槽溶液、电镀设备以及系统
CN105845558B (zh) 穿硅通孔填充工艺
US20220018036A1 (en) Low temperature direct copper-copper bonding
JP5683698B2 (ja) 加熱された基板および冷却された電解質を用いるシリコン貫通ビア（ｔｓｖ）における銅のチップトゥチップ、チップトゥウェハおよびウェハトゥウェハの相互接続物の電着のための方法
US20230212773A1 (en) Surface pretreatment for electroplating nanotwinned copper
US9385035B2 (en) Current ramping and current pulsing entry of substrates for electroplating
KR20120070520A (ko) 전기도금방법
TWI692555B (zh) 鑲嵌特徵中之由下而上填充
TW201700971A (zh) 電鍍期間中監視電解液
US20120145552A1 (en) Electroplating method
KR20200131909A (ko) 비-구리 라이너 층들 상의 구리 전기충진 (electrofill)
KR20210006315A (ko) 웨이퍼-레벨-패키징 프로세스 흐름을 위한 전착된 구리의 처리 방법
TWI802603B (zh) 單一金屬之多浴電鍍
TWI841618B (zh) 奈米雙晶銅結構的電沉積
TW202208701A (zh) 半導體處理中伴隨微粒污染減輕的電氧化金屬移除
TWI653366B (zh) 電鍍設備與方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination