KR20210069118A - 나노쌍정 (nanotwinned) 구리 구조체들의 전착 (electrodeposition) - Google Patents

나노쌍정 (nanotwinned) 구리 구조체들의 전착 (electrodeposition) Download PDF

Info

Publication number
KR20210069118A
KR20210069118A KR1020217016192A KR20217016192A KR20210069118A KR 20210069118 A KR20210069118 A KR 20210069118A KR 1020217016192 A KR1020217016192 A KR 1020217016192A KR 20217016192 A KR20217016192 A KR 20217016192A KR 20210069118 A KR20210069118 A KR 20210069118A
Authority
KR
South Korea
Prior art keywords
substrate
current
copper
nanotwinned
electroplating
Prior art date
Application number
KR1020217016192A
Other languages
English (en)
Inventor
스티븐 제이. 바닉 2세
브라이언 엘. 벅캘류
저스틴 오버스트
부반 두아
아니카 니콜 노이만
토마스 아난드 폰누스와미
Original Assignee
램 리써치 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 램 리써치 코포레이션 filed Critical 램 리써치 코포레이션
Publication of KR20210069118A publication Critical patent/KR20210069118A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/18—Electroplating using modulated, pulsed or reversing current
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60—Electroplating characterised by the structure or texture of the layers
    • C25D5/615—Microstructure of the layers, e.g. mixed structure
    • C25D5/617—Crystalline layers
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/001—Apparatus specially adapted for electrolytic coating of wafers, e.g. semiconductors or solar cells
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/06—Suspending or supporting devices for articles to be coated
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D21/00—Processes for servicing or operating cells for electrolytic coating
    • C25D21/12—Process control or regulation
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10—Electroplating with more than one layer of the same or of different metals
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/34—Pretreatment of metallic surfaces to be electroplated
    • C25D5/38—Pretreatment of metallic surfaces to be electroplated of refractory metals or nickel
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60—Electroplating characterised by the structure or texture of the layers
    • C25D5/605—Surface topography of the layers, e.g. rough, dendritic or nodular layers
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60—Electroplating characterised by the structure or texture of the layers
    • C25D5/605—Surface topography of the layers, e.g. rough, dendritic or nodular layers
    • C25D5/611—Smooth layers
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Manufacturing & Machinery (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electroplating And Plating Baths Therefor (AREA)

Abstract

고 밀도의 나노쌍정들을 갖는 구리 구조체가 기판 상에 증착된다. 나노쌍정 구리 구조체를 증착하기 위한 전기 도금 조건들은 정전류와 무 전류 사이에서 교번하는 펄싱된 전류 파형을 인가하는 것을 포함할 수도 있고, 전류가 인가되지 않는 지속 기간은 인가되는 정전류의 지속 기간보다 실질적으로 길다. 일부 구현 예들에서, 나노쌍정 구리 구조체는 펄싱된 전류 파형에 이어 정전류 파형을 인가함으로써 증착된다. 일부 구현 예들에서, 나노쌍정 구리 구조체는 고도로 배향된 베이스 층 상에 증착되고, 전기 도금 용액은 촉진제 첨가제를 함유한다. 일부 구현 예들에서, 나노쌍정 구리 구조체는 비-구리 시드 층 상에 증착된다. 일부 구현 예들에서, 나노쌍정 구리 구조체는 상대적으로 저 플로우 레이트로 증착된다.

Description

나노쌍정 (NANOTWINNED) 구리 구조체들의 전착 (ELECTRODEPOSITION)
참조로서 인용
PCT 신청 양식은 본 출원의 일부로서 본 명세서와 동시에 제출되었다. 본 출원이 동시에 제출된 PCT 신청 양식에서 식별된 바와 같이 우선권 또는 이익을 주장하는 출원 각각은 전체가 모든 목적들을 위해 참조로서 인용되었다.
기술분야
본 명세서의 구현 예들은 기판들 상에 재료를 전기 도금하기 위한 방법들 및 장치들에 관한 것이다. 기판들은 통상적으로 반도체 기판들이고 재료는 통상적으로 구리이다.
전기화학적 증착 프로세스들은 최신 집적 회로 제조에서 잘 확립되었다. 21세기 초 알루미늄으로부터 구리 금속 라인 상호 연결부들로의 전이는 점점 더 정교한 전착 (electrodeposition) 프로세스들 및 도금 툴들에 대한 필요성을 유발하였다. 정교함의 대부분은 디바이스 금속화 층들에서 훨씬 보다 작은 전류 전달 라인들 (current carrying lines) 에 대한 필요성에 대응하여 발전하였다. 구리 라인들은 일반적으로 "다마신 프로세싱 (damascene processing)" (사전 패시베이션 금속화 (pre-passivation metalization)) 로 지칭되는 방법론에서 금속을 매우 박형의, 고 종횡비 트렌치들 및 비아들로 전기 도금함으로써 형성된다.
전기화학적 증착은 WLP (Wafer Level Packaging) 및 TSV (Through Silicon Via) 전기적 연결 기술로서 일반적으로 공지되고 알려진 정교한 패키징 및 멀티칩 상호 연결 기술들에 대한 상업적인 필요성을 충족시킬 준비가 되었다. 이들 기술들은 일반적으로 어느 정도 (FEOL (Front End of Line) 상호 연결부들과 비교하여) 보다 큰 피처 사이즈들 및 고 종횡비들에 기인하여 이들의 매우 중요한 과제들을 제시한다.
패키징 피처들의 타입 및 적용 예에 따라 (예를 들어, 쓰루 칩 접속 TSV, 상호 연결 재분배 배선, 또는 플립-칩 필라들 (flip-chip pillars) 과 같은 칩 투 보드 (chip to board) 또는 칩 투 칩 본딩 (chip to chip bonding)), 도금된 피처들은 일반적으로 현재 기술에서 약 2 마이크로미터이고, 통상적으로 주 치수가 약 5 내지 100 마이크로미터이다 (예를 들어, 구리 필라들은 약 50 마이크로미터일 수도 있다). 전력 버스들 (power busses) 과 같은 일부 온-칩 (on-chip) 구조체들에 대해, 도금될 피처는 100 마이크로미터보다 클 수도 있다. WLP 피처들의 종횡비들은 통상적으로 약 1:1 (높이 대 폭) 이하이지만, 이들은 아마도 약 2:1 정도로 높은 범위일 수 있는 한편, TSV 구조체들은 매우 고 종횡비들 (예를 들어, 약 20:1 가량) 을 가질 수 있다.
본 명세서에 제공된 배경기술은 본 개시의 맥락을 일반적으로 제시할 목적들이다. 이 배경기술에 기술되는 정도의 본 명세서에 명명된 발명자들의 업적, 뿐만 아니라 출원시 종래 기술로서 달리 인증되지 않을 수도 있는 본 기술 (description) 의 양태들은 본 개시에 대한 종래 기술로서 명시적으로나 암시적으로 인정되지 않는다.
나노쌍정 (nanotwinned) 구리 구조체를 증착하는 방법이 본 명세서에 제공된다. 방법은 기판의 표면을 전기 도금 용액과 콘택트하는 단계, 및 기판 상에 나노쌍정 구리 구조체를 증착하기 위해 상기 기판이 상기 전기 도금 용액과 콘택트할 때 상기 기판에 제 1 전류를 인가하는 단계로서, 상기 제 1 전류는 정전류 (constant current) 와 무 전류 사이에서 교번하는 펄싱된 전류 파형을 포함한다.
일부 구현 예들에서, 나노쌍정 구리 구조체는 복수의 (111)-배향된 나노쌍정 결정 구리 입자들을 포함한다. 일부 구현 예들에서, 펄싱된 전류 파형에 전류가 인가되지 않는 지속 기간은 펄싱된 전류 파형에 인가되는 정전류의 지속 기간보다 적어도 3 배 길다. 일부 구현 예들에서, 펄싱된 전류 파형은 약 0.1 초 내지 약 2 초의 지속 기간 동안 인가되는 정전류와 약 0.4 초 내지 약 6 초의 전류가 인가되지 않는 지속 기간 사이에서 교번한다. 일부 구현 예들에서, 전기 도금 용액은 촉진제 첨가제가 없거나 (free) 실질적으로 없다. 일부 구현 예들에서, 펄싱된 전류 파형은 적어도 5 ㎛의 두께를 갖는 나노쌍정 구리 구조체를 증착하기 위해 정전류와 무 전류 사이에서 교번하는 복수의 사이클들을 포함한다. 일부 구현 예들에서, 방법은 기판이 전기 도금 용액과 콘택트할 때 기판에 제 2 전류를 인가하는 단계를 더 포함하고, 제 2 전류는 정전류 파형을 포함한다. 제 1 전류는 적어도 약 1 ㎛의 제 1 두께의 나노쌍정 구리 구조체를 증착하도록 기판에 인가될 수도 있고, 제 2 전류는 제 1 두께가 증착된 후에 제 2 두께의 나노쌍정 구리 구조체를 증착하도록 기판에 인가될 수도 있다. 일부 구현 예들에서, 기판은 나노쌍정 구리 구조체가 증착되는 확산 배리어 층을 포함하고, 확산 배리어 층은 복수의 원주형 (columnar) 입자 구조들을 갖는다. 전기 도금 용액은 촉진제 첨가제를 포함할 수도 있다. 일부 구현 예들에서, 기판은 나노쌍정 구리 구조체가 증착되는 구리 시드 층을 포함하고, 구리 시드 층은 복수의 <111> 결정 입자 구조체들을 갖는다. 전기 도금 용액은 촉진제 첨가제를 포함할 수도 있다. 일부 구현 예들에서, 기판은 나노쌍정 구리 구조체가 그 위에 증착되는 코발트 시드 층을 포함한다. 일부 구현 예들에서, 기판을 전기 도금 용액과 콘택트하는 것은 약 30 ㎝/s 내지 약 70 ㎝/s의 플로우 레이트로 발생한다.
또 다른 양태는 장치를 수반한다. 장치는 전기 도금 용액을 홀딩하기 위한 전기 도금 셀, 전기 도금 동안 기판을 지지하기 위한 기판 홀더, 및 전기 도금 동안 기판에 전류를 인가하기 위한 전력 공급부를 포함한다. 장치는 기판의 표면을 전기 도금 용액과 콘택트하는 동작; 및 기판이 상기 전기 도금 용액과 콘택트할 때 상기 기판 상에 나노쌍정 구리 구조체를 증착할 때 상기 기판에 제 1 전류를 인가하는 동작을 수행하기 위한 인스트럭션들로 구성된 제어기를 더 포함하고, 상기 제 1 전류는 정전류와 무 전류 사이에서 교번하는 펄싱된 전류 파형을 포함한다.
일부 구현 예들에서, 펄싱된 전류 파형에 전류가 인가되지 않는 지속 기간은 펄싱된 전류 파형에 인가되는 정전류의 지속 기간보다 적어도 3 배 길다. 일부 구현 예들에서, 전기 도금 용액은 촉진제 첨가제가 없거나 (free) 실질적으로 없다. 일부 구현 예들에서, 제어기는: 기판이 전기 도금 용액과 콘택트할 때 기판에 제 2 전류를 인가하는 동작을 수행하기 위한 인스트럭션들로 더 구성되고, 제 2 전류는 정전류 파형을 포함한다. 일부 구현 예들에서, 기판은 상부에 나노쌍정 구리 구조체가 증착되는 베이스 층을 포함하고, 베이스 층은 복수의 원주형 입자 구조들을 갖는 확산 배리어 층 또는 복수의 <111> 결정 입자들을 갖는 구리 시드 층이다.
이들 및 다른 양태들은 도면들을 참조하여 이하에 더 기술된다.
도 1은 고 밀도 나노쌍정 입자 구조들을 갖는 구리 필라의 단면 주사 전사 현미경 (scanning electron microscopy; SEM) 이미지를 도시한다.
도 2는 저밀도의 나노쌍정 입자 구조들을 갖는 구리 필라의 단면 SEM 이미지를 도시한다.
도 3은 일부 구현 예들에 따른 나노쌍정 구리 구조체를 증착하는 예시적인 방법의 흐름도를 도시한다.
도 4a 내지 도 4c는 일부 구현 예들에 따른 전기 도금 동안 나노쌍정들을 형성하기 위한 시퀀스의 구리 입자 구조체들의 단면 개략도들을 도시한다.
도 5a는 일부 구현 예들에 따라 나노쌍정 구리 구조체를 증착하기 위한 펄싱된 전류 파형의 시간의 함수로서 인가된 전류의 플롯을 도시한다.
도 5b는 일부 구현 예들에 따라 나노쌍정 구리 구조체를 증착하기 위한 펄싱된 전류 파형에 이어서 정전류 파형의 시간의 함수로서 인가된 전류의 플롯을 도시한다.
도 6a 내지 도 6c는 일부 구현 예들에 따라 3 ㎛에 대해 펄스 파형, 이어서 정전류 파형, 1 ㎛에 대해 펄스 파형, 이어서 정전류 파형 및 정전류 파형만을 사용하여 증착된 30 ㎛ 두께의 구리 필라들의 단면 SEM 이미지들을 보여준다.
도 7은 고 밀도 나노쌍정 입자 구조들을 갖는 구리 재분배 층의 단면 SEM 이미지를 도시한다.
도 8a는 일부 구현 예들에 따라 베이스 층 상에 증착된 나노쌍정 구리 구조체의 단면 개략도를 도시한다.
도 8b는 고도의 원주형 확산 배리어 층 상에 증착된 나노쌍정 구리 구조체의 단면 투과 전자 현미경 (transmission electron microscopy; TEM) 이미지를 도시한다.
도 9는 코발트 시드 층 상에 고 밀도 나노쌍정 입자 구조들을 갖는 구리 재분배 층의 단면 SEM 이미지를 도시한다.
도 10은 일부 구현 예들에 따라 전기 도금이 발생할 수도 있는 전기 도금 셀의 예의 개략도를 도시한다.
도 11은 일부 구현예들에 따른 일 예시적인 전착 장치의 상면도의 개략도를 도시한다.
도 12는 대안적인 예시적인 전착 장치의 상면도의 개략도를 도시한다.
본 개시에서, 용어들 "반도체 웨이퍼", "웨이퍼", "기판", "웨이퍼 기판", 및 "부분적으로 제조된 집적 회로"는 상호 교환 가능하게 사용된다. 당업자는 용어 "부분적으로 제조된 집적 회로"가 집적 회로 제조의 많은 단계들 중 임의의 단계 동안의 실리콘 웨이퍼를 지칭할 수 있다는 것을 이해할 것이다. 반도체 디바이스 산업계에 사용된 웨이퍼 또는 기판은 통상적으로 200 ㎜, 또는 300 ㎜, 또는 450 ㎜의 직경을 갖는다. 이하의 상세한 기술은 본 개시가 웨이퍼 상에서 구현된다는 것을 가정한다. 그러나, 본 개시는 이렇게 제한되지 않는다. 워크피스는 다양한 형상들, 사이즈들, 및 재료들일 수도 있다. 반도체 웨이퍼들에 더하여, 본 개시의 이점을 취할 수도 있는 다른 워크피스들은 인쇄 회로 기판들 등과 같은 다양한 물품들을 포함한다.
도입
재료, 프로세싱 및 장비의 발전은 패키징 기술의 혁신을 가져 왔다. 웨이퍼 레벨 패키징, 범핑, 재분배 층들, 팬 아웃 (fan out), 및 실리콘 관통 비아들 (through-silicon vias) 은 진보된 패키징에 채용된 기법들 중 일부이다. 많은 경우들에서, 집적 회로 패키징은 통상적으로 마이크로미터 단위의 상대적으로 큰 피처들을 채용하는 전기적 연결 기술인 WLP (wafer level packaging) 를 수반한다. WLP 피처들의 예들은 재분배 배선, 범프들 및 필라들을 포함한다.
WLP 애플리케이션들 및 진보된 패키징 애플리케이션들에서 이러한 피처들은 구리를 포함할 수도 있다. 구리는 일반적으로 고 전기 전도도, 열적 전달 능력 및 저비용 때문에 금속 연결 디바이스들에 사용된다.
통상적인 전기 도금 프로세스에서, 기판은 음극으로 바이어스되고 도금될 금속의 이온들을 함유하는 전기 도금 용액과 콘택트하게 된다. 금속의 이온들은 금속 층을 형성하도록 기판의 표면에서 전기 화학적으로 환원된다. 금속 층은 구리 층일 수도 있다. 본 개시의 전기 도금된 구리는 웨이퍼 레벨 패키징 애플리케이션들 및 진보된 패키징 애플리케이션들에서 사용될 수도 있다.
나노 쌍정 구리 (Nanotwinned Copper)
결정 결함들이 재료의 기계적, 전기적, 및 광학적 특성들에 영향을 줄 수 있는 재료에 도입될 수도 있다. 쌍정 (twinning) 은 결정 구조의 두 부분들이 서로 대칭적으로 관련된 재료에서 발생할 수도 있다. 구리가 포함된 FCC (face-centered cubic) 결정 구조에서, 일관된 (coherent) 쌍정 경계들 (twin boundaries) 은 (111) 평면들의 정상 스택 시퀀스가 반전되는 (111) 거울 평면들로서 형성될 수도 있다. 즉, 인접한 입자들은 적층된 (layered) (111)-구조의 일관된 경계들에 걸쳐 미러링된다. 쌍정들이 측방향 (111) 결정 평면을 따라 연장하는 층 단위 방식 (layer-by-layer manner) 으로 성장하고, 쌍정 두께가 나노 미터 정도여서, 명칭이 "나노쌍정 (nanotwins)"이다. 나노쌍정 구리 (nt-Cu) 는 우수한 기계적 및 전기적 특성들을 나타내고 웨이퍼 레벨 패키징 및 진보된 패키징 설계들에서 매우 다양한 애플리케이션들에 사용될 수도 있다.
종래의 입자 경계들을 갖는 구리와 비교하여, 나노쌍정 구리는 고 강도 및 고 인장 연성 (ductility) 을 포함하는 강한 기계적 특성들을 갖는다. 나노쌍정 구리는 또한 입자 경계와 비교하여 덜 중요한 전자 산란을 유발하는 쌍정 경계에 기인할 수도 있는 고 전기 전도도를 입증한다. 더욱이, 나노쌍정 구리는 높은 열적 안정성을 나타내고, 이는 입자 경계보다 낮은 크기의 과잉 에너지를 갖는 쌍정 경계에 기인할 수도 있다. 이에 더하여, 나노쌍정 구리는 구리-대-구리 직접 본딩에 유용한 높은 구리 원자 확산을 가능하게 한다. 나노쌍정 구리는 또한 전자마이그레이션 (electromigration) 에 대한 높은 내성을 나타내고, 이는 전자마이그레이션-유도된 원자 확산을 늦추는 쌍정 경계들의 결과일 수도 있다. 나노쌍정 구리는 미세 선 (fine-line) 재분배 층 적용 예들에서 중요할 수도 있는 시드 에칭에 대한 강한 내성을 입증한다. 나노쌍정 구리는 또한 저 불순물 혼입을 나타내고, 이는 나노쌍정 구리와의 납땜된 반응의 결과로서 보다 적은 Kirkendall 보이드들을 발생시킨다.
일부 구현 예들에서, 나노쌍정 구리는 직접적인 구리-구리 본딩을 가능하게 한다. 이러한 구리-구리 본딩은 회 당 저온, 중간 압력, 및 보다 낮은 본딩력으로 발생할 수도 있다. 통상적으로, 구리 구조체들의 증착은 거친 표면들을 발생시킨다. 일부 구현 예들에서, 구리-구리 본딩 전에, 나노쌍정 구리의 전착은 평활한 표면들을 달성하기 위해 전기 폴리싱 프로세스가 이어질 수도 있다. 평활한 표면들을 사용하여, 나노쌍정 구리 구조체는 보다 짧은 본딩 시간들, 보다 낮은 온도들, 및 보다 적은 보이드들을 갖는 구리-구리 본딩에 사용될 수도 있다.
도 1은 고 밀도 나노쌍정 입자 구조들을 갖는 구리 필라의 단면 SEM 이미지를 도시한다. 나노쌍정 입자 구조들의 존재는 전자 현미경 기법과 같은 임의의 적합한 현미경 기법을 사용하여 관찰될 수 있다. 구리 필러는 길고 원주형 (columnar) 인 몇 개의 마이크론이하 (submicron)-크기 입자들을 포함한다. 예를 들어, 입자들은 약 1 ㎚ 내지 약 1000 ㎚의 직경을 가질 수도 있다. 도 1의 SEM 이미지에 도시된 바와 같이, 입자들은 고도의 원주형이고 고 밀도 성장된 나노쌍정들을 갖는다. 고도의 원주형 입자들은 상대적으로 큰 직경 및 상대적으로 큰 높이를 가질 수도 있다. 예를 들어, 고도의 원주형 입자들의 평균 직경은 약 0.2 ㎛ 내지 약 20 ㎛일 수도 있고, 고도의 원주형 입자들의 평균 높이는 약 1 ㎛ 내지 약 200 ㎛일 수도 있다.
고 밀도 나노쌍정들이 서로 평행하거나 적어도 서로 실질적으로 평행한 고 밀도의 쌍정 라멜라 (lamellar) 구조체들에 의해 관찰된다. 한 쌍의 인접한 어두운 라인 및 밝은 라인은 나노쌍정을 구성할 수도 있고, 나노쌍정들은 입자를 형성하도록 스택 방향을 따라 (예를 들어, [111] 결정 축을 따라) 스택될 수도 있다. 나노쌍정들은 구리 필라의 (111) 표면에 평행하게 형성될 수도 있다. 평균 라멜라 두께는 약 수 나노 미터에서 약 수백 나노 미터까지 다양하다. 예를 들어, 평균 라멜라 두께는 약 5 ㎚ 내지 약 100 ㎚일 수 있다. 라멜라 구조체들의 평균 길이는 수십 ㎚로부터 수십 ㎛ 또는 수백 ㎚로 가변할 수도 있다. 예를 들어, 평균 라멜라 길이는 50 ㎚만큼 작고 20 ㎛만큼 클 수 있거나, 원주형 입자의 전체 폭일 수 있다.
도 2는 저밀도의 나노쌍정 입자 구조들을 갖는 구리 필라의 단면 SEM 이미지를 도시한다. 구리 필러는 몇 개의 마이크론이하 크기의 입자들을 포함하고, 입자들은 무작위로 배향된다. 저 밀도의 나노쌍정들은 서로 평행하거나 적어도 실질적으로 서로 평행한 저 밀도의 쌍정 라멜라 구조체들에 의해 관찰된다. 즉, 저 밀도의 나노쌍정들은 스택킹 방향을 따라 스택된 나노쌍정들의 부재에 의해 관찰된다.
나노쌍정 구리 구조체들은 복수의 나노쌍정들을 포함하는 복수의 (111)-배향된 결정 구리 입자들을 특징으로 할 수도 있다. 일부 구현 예들에서, 복수의 (111)-배향된 결정 구리 입자들은 고 밀도의 나노쌍정들을 포함한다. 본 명세서에 사용된 바와 같이, "고 밀도의 나노쌍정들"은 적합한 현미경 기법들을 사용하여 관찰된 바와 같이 적어도 수십 또는 수백 개의 나노쌍정들이 서로 평행하거나 적어도 실질적으로 평행한 구리 구조체들을 지칭할 수도 있다.
결정 구리 입자들의 결정 배향은 EBSD (electron backscatter diffraction) 분석과 같은 적합한 기법을 사용하여 특성화될 수도 있다. 일부 구현 예들에서, 결정 배향 맵들은 IPF (inverse pole figure) 맵들로 디스플레이될 수도 있다. 나노쌍정 구리 구조체들은 주로 (111)-배향된 입자들을 포함할 수도 있다.
나노쌍정 구리 구조체들을 형성하기 위한 전기 도금 조건들
재현 가능한 고 쓰루풋 나노쌍정 구리 구조체들의 형성은 어려웠다. 그러나, 본 개시의 도금 조건들은 고 쓰루풋을 달성하기 위해 용인 가능한 도금 레이트로 나노쌍정 구리 구조체들을 재현 가능하게 전기 도금하도록 제어될 수 있다. 따라서, 구리 구조체들은 구리 구조체들에서 고 밀도의 나노쌍정들을 발생시키는 도금 조건들 하에서 증착된다. 도금 조건들 중 일부는 전기 도금 용액 화학 물질, 결정 구조 및 하부 (underlying) 베이스 층의 배향, 및 전기 도금 동안 기판에 인가된 전류의 파형을 포함하지만 이로 제한되지 않는다. 나노쌍정 구리 구조체들을 증착하기 위한 다른 도금 조건들은 기판과 콘택트할 때 전기 도금 용액의 플로우 조건들, 온도, 및 억제제에 담그는 것과 같은 화학적 전처리 (pretreatment), 또는 아세톤, 산, 피라나 용액 (piranha solution), 또는 일부 다른 세정제를 사용한 세정을 더 포함할 수도 있다.
본 개시는 구리 구조체들에서 고 밀도의 나노쌍정들을 발생시키는 도금 조건들 하에서 구리 구조체들의 증착에 관한 것이다. 이러한 나노쌍정 구리 구조체들은 전류가 펄싱된 파형을 갖는 전기 도금 용액과 콘택트하는 기판에 전류를 인가함으로써 형성될 수 있다. 펄싱된 파형은 일련의 사이클들에서 정전류 (Ion) 와 무 전류 (Ioff) 사이에서 교번하고, 사이클 당 전류가 인가되지 않는 지속 기간은 인가되는 정전류의 지속 기간보다 실질적으로 길다. 일부 구현 예들에서, 인가되는 정전류의 전류 밀도는 약 2 A/dm2 내지 약 8 A/dm2이다. 일부 구현 예들에서, 전기 도금 용액은 촉진제 첨가제가 없거나 (free) 실질적으로 없다. 나노쌍정 구리 구조체들은 펄스 파형을 갖는 전류를 인가하고 이어서 정전류 파형을 갖는 전류를 인가함으로써 형성될 수도 있다. 게다가, 나노쌍정 구리 구조체들은 기판의 고도로 배향된 베이스 층들 상에 증착될 수도 있고, 기판과 콘택트하는 전기 도금 용액은 촉진제 첨가제를 포함할 수도 있다. 고도로 배향된 베이스 층은 복수의 원주형 입자 구조들을 갖는 확산 배리어 층 또는 복수의 <111> 결정 입자 구조들을 갖는 구리 시드 층을 포함할 수도 있다. 일부 구현 예들에서, 나노쌍정 구리 구조체들은 또한 코발트 시드 층들 상에 증착될 수도 있다. 일부 구현 예들에서, 나노쌍정 구리 구조체들은 약 70 ㎝/s 이하의 플로우 레이트와 같은 저 플로우 레이트로 증착될 수도 있다.
도 3은 일부 구현 예들에 따른 나노쌍정 구리 구조체를 증착하는 예시적인 방법의 흐름도를 도시한다. 프로세스 (300) 의 동작들은 상이한 순서들로 그리고/또는 상이한, 보다 적은 또는 부가적인 동작들과 함께 수행될 수도 있다. 프로세스 (300) 의 동작들은 전기 도금 장치에서 수행될 수도 있다. 전기 도금 장치는 기판 상에 구리를 전기 도금하는 동안 전기 도금 용액을 홀딩하도록 구성된 전기 도금 셀을 포함할 수도 있다. 전기 도금 장치는 전기 도금 동안 기판을 지지하기 위한 기판 홀더 및 전기 도금 동안 기판에 전류를 인가하기 위한 전력 공급부를 더 포함할 수도 있다. 전기 도금 장치들의 예들은 프로세스 (300) 의 동작들을 수행하도록 구성될 수도 있는, 도 10 내지 도 12에 기술된다. 전기 도금 장치의 일 예는 CA, Fremont 소재의 Lam Research Corporation에 의해 생산되고 입수 가능한 Sabre® Electroplating System이다.
프로세스 (300) 의 블록 310에서, 기판의 표면이 전기 도금 용액과 콘택트된다. 기판 및 전기 도금 용액은 도금 챔버 내에 담기거나 홀딩될 수도 있다. 일부 구현 예들에서, 기판은 전기 도금 용액에 침지되고 기판 홀더 또는 홀딩 픽스처에 의해 홀딩된다. 기판의 표면이 전기 도금 동안 애노드로부터 분리되도록 애노드가 도금 챔버 내에 배치될 수도 있다. 전기 도금 용액은 도금 챔버 내로 흐를 수도 있고 기판의 표면과 콘택트할 수도 있다.
구리 전기 도금에 사용된 전기 도금 용액의 제어 및 조성은 고 밀도 나노쌍정들을 갖는 구리 전기 도금의 성능에 중요할 수도 있다. 통상적으로, 주어진 전기 도금 용액 내에 많은 컴포넌트들이 있고, 이는 또한 전해질로 지칭될 수도 있다. 예를 들어, 전기 도금 용액의 조성은 구리 염, 산, 및 유기 첨가제들을 포함할 수도 있다. 구리 염은 증착을 위한 구리 소스이다. 예시적인 구리 염들은 구리 황산염 (copper sulfate), 구리 메탄술폰산염 (copper methanesulfonate), 구리 피로인산염 (copper pyrophosphate), 구리 프로판술폰산염 (copper propanesulfonate), 등을 포함하지만, 이에 제한되지 않는다. 본 명세서에 사용된 바와 같이, 구리 이온들의 농도는 구리 양이온들의 농도 (부피 당 질량) 를 반영하고, 구리 양이온들과 연관된 임의의 음이온들의 질량을 포함하지 않는다. 산은 일반적으로 도금 배스의 전도도를 제어하기 위해 사용된다. 예시적인 산들은 황산 및 메탄술폰산을 포함하지만, 이에 제한되지 않는다. 일부 구현 예들에서, 전기 도금 용액은 기판 표면 상으로 특정한 유기 첨가제들의 흡착을 보조하기 위한 브리지들로서 작용할 수도 있는 할로겐화 이온들을 함유한다. 예시적인 할로겐화물 이온들은 염화 이온들, 브롬화 이온들, 요오드화 이온들, 및 이들의 조합들을 포함하지만, 이에 제한되지 않는다. 일부 구현 예들에서, 전기 도금 용액은 구리 이온들과 바인딩할 (bind) 수 있고 가용성 착체들을 형성할 수 있는 착화제들을 함유한다. 예시적인 착화제들은 이로 제한되는 것은 아니지만, 에틸렌디아민테트라아세트산 (EDTA), 니트릴로트리아세트산 (NTA), 시트르산, 및 글루탐산을 포함한다. 유기 첨가제들은 목표된 야금, 막 균일성, 결함 제어, 및 충진 성능을 달성하는데 중요할 수도 있다. 예시적인 유기 첨가제들은 통상적으로 억제제들 및 촉진제들 및 가능하게는 평탄화제들 (levelers) 을 포함한다.
어떠한 이론 또는 작용 메커니즘에도 얽매이기를 바라지 않지만, 억제제들 (단독으로 또는 다른 배스 첨가제들과 조합하여) 은, 특히 표면 화학흡착 할로겐화물 (예를 들어, 염화물 또는 브롬화물) 과 조합하여 존재할 때, 기판 전해질 계면에 걸쳐 전압 강하의 상당한 상승으로 이어지는, 표면-운동 (surface-kinetic) 분극 화합물들이라고 여겨진다. 할로겐화물은 억제제 분자들과 웨이퍼 표면 사이의 브리지로서 역할한다. 억제제는 (1) 억제제가 존재하는 영역들에서의 기판 표면의 국부적 분극은 억제제가 존재하지 않는 영역들에 비하여 증가시키고, (2) 전반적으로 기판 표면의 분극을 증가시키는 것 모두를 한다. 증가된 (국부적 및/또는 전반적) 분극은 상승된 저항/임피던스, 그리고 따라서 특정한 인가된 전위에서 보다 느린 도금에 대응한다. 억제제들이 증착된 구리 구조체에 포함되지 않지만, 이들이 시간이 지남에 따라 천천히 열화될 수도 있는 것으로 여겨진다. 억제제들은 종종 상대적으로 큰 분자들이고, 많은 경우들에서 이들은 본질적으로 폴리머성이다 (예를 들어, 폴리에틸렌 산화물, 폴리프로필렌 산화물, 폴리에틸렌 글리콜, 폴리프로필렌 글리콜, 등). 억제제들의 다른 예들은 S-함유 작용기 및/또는 N-함유 작용기를 갖는 폴리에틸렌 산화물 및 폴리프로필렌 산화물, 폴리에틸렌 산화물 및 폴리프로필렌 산화물의 블록 폴리머들, 등을 포함한다. 억제제들은 선형 체인 구조들 또는 브랜치 구조들을 가질 수 있다. 다양한 분자량들을 갖는 억제제 분자들이 상업적 억제제 용액에서 공존하는 것이 일반적이다. 부분적으로 억제제들의 큰 크기로 인해, 이들 화합물들의 리세스된 피처로의 확산이 상대적으로 느리다.
어떠한 이론 또는 작용 메커니즘에도 얽매이기를 바라지 않지만, 촉진제들 (단독 또는 다른 배스 첨가제들과 조합하여) 은 억제제들의 존재와 연관된 분극 효과를 국부적으로 감소시키고, 이에 따라 전착 (electrodeposition) 레이트를 국부적으로 상승시키는 경향이 있는 것으로 여겨진다. 감소된 분극 효과는 흡착된 촉진제가 가장 집중된 영역들에서 가장 현저하다 (즉, 분극은 흡착된 촉진제의 국부 표면 농도의 함수로서 감소됨). 예시적인 촉진제들은 이에 한정되지 않지만 디메르캅토프로판 황산, 디메르캅토에탄 황산, 메르캅토프로판 황산, 메르캅토에탄 황산, bis-(3-설포프로필) 이황화물 (SPS), 및 이들의 유도체들을 포함한다. 촉진제가 도금 반응들의 결과로서 기판 표면에 강하게 흡착될 수도 있고, 일반적으로 측방향으로 (laterally) 표면 고정되지만, 촉진제는 일반적으로 증착된 구리 구조체에 포함되지 않는다. 따라서, 촉진제는 구리가 증착될 때 표면 상에 남는다. 리세스가 충진되면서, 국부 촉진제 농도는 리세스 내의 표면 상에서 증가한다. 촉진제들은 억제제들과 비교하여, 보다 작은 분자들이고, 리세스된 피처들 내로 보다 빠른 확산을 보여주는 경향이 있다.
어떠한 이론 또는 작용 메커니즘에도 얽매이기를 바라지 않지만, 평탄화제들 (단독으로 또는 다른 배스 첨가제들과 조합하여) 은 특히 필드 영역 내 그리고 피처의 측벽들에서 촉진제들과 연관된 탈분극 효과를 상쇄하도록, 억제제로서 역할하는 것으로 여겨진다. 평탄화제는 기판의 분극/표면 저항을 국부적으로 상승시킬 수도 있고, 이에 따라 평탄화제가 존재하는 영역들에서 국부적 전착 반응을 느리게 한다. 평탄화제들의 국부적 농도는 질량 이송에 의해 어느 정도 결정된다. 따라서 평탄화제들은 주로 표면으로부터 멀리 돌출되는 기하구조들을 갖는 표면 구조체들 상에 작용한다. 이 반응은 전착된 층의 표면을 "평활화한다 (smooth)". 평탄화제가 확산 제한된 레이트이거나 이에 근사한 확산 제한된 레이트로 기판 표면에서 반응하거나 소비되고, 따라서 평탄화제의 연속적인 공급은 시간이 지남에 따라 균일한 도금 조건들을 유지하는데 종종 유리한 것으로 여겨진다. 평탄화제 화합물들은 일반적으로 그들의 전기화학적 기능 및 영향에 기반하여 평탄화제들로 분류되고, 특정한 화학 구조 또는 제형 (formulation) 을 필요로 하지 않는다. 그러나, 평탄화제들은 종종 하나 이상의 질소, 아민, 이미드 또는 이미다졸 (imidazole) 을 포함하고, 또한 황 작용기들을 포함할 수도 있다. 특정한 평탄화제들은 하나 이상의 5 원 (member) 링들 및 6 원 링들 및/또는 컨주게이션된 (conjugated) 유기 화합물 유도체들을 포함한다. 질소기는 링 구조체의 일부를 형성할 수도 있다. 아민 함유 평탄화제들에서, 아민들은 1 차, 2 차 또는 3 차 알킬 아민들일 수도 있다. 또한, 아민은 아릴 아민 (aryl amine) 또는 헤테로사이클릭 아민 (heterocyclic amine) 일 수도 있다. 예시적인 아민들은 디알킬아민 (dialkylamines), 트리알킬아민 (trialkylamines), 아릴알킬아민 (arylalkylamines), 트리아졸들 (triazoles), 이미다졸 (imidazole), 트리아졸 (triazole), 테트라졸 (tetrazole), 벤즈이미다졸 (benzimidazole), 벤조트리아졸 (benzotriazole), 피페리딘 (piperidine), 모르폴린들 (morpholines), 피페라진 (piperazine), 피리딘 (pyridine), 옥사졸 (oxazole), 벤즈옥사졸 (benzoxazole), 피리미딘 (pyrimidine), 퀴놀린 (quonoline), 및 이소퀴놀린 (isoquinoline) 을 포함하지만, 이에 제한되지 않는다. 이미다졸 및 피리딘이 특히 유용할 수도 있다. 평탄화제 화합물들은 또한 에톡사이드 (ethoxide) 기를 포함할 수도 있다. 예를 들어, 평탄화제는 폴리에틸렌 글리콜 또는 폴리에틸렌 옥사이드에서 발견된 것과 유사한 일반적인 백본 (backbone) 을 포함할 수도 있고, 사슬 위에 기능적으로 삽입된 아민의 파편들을 갖는다 (예를 들어, 아누스 그린 B (Janus Green B)). 예시적인 에폭사이드들은 이에 제한되지 않지만, 에피클로로하이드린 (epichlorohydrin) 및 에피브로모하이드린 (epibromohydrin) 과 같은 에피할로하이드린들 (epihalohydrins), 및 폴리에폭사이드 (polyepoxide) 화합물들을 포함한다. 에테르 함유 링키지 (linkage) 에 의해 서로 결합된 2 개 이상의 에폭시드 모이어티들 (moieties) 을 갖는 폴리에폭사이드 화합물들이 특히 유용할 수도 있다. 일부 평탄화제 화합물들은 폴리머성이지만, 다른 화합물들은 그렇지 않다. 예시적인 폴리머 평탄화제 화합물들은 이에 제한되지 않지만, 폴리에틸렌이민 (polyethylenimine), 폴리아미도아민들 (polyamidoamines), 및 아민과 다양한 산소 에폭사이드들 또는 설파이드들의 반응 생성물들을 포함하지만, 이에 제한되지 않는다. 비 폴리머성 평탄화제의 일 예는 6-메르캅토-헥산올 (6-mercapto-hexanol) 이다. 또 다른 예시적인 평탄화제는 PVP (polyvinylpyrrolidone) 이다.
억제제, 촉진제 및 평탄화제를 조합하여 사용하면 상대적으로 평평한 증착된 표면을 생성하는 동안 보텀-업으로부터 보이드들 없이 구리 구조체들의 증착을 허용할 수도 있다. 첨가제 화합물들의 정확한 정체성/조성은 통상적으로 첨가제 공급자들에 의해 영업 비밀들로서 유지되고, 따라서 이들 화합물들의 정확한 특질에 대한 정보는 공개적으로 이용이 불가능하다.
그러나, 본 개시의 전기 도금 용액은 나노쌍정 구리 구조체들을 증착할 때 전기 도금 용액 내에 촉진제 첨가제들이 없거나 실질적으로 없다. 본 명세서에 사용된 바와 같이, "실질적으로 없는"은 약 5 ppm 이하인 촉진제의 농도를 지칭할 수도 있다. 일부 구현 예들에서, 촉진제 첨가제들의 농도는 약 0 ppm 내지 약 5 ppm이고, 억제제 첨가제들의 농도는 약 30 ppm 내지 약 300 ppm이다. 일부 대안적인 구현 예들에서, 본 개시의 전기 도금 용액은 나노쌍정 구리 구조체가 그 위에 증착되는 하부 베이스 층이 고도로 배향될 때 촉진제 첨가제들을 함유할 수도 있다. 이러한 예들에서, 촉진제 첨가제들의 농도는 약 5 ppm 이상, 또는 약 5 ppm 내지 약 40 ppm일 수도 있다.
전기 도금 용액은 기판의 표면과 콘택트하도록 도금 셀 내로 흐를 수도 있다. 전기 도금 장치는 기판의 표면을 향하거나 수직인 방향으로 전기 도금 용액의 플로우를 인에이블하도록 구성될 수도 있다. 일부 구현 예들에서, 전기 도금 용액은 전기 도금 동안 채널링된 이온 저항성 엘리먼트의 홀들로부터 흐를 수도 있다. 전기 도금 용액의 플로우 레이트 또는 플로우 속도는 나노쌍정 구리 구조체에서 나노쌍정들의 형성을 촉진하도록 제어될 수도 있다. 전기 도금 동안 기판과 콘택트하는 보다 낮은 플로우 레이트들은 보다 높은 플로우 레이트들보다 보다 고 밀도의 나노쌍정들을 촉진할 수도 있다. 일부 구현 예들에서, 전기 도금 용액의 플로우 속도는 약 70 ㎝/s 이하, 또는 약 30 ㎝/s 이하이다. 즉, 플로우 속도는 약 30 ㎝/s 내지 약 70 ㎝/s일 수 있다. 일부 구현 예들에서, 전기 도금 용액의 플로우 레이트는 약 50 리터/분 이하, 약 20 리터/분 이하, 또는 약 20 리터/분 내지 약 50 리터/분이다.
프로세스 (300) 의 일부 구현 예들에서, 기판은 전기 도금 용액과 기판을 콘택트하기 전에 화학적으로 전처리될 수도 있다. 화학적 전처리는 나노쌍정 구리 구조체를 증착할 때 나노쌍정들의 밀도를 상승시킬 수도 있다.
일부 구현 예들에서, 기판은 억제제 첨가제들을 갖는 용액에 침지시킴으로써 화학적으로 전처리된다. 일부 구현 예들에서, 기판은 아세톤, 산, 피라나 용액, 또는 일부 다른 적합한 세정 용액으로 세정함으로써 화학적으로 전처리된다.
프로세스 (300) 의 블록 320에서, 기판 상에 나노쌍정 구리 구조체를 증착하기 위해 기판이 전기 도금 용액과 콘택트될 때 제 1 전류가 기판에 인가되고, 제 1 전류는 정전류와 무 전류 사이에서 교번하는 펄싱된 전류 파형을 포함한다. 전기 도금 동안, 전류 및/또는 전압은 구리로 하여금 기판 상에 증착되게 하는 방식으로 전기 도금 장치에 공급되고, 이는 캐소드로서 작용한다. 인가된 전류는 전기 도금 동안 변조될 수도 있다. 인가된 전류는 전력 소스 또는 전력 공급부에 의해 제공될 수도 있다.
나노쌍정 구리 구조체는 펄싱된 전류 증착을 사용하는 제 1 전류를 인가함으로써 기판 상에 증착될 수도 있다. 제 1 전류는 정전류 (Ion) 와 무 전류 (Ioff) 사이를 교번하는 펄싱된 전류 파형을 갖는다. 제 1 전류는 약 1 A/dm2 내지 약 12 A/dm2, 약 2 A/dm2 내지 약 8 A/dm2, 또는 약 4 A/dm2인 전류 밀도를 갖는 직류 (DC) 를 제공한다. 전류 밀도는 나노쌍정 구리 구조체에서 나노쌍정들의 형성을 촉진하도록 제어된다. 최소 전류 밀도 (예를 들어, 2 A/dm2) 는 용인 가능한 도금 레이트로 나노쌍정들의 형성을 촉진하기 위해 필요할 수도 있고, 최대 전류 밀도 (예를 들어, 8 A/dm2) 는 나노쌍정들의 형성을 억제할 수도 있다.
전류가 인가되지 않는 지속 기간 (Toff) 은 펄싱된 전류 파형에 인가되는 정전류의 지속 기간(Ton) 보다 실질적으로 길다. 일부 구현 예들에서, 무 전류의 지속 기간은 정전류의 지속 기간보다 적어도 3 배 길다. 일부 구현 예들에서, 전류가 인가되지 않는 지속 기간은 약 0.3 초 내지 약 8 초, 또는 약 0.4 초 내지 약 6 초, 또는 약 0.5 초 내지 약 5 초일 수 있다. 일부 구현 예들에서, 인가되는 정전류의 지속 기간은 약 0.05 초 내지 약 2.5 초, 약 0.1 초 내지 약 2 초, 또는 약 0.1 초 내지 약 1.5 초일 수 있다. 펄싱된 전류 파형에 대한 Ton/Toff의 예들은 약 4 A/dm2의 전류 밀도로 0.1/0.5, 0.2/1, 0.5/2, 1/4, 또는 1.5/6일 수도 있다. Ton/Toff에 대한 지속 기간들은 용인할 수 있는 도금 레이트로 고 밀도의 나노쌍정들을 달성하도록 튜닝될 수도 있다. 충분히 높은 쓰루풋 적용 예들에 대해 허용 가능한 도금 레이트는 적어도 약 0.1 ㎛/분, 적어도 약 0.15 ㎛/분, 적어도 약 0.2 ㎛/분, 또는 적어도 약 0.5 ㎛/분일 수도 있다.
펄싱된 전류 파형의 교번하는 정전류 및 무 전류의 사이클들은 목표된 두께의 나노쌍정 구리 구조체가 증착될 때까지 반복된다. 일부 구현 예들에서, 적어도 약 500 사이클들이 반복되거나, 적어도 약 1000 사이클들이 반복되거나, 적어도 약 2000 사이클들이 반복되거나, 적어도 약 3000 사이클들이 반복된다.
일부 구현 예들에서, 나노쌍정 구리 구조체의 두께는 적어도 수 마이크로미터이다. 예를 들어, 펄싱된 전류 파형을 사용하여 제 1 전류에 의해 증착된 나노쌍정 구리 구조체의 두께는 적어도 약 1 ㎛, 적어도 약 2 ㎛, 및 적어도 약 3 ㎛이다. 일부 구현 예들에서, 펄싱된 전류 파형을 사용하여 제 1 전류에 의해 증착된 나노쌍정 구리 구조체의 두께는 상승된 밀도의 나노쌍정들에 대해 최대 약 3 ㎛이다.
어떠한 이론에도 제한되지 않고, 펄스 전류 파형은 (111)-배향된 나노쌍정 결정 구리 입자들의 성장을 용이하게 한다. 도 4a 내지 도 4c는 일부 구현 예들에 따른 전기 도금 동안 나노쌍정들을 형성하기 위한 시퀀스의 구리 입자 구조체들의 단면 개략도들을 도시한다. 도 4a 및 도 4b는 단일 도금 사이클을 예시하고 도 4c는 복수의 도금 사이클을 예시한다. 도 4a에서, 정전류가 전기 도금 동안 Ton의 지속 기간 동안 인가되고, 인가된 정전류는 전기 도금 용액의 구리 이온들의 구리 금속에 대한 반응을 구동한다. 정전류의 인가 동안, 구리 입자 구조들이 다양한 결정학적 (crystallographic) 배향들로 배향되도록 구리가 증착된다. 구리 입자 구조들의 결정학적 배향들의 예들은 (110), (100), 및 (111) 을 포함한다. 도 4b에서, Toff의 지속 기간 동안 정전류의 인가 후에 전류가 인가되지 않는다. 전류가 인가되지 않을 때, 구리 원자들이 재배열될 수도 있고 내부 응력들을 완화시킬 수도 있고, 이에 따라 구리 입자 구조들로 하여금 가장 낮은 에너지 상태들로 완화되게 한다. 그 결과, 구리 입자 구조들은 일반적으로 보다 에너지적으로 유리한 (111) 의 결정학적 배향들로 완화된다. 쌍정은 결정 구조의 내부 응력들이 완화됨에 따라 나노 스케일로 발생한다. Toff의 지속 기간은 나노쌍정화를 허용하기에 충분히 길다. 그러나, Toff의 지속 기간은 용인 가능한 쓰루풋 미만으로 도금 레이트를 낮추기 위해 과도하게 길 수 없다. 이에 더하여, Toff의 지속 기간은 다양한 재료들 (예를 들어, 폴리머 포토레지스트) 의 열화를 유발하도록 연장된 기간 동안 기판을 전기 도금 용액에 노출시키기 위해 과도하게 길 수 없다. 도 4c에서, 정전류와 무 전류 사이에서 교번하는 복수의 사이클들이 수행된다. 사이클들 각각은 펄싱 시퀀스 (Ton/Toff) 를 사용하여 수행된다. 나노쌍정들은 (111)-배향된 구리 입자들로 성장하고 [111] 결정 축을 따라 층 단위 방식으로 스택하여, 목표된 두께의 나노쌍정 구리 구조체를 형성한다.
도 5a는 일부 구현 예들에 따라 나노쌍정 구리 구조체를 증착하기 위한 펄싱된 전류 파형의 시간의 함수로서 인가된 전류의 플롯을 도시한다. 펄싱된 전류 파형은 교번하는 정전류와 무 전류 사이에서 직류 교류의 인가를 보여준다. 정전류의 전류 밀도, 사이클 당 정전류의 지속 기간, 및 사이클 당 무 전류 지속 기간은 증착된 구리 구조체에서 나노쌍정들의 고 밀도를 달성하도록 미세-튜닝될 수도 있다. 예를 들어, 정전류의 전류 밀도는 약 4 A/dm2이고, 사이클 당 정전류의 지속 기간은 약 0.1 초이고, 사이클 당 무 전류의 지속 기간은 약 0.5 초이다. 펄싱된 전류 파형의 이러한 조건들은 고 밀도의 나노쌍정들의 형성을 가능하게 한다.
도 3을 다시 참조하면, 프로세스 (300) 의 블록 330에서, 기판이 전기 도금 용액과 콘택트할 때 제 2 전류가 기판에 선택 가능하게 (optionally) 인가되고, 제 2 전류는 정전류 파형을 포함한다. 제 1 전류는 제 2 두께의 나노쌍정 구리 구조체를 증착하도록 제 2 전류를 인가하기 전에 적어도 약 1 ㎛의 제 1 두께의 나노쌍정 구리 구조체를 증착하도록 기판에 인가될 수도 있다. 정전류 파형은 약 1 A/dm2 내지 약 12 A/dm2, 약 2 A/dm2 내지 약 8 A/dm2, 또는 약 4 A/dm2의 전류 밀도를 갖는 정전류를 제공한다.
도 5b는 일부 구현 예들에 따라 나노쌍정 구리 구조체를 증착하기 위한 펄싱된 전류 파형에 이어서 정전류 파형의 시간의 함수로서 인가된 전류의 플롯을 도시한다. 인가된 전류는 정전류와 무 전류 사이에서 교번하는 펄싱된 전류 파형을 나타내고, 정전류 파형이 이어진다. 정전류 파형의 정전류는 약 4 A/dm2의 전류 밀도를 가질 수도 있고, 정전류의 지속 기간은 목표된 두께의 구리 구조체가 증착될 때까지 지속될 수도 있다. 펄스 전류 파형 및 정전류 파형의 이러한 조건들은 고 밀도 나노쌍정들의 형성을 야기한다.
고 밀도의 나노쌍정들은 펄싱된 전류 파형으로부터 정전류 파형으로 전이할 때 놀랍게도 계속해서 형성될 수도 있다. 따라서, 펄스 전류 파형으로부터 정전류 파형으로의 전이는 나노쌍정들의 형성을 방지하지 않는다. 통상적으로, 정전류 파형의 인가는 구리 구조체들에서 나노쌍정화를 발생시키지 않는다. 그러나, 펄스 전류 파형의 인가 후 정전류 파형의 인가는 구리 구조체들에서 나노쌍정화를 생성할 수도 있다. 어떠한 이론에 의해서도 제한되지 않고, 나노쌍정 구리 구조체의 나노쌍정화는 하부 층이 복수의 (111)-배향된 나노쌍정 구리 결정 입자들을 포함하기 때문에 정전류 파형의 적용으로 계속될 수도 있다. 복수의 (111)-배향된 나노쌍정 구리 결정 입자들을 포함하는 하부 층은 펄싱된 전류 파형으로부터 정전류 파형으로의 전이 시에도 계속해서 전파하는 스택 패턴을 제공한다.
펄싱된 전류 파형으로부터 정전류 파형으로의 전이는 제 1 두께의 나노쌍정 구리 구조체가 펄싱된 전류 파형을 사용하여 형성된 후에 발생할 수 있다. 일부 구현 예들에서, 제 1 두께의 나노쌍정 구리 구조체는 적어도 약 0.2 ㎛, 적어도 약 0.5 ㎛, 적어도 약 1 ㎛, 적어도 약 3 ㎛, 적어도 약 5 ㎛, 약 0.5 ㎛ 내지 약 10 ㎛, 약 1 ㎛ 내지 약 5 ㎛, 또는 아마도 약 0.1 ㎛만큼 작을 수 있다. 일부 구현 예들에서, 보다 큰 두께는 보다 높은 밀도의 나노쌍정들을 제공할 수도 있고, 3 ㎛의 제 1 두께는 1 ㎛의 제 1 두께보다 우수한 성능을 제공할 수도 있다. 나노쌍정 구리 구조체의 제 2 두께는 제 1 두께의 나노쌍정 구리 구조체보다 클 수 있다. 나노쌍정 구리 구조체의 제 2 두께는 나노쌍정 구리 구조체의 목표된 두께와 제 1 두께 사이의 차일 수 있다. 예를 들어, 제 2 두께는 25 ㎛일 수 있고, 목표된 두께의 구리 필라가 30 ㎛이고 5 ㎛의 구리 필라가 펄싱된 전류 파형을 사용하여 증착된다. 제 2 두께는 나노쌍정 구리 구조체의 나머지 두께일 수 있고, 나머지 두께는 정전류 파형을 사용하여 증착된다.
목표된 두께의 나노쌍정 구리 구조체를 도금하는 것은 펄스 전류 파형을 사용하여 너무 느릴 수도 있다. 정전류 파형을 사용하여 제 2 두께의 나노쌍정 구리 구조체를 도금하는 것은 나노쌍정 구리 구조체들을 전기 도금할 때 상승된 유효 도금 레이트 및 증가된 쓰루풋을 야기할 수 있다. 일부 구현 예들에서, 제 1 전류 (펄싱된 전류 파형) 및 제 2 전류 (정전류 파형) 를 사용하여 나노쌍정 구리 구조체를 증착할 때 효과적인 도금 레이트는 적어도 약 0.3 ㎛/분, 적어도 약 0.5 ㎛/분, 적어도 약 0.7 ㎛/분, 적어도 약 1 ㎛/분, 또는 약 0.5 ㎛/분 내지 약 1 ㎛/분이다.
도 6a는 일부 구현 예들에 따른 30 ㎛ 두께 구리 필라의 단면 SEM 이미지를 도시한다. 구리 필라는 약 3 ㎛에 대해 펄싱된 전류 파형을 인가함으로써 증착된다. 펄싱된 전류 파형은 0.1 초 동안 4 A/dm2의 전류 밀도를 갖는 정전류의 복수의 사이클들을 인가하고 이어서 약 0.4 초 동안 전류를 인가하지 않는다. 나머지 두께는 정전류 파형을 인가함으로써 증착된다. 도 6a에 도시된 바와 같이, 상대적으로 작은 개시 층을 갖는 구리 필라에서 고 밀도의 나노쌍정들이 성장된다. "개시 층 (initiation layer)"이 관찰되면, 입자들이 무작위로 배향되고 증착의 개시 (onset) 시 나노쌍정되지 않는다 (non-nanotwinned).
도 6b는 일부 구현 예들에 따른 30 ㎛ 두께 구리 필라의 단면 SEM 이미지를 도시한다. 구리 필라는 약 1 ㎛에 대해 펄스 전류 파형을 인가함으로써 증착된다. 펄싱된 전류 파형은 0.1 초 동안 4 A/dm2의 전류 밀도를 갖는 정전류의 복수의 사이클들을 인가하고 이어서 약 0.4 초 동안 전류를 인가하지 않는다. 나머지 두께는 정전류 파형을 인가함으로써 증착된다. 도 6b에 도시된 바와 같이, 고 밀도의 나노쌍정들이 상대적으로 작은 개시 층을 갖는 구리 필라에서 성장된다.
도 6c는 일부 구현 예들에 따른 30 ㎛ 두께 구리 필라의 단면 SEM 이미지를 도시한다. 구리 필라는 4 A/dm2의 전류 밀도를 갖는 정전류 파형을 인가함으로써 증착된다. 도 6c에 도시된 바와 같이, 비-나노쌍정된 구리의 산발적인 (sporadic) 영역들은 수 ㎛를 넘어 그리고 구리 필라의 벌크 내로 적어도 20 ㎛까지 연장된다. 일부 나노쌍정화가 구리 필라에서 관찰될 수도 있지만, 불량한 개시 층은 많은 비-나노쌍정 영역들을 발생시킨다.
도 3의 프로세스 (300) 를 다시 참조하면, 다양한 전기 도금 조건들이 나노쌍정 구리 구조체의 나노쌍정들의 형성에 영향을 주도록 제어될 수도 있다. 일부 구현 예들에서, 기판 온도의 제어는 나노쌍정들의 밀도를 상승시키거나 감소시킬 수 있다. 너무 높은 온도는 나노쌍정들의 밀도를 감소시킬 수 있고, 너무 낮은 온도는 나노쌍정들의 밀도를 감소시킬 수 있다. 일부 구현 예들에서, 기판 온도는 약 10 ℃ 내지 약 45 ℃, 또는 약 20 ℃ 내지 약 35 ℃일 수 있다. 어떠한 이론에도 제한되지 않고, 보다 낮은 온도는 나노쌍정들 사이의 간격을 감소시킬 수 있어서, 밀도를 상승시킨다.
프로세스 (300) 는 WLP 또는 다른 발전된 패키징 설계들에서 다양한 패키징 피처들의 구리 구조체들을 제조하도록 사용될 수도 있다. 패키징 피처들 중 일부는 구리 와이어들, 재분배 라인들 (RDL), 및 상이한 사이즈들의 필라들을 포함할 수도 있지만 이로 제한되지 않는다. 이러한 필라들은: 마이크로-필라들, 표준 필라들, 통합된 고 밀도 팬-아웃 구조체들, 및 메가 필라들을 포함할 수도 있다. 일부 구현 예들에서, 프로세스 (300) 에 의해 증착된 나노쌍정 구리 구조체는 구리 필라, 재분배 층, 또는 범프 아래 금속화 (under-bump metallization) 일 수도 있다. 이러한 나노쌍정 구리 구조체들의 치수들은 대략 수 (a few to several) ㎛일 수도 있다. 본 개시에 기술된 나노쌍정 구리 구조체들은 다양한 상이한 종횡비들 및 사이즈들을 위해 증착될 수도 있다. 일부 구현 예들에서, 나노쌍정 구리 구조체는 적어도 약 5 ㎛의 두께를 갖는다.
도 7은 고 밀도 나노쌍정 입자 구조들을 갖는 구리 재분배 층의 단면 SEM 이미지를 도시한다. 구리 재분배 층은 5 ㎛의 두께를 갖고 펄싱된 전류 파형을 사용하여 형성된다. 펄싱된 전류의 예는 도 5a에 기술된다. 구리 재분배 층의 나노쌍정들은 서로의 상단에 스택된 수평 쌍들의 여러 패턴들 및 긴 수직 원주형 (columnar) 입자 구조들에 의해 관찰될 수 있다. 수평 쌍정들은 입자 구조들에 걸친 밝은 선과 어두운 선으로 관찰될 수 있다.
도 3의 프로세스 (300) 를 다시 참조하면, 나노쌍정 구리 구조체는 고도로 배향된 베이스 층 상에 증착함으로써 형성될 수도 있다. 나노쌍정 구리 구조체가 고도로 배향된 베이스 층 상에 증착되는 경우, 나노쌍정 구리 구조체를 증착하기 위한 전기 도금 조건들은 다른 타입들의 층들 상에 증착될 때와 상이할 수도 있다. 일부 구현 예들에서, 전기 도금 용액은 고도로 배향된 베이스 층 상에 증착될 때 다른 타입들의 층들 상에 증착될 때와 상이할 수도 있다. 일부 구현 예들에서, 인가된 전류 파형은 고도로 배향된 베이스 층 상에 증착될 때 다른 타입들의 층들 상에 증착될 때와 상이할 수도 있다.
고도로 배향된 베이스 층은 상부에 나노쌍정 구리 구조체가 증착되는 하부 층일 수도 있다. 고도로 배향된 베이스 층은 나노쌍정 구리 구조체와 유사한 결정학적 특성들을 공유할 수도 있다. 결정학적 특성들은 하부 베이스 층의 입자 구조들의 배향 및 형상을 포함할 수도 있지만 이로 제한되지 않는다. 일부 구현 예들에서, 베이스 층은 복수의 원주형 입자 구조들을 포함하는 "고도로 배향된" 것으로 간주될 수도 있다. 일부 구현 예들에서, 베이스 층은 대면-센터링된 입방체 구조의 복수의 <111> 결정 입자 구조들을 포함하는 "고도로 배향된" 것으로 간주될 수도 있다. 어떠한 이론에도 제한되지 않고, 입자 구조들의 배향은 (111)-배향된 나노쌍정들의 성장을 촉진하는 스택킹 배열을 생성한다.
일부 구현 예들에서, 고도로 배향된 베이스 층은 복수의 원주형 입자 구조들을 갖는 확산 배리어 층이다. 확산 배리어 층의 재료들의 예들은 티타늄 (Ti), 티타늄 텅스텐 (TiW), 티타늄 나이트라이드 (TiN), 탄탈륨 (Ta), 및 탄탈륨 나이트라이드 (TaN) 를 포함하지만 이로 제한되지 않는다. 일부 구현 예들에서, 고도로 배향된 베이스 층은 복수의 <111> 결정 입자 구조들을 갖는 구리 시드 층이다. 통상적으로, 나노쌍정 구리 구조체들은 촉진제 첨가제가 없거나 적어도 실질적으로 없는 전기 도금 용액을 사용하여 증착된다. 즉, 촉진제 첨가제의 존재는 통상적으로 구리 구조체들에서 나노쌍정들의 형성을 억제한다. 그러나, 원주형 입자 구조들을 갖는 확산 배리어 층 또는 <111> 결정 입자 구조들을 갖는 구리 시드 층과 같은 고도로 배향된 베이스 층 상에 증착될 때, 나노쌍정 구리 구조들은 촉진제 첨가제를 함유하는 전기 도금 용액을 사용하여 증착될 수도 있다. 전기 도금 용액들 내의 촉진제 첨가제들의 존재는 다양한 전기 도금 동작들에서 유용할 수도 있고 피처들의 보텀-업 보이드-프리 충진을 촉진하는 경향이 있다. 따라서, 하부 베이스 층이 고도로 배향될 때, 고 밀도 나노쌍정들을 갖는 구리 구조체들은 촉진제 첨가제들을 사용하여 증착될 수도 있다.
일부 구현 예들에서, 고도로 배향된 베이스 층이 복수의 원주형 입자 구조들을 갖는 확산 층 또는 복수의 <111> 결정 입자 구조들을 갖는 구리 시드 층인 경우, 나노쌍정 구리 구조체들은 정전류 파형을 사용하여 증착된다. 일부 구현 예들에서, 고도로 배향된 베이스 층이 복수의 원주형 입자 구조들을 갖는 확산 층 또는 복수의 <111> 결정 입자 구조들을 갖는 구리 시드 층인 경우, 나노쌍정 구리 구조체들은 블록 320에서 제 1 전류와 상이한 펄싱된 전류 파형을 사용하여 증착된다.
도 8a는 일부 구현 예들에 따라 베이스 층 상에 증착된 나노쌍정 구리 구조체의 단면 개략도를 도시한다. 베이스 층이 기판 상에 형성되고, 베이스 층은 특정한 결정 구조 및 입자들의 배향으로 고도로 배향될 수도 있다. 결정 구조 및 입자들의 배향은 전기 도금 용액이 촉진제 첨가제들을 함유할 때 구리 전기 도금시 (111)-배향된 나노쌍정들의 성장을 촉진할 수도 있다. 예를 들어, 베이스 층은 복수의 원주형 입자 구조체들 또는 복수의 <111> 결정 입자 구조체들을 포함할 수도 있다. 일부 구현 예들에서, 베이스 층은 복수의 원주형 입자 구조들을 갖는 확산 배리어 층이거나 복수의 <111> 결정 입자 구조들을 갖는 구리 시드 층이다. 도 8a에 도시된 바와 같이, 나노쌍정 구리 구조체는 베이스 층 상에 증착된다. 구리 구조체의 고 밀도 나노쌍정들은 전기 도금 용액이 촉진제 첨가제들을 함유하는지 여부와 무관하게 고도로 배향된 베이스 층 상에 증착될 때 형성될 수도 있다.
도 8b는 고도의 원주형 확산 배리어 층 상에 증착된 나노쌍정 구리 구조체의 단면 투과 전자 현미경 (transmission electron microscopy; TEM) 이미지를 도시한다. 원주형 입자 구조들은 적합한 현미경-기반 기법을 사용하여 관찰될 수도 있다. 확산 배리어 층의 TEM 이미지는 서로 인접한 수직으로 배향된 입자 구조들을 도시하고, 입자 구조들의 윤곽은 입자 구조들의 형상을 나타내도록 도 8b에서 마킹된다. 나노쌍정 구리 구조체는 고도의 원주형 확산 배리어 층 상에 증착되고, 여기서 나노쌍정 구리 구조체는 전기 도금 용액에서 촉진제 첨가제로서 비스-(3-설포프로필) 디설파이드 (SPS) 를 사용하여 증착된다.
도 3의 프로세스 (300) 를 다시 참조하면, 나노쌍정 구리 구조체는 비-구리 시드 층 상에 증착함으로써 형성될 수도 있다. 비-구리 시드 층은 또한 "비-구리 시드", "비-구리 라이너", 또는 "비-구리 라이너 층"으로 지칭될 수도 있다. 비-구리 시드 층은 루테늄 (Ru), 금 (Au), 또는 코발트 (Co) 와 같은 전기적으로 전도성 재료를 포함할 수도 있다. 전기적으로 전도성 재료는 구리보다 전기적으로 저항성일 수도 있다. 일부 구현 예들에서, 비-구리 시드 층은 코발트를 포함한다. 나노쌍정 구리 구조체는 구리 시드 층 상에 증착되지 않고 코발트 시드 층 상에 증착될 수도 있다. 이는 나노쌍정 구리 구조체가 구리와 동일한 결정학적 특성들을 공유할 필요는 없는 외부 금속 재료 상에 증착될 수 있다는 것을 보여준다.
일부 구현 예들에서, 나노쌍정 구리 구조체는 펄싱된 전류 파형 또는 펄싱된 전류 파형에 이어 정전류 파형을 사용하여 비-구리 시드 층 상에 증착될 수도 있다. 일부 구현 예들에서, 나노쌍정 구리 구조체는 촉진제 첨가제가 없거나 실질적으로 없는 전기 도금 용액을 사용하여 비-구리 시드 층 상에 증착될 수도 있다. 나노쌍정 구리 구조체들은 프로세스 (300) 에 앞서 기술된 전기 도금 조건들을 사용하여, 시드 층들이 구리 시드 층들 또는 코발트 시드 층 들인지 여부와 무관하게 시드 층들 상에 증착될 수도 있다.
도 9는 코발트 시드 층 상에 고 밀도 나노쌍정 입자 구조들을 갖는 구리 재분배 층의 단면 SEM 이미지를 도시한다. 고 밀도의 나노쌍정들이 SEM 이미지의 원주형 입자 구조들에서 관찰된다. 구리 재분배 층은 20 ㎛의 폭 및 5 ㎛의 두께를 갖는다. 고 밀도의 나노쌍정들을 갖는 구리 재분배 층은 코발트 시드 층 상에 증착된다. 구리 재분배 층은 정전류와 무 전류 사이에서 교번하는 펄싱된 전류 파형을 사용하여 증착되고, 사이클 당 인가되는 정전류의 지속 기간은 0.1 초이고 사이클 당 전류가 인가되지 않는 지속 기간은 0.5 초이다. 펄스 전류 파형의 정전류의 전류 밀도는 4 A/dm2이다.
전기 도금을 위한 장치
많은 장치 구성들이 본 명세서에 기술된 실시예들에 따라 사용될 수도 있다. 도 10은 일부 구현 예들에 따라 전기 도금이 발생할 수도 있는 전기 도금 셀의 예의 개략도를 도시한다. 종종, 전기 도금 장치는 기판들 (예를 들어, 웨이퍼들) 이 프로세싱되는 하나 이상의 전기 도금 셀들을 포함한다. 명료성을 보존하기 위해 도 10에는 단 하나의 전기 도금 셀이 도시된다. 보텀-업 전기 도금을 최적화하기 위해, 첨가제들이 전기 도금 용액 (예를 들어, 전해질) 에 첨가될 수도 있다; 그러나, 촉진제들을 갖는 전기 도금 용액은 고도로 배향된 베이스 층 상에 증착되지 않는 한 구리 구조체들에서 나노쌍정들의 성장을 억제할 수도 있다.
전기 도금 장치 (1001) 의 구현 예가 도 10에 도시된다. 도금 배스 (1003) 는 레벨 (1005) 로 도시된 (본 명세서에 논의된 바와 같은 조성을 갖는) 전기 도금 용액을 담는다. 기판 (1007) 은 전기 도금 용액 내로 침지되고 예를 들어, 기판 (1007) 과 함께 클램쉘 기판 홀더 (1009) 의 회전을 허용하는, 회전 가능한 스핀들 (1011) 상에 장착된 "클램쉘" 기판 홀더 (1009) 에 의해 홀딩된다. 본 발명과 함께 사용하기에 적합한 양태들을 갖는 클램쉘-타입 도금 장치의 일반적인 기술은 그 전체가 모든 목적을 위해 참조로서 통합된 Patton 등에 허여된 미국 특허 번호 제 6,156,167 호 및 Reid 등에 허여된 미국 특허 번호 제 6,800,187 호에 상세히 기술된다.
애노드 (1013) 는 도금 배스 (1003) 내에서 기판 (1007) 아래에 배치되고 멤브레인 (1015), 바람직하게 이온 선택성 멤브레인에 의해 기판 영역으로부터 분리된다. 예를 들어, Nafion™ CEM (cationic exchange membrane) 이 사용될 수도 있다. 애노드 멤브레인 아래 영역은 종종 "애노드 챔버"로 지칭된다. 이온-선택성 애노드 멤브레인 (1015) 은 도금 셀의 애노드 영역과 캐소드 영역 사이의 이온 연통을 허용하는 한편, 애노드에서 생성된 입자들이 기판 (1007) 근방으로 들어가서 기판을 오염시키는 것을 방지한다. 애노드 멤브레인은 또한 도금 프로세스 동안 전류 흐름을 재분배하여 도금 균일성을 개선하는데 유용하다. 적합한 애노드 멤브레인들의 상세한 기술은 Reid 등에 허여된 미국 특허 번호 제 6,126,798 호 및 제 6,569,299 호에 제공되고, 모두 전체가 모든 목적을 위해 참조로서 인용된다. 양이온 교환 멤브레인들과 같은 이온 교환 멤브레인들이 특히 이들 적용 예들에 적합하다. 이들 멤브레인들은 통상적으로 이오노머 재료들, 예컨대 설폰기들을 함유하는 퍼플루오르화된 코-폴리머들 (예를 들어, Nafion™ 설폰화된 폴리이미드들, 및 양이온 교환에 적합한 것으로 당업자에게 공지된 다른 재료들로 이루어진다. 적합한 Nafion™ 멤브레인들의 선택된 예들은 Dupont de Nemours Co로부터 입수 가능한 N324 및 N424 멤브레인들을 포함한다.
도금 동안 전기 도금 용액으로부터의 이온들이 기판 (1007) 상에 증착된다. 금속 이온들은 확산 경계 층을 통해 그리고 TSV 홀 또는 다른 피처 내로 확산되어야 한다. 확산을 보조하는 통상적인 방식은 펌프 (1017) 에 의해 제공된 전기 도금 용액의 대류 흐름을 통한 것이다. 부가적으로, 진동 교반 또는 음파 교반 부재가 기판 회전뿐만 아니라 사용될 수도 있다. 예를 들어, 진동 변환기 (transducer) (1008) 가 클램쉘 기판 홀더 (1009) 에 부착될 수도 있다.
전기 도금 용액은 펌프 (1017) 에 의해 도금 배스 (1003) 에 연속적으로 제공된다. 일반적으로, 전기 도금 용액은 애노드 멤브레인 (1015) 및 확산기 플레이트 (1019) 를 통해 기판 (1007) 의 중심으로 그리고 이어서 기판 (1007) 을 가로 질러 방사상으로 외측으로 흐른다. 전기 도금 용액은 또한 도금 배스 (1003) 의 측면으로부터 배스의 애노드 영역 내로 제공될 수도 있다. 이어서 전기 도금 용액은 도금 배스 (1003) 를 오버 플로우 (overflow) 저장소 (1021) 로 오버 플로우한다. 이어서 전기 도금 용액은 여과되고 (미도시) 펌프 (1017) 로 리턴되어 전기 도금 용액의 재순환을 완료한다. 도금 셀의 특정한 구성들에서, 주 전기 도금 용액과의 혼합이 저 투과성 멤브레인들 또는 이온 선택성 멤브레인들을 사용하여 방지되는 동안, 별개의 전해질이 애노드가 담긴 도금 셀의 부분을 통해 순환된다.
기준 전극 (1031) 은 별도의 챔버 (1033) 내 도금 배스 (1003) 의 외부에 위치되고, 챔버는 주 도금 배스 (1003) 로부터 오버 플로우에 의해 보충된다. 대안적으로, 일부 구현 예들에서, 기준 전극 (1031) 은 기판 표면에 가능한 가깝게 위치되고, 기준 전극 챔버는 모세관을 통해 또는 또 다른 방법에 의해, 기판 (1007) 의 측면에 또는 기판 (1007) 바로 아래에 연결된다. 일부 구현 예들에서, 전기 도금 장치 (1001) 는 기판 주변부에 연결되고 기판 (1007) 의 주변부에서 금속 시드 층의 전위를 센싱하도록 구성되지만 기판 (1007) 으로 어떠한 전류도 전달하지 않는 콘택트 센싱 리드들을 더 포함한다.
DC 전력 공급부 (1035) 는 기판 (1007) 으로의 전류 흐름을 제어하도록 사용될 수 있다. 전력 공급부 (1035) 는 하나 이상의 슬립 링들, 브러시들 및 콘택트들 (미도시) 을 통해 기판 (1007) 에 전기적으로 접속된 네거티브 출력 리드 (1039) 를 갖는다. 전력 공급부 (1035) 의 포지티브 출력 리드 (1041) 는 도금 배스 (1003) 내에 위치된 애노드 (1013) 에 전기적으로 접속된다. 전력 공급부 (1035), 기준 전극 (1031), 및 콘택트 센싱 리드 (미도시) 는 다른 기능들 중에서, 전기 도금 셀의 엘리먼트들에 제공된 전류 및 전위의 변조를 허용하는 시스템 제어기 (1047) 에 연결될 수 있다. 예를 들어, 제어기 (1047) 는 전위-제어된 레짐 (regime) 및 전류-제어된 레짐에서 전기 도금을 허용할 수도 있다. 제어기 (1047) 는 도금 셀의 다양한 엘리먼트들에 인가되어야 하는 전류 및 전압 레벨들, 뿐만 아니라 이들 레벨들이 변화되어야 하는 시간들을 특정하는 프로그램 인스트럭션들을 포함할 수도 있다. 순방향 전류가 인가될 때, 전력 공급부 (1035) 는 애노드 (1013) 에 대해 음의 전위를 갖도록 기판 (1007) 을 바이어스한다. 이는 전류로 하여금 애노드 (1013) 로부터 기판 (1007) 으로 흐르게 하고, 전기 화학적 환원 (예를 들어, Cu2+ + 2 e- = Cu0) 이 기판 표면 (캐소드) 상에서 발생하고, 이는 기판 (1007) 의 표면 상에 전기적으로 전도성 층 (예를 들어, 구리) 의 증착을 발생시킨다.. 불활성 애노드 (1014) 는 도금 배스 (1003) 내에서 기판 (1007) 아래에 설치될 수도 있고 멤브레인 (1015) 에 의해 기판 영역으로부터 분리될 수도 있다.
전기 도금 장치 (1001) 는 또한 전기 도금 용액의 온도를 특정한 레벨로 유지하기 위한 히터 (1045) 를 포함할 수도 있다. 전기 도금 용액은 도금 배스 (1003) 의 다른 엘리먼트들로 열을 전달하도록 사용될 수도 있다. 예를 들어, 기판 (1007) 이 도금 배스 (1003) 내로 로딩될 때, 히터 (1045) 및 펌프 (1017) 는 전기 도금 장치 (1001) 전체의 온도가 실질적으로 균일해질 때까지 전기 도금 장치 (1001) 를 통해 전기 도금 용액을 순환시키도록 턴온될 수도 있다. 일부 구현 예들에서, 히터 (1045) 는 시스템 제어기 (1047) 에 연결된다. 시스템 제어기 (1047) 는 전기 도금 장치 (1001) 내에서 전기 도금 용액 온도의 피드백을 수신하고 부가적인 가열에 대한 필요성을 결정하도록 열전대 (thermocouple) 에 연결될 수도 있다.
본 명세서에 개시된 전기 도금 방법들은 다양한 전기 도금 툴 장치들을 참조하여 기술될 수 있고, 다양한 전기 도금 툴 장치들의 맥락에서 채용될 수도 있다. 본 명세서의 실시예들에 따라 사용될 수도 있는 도금 장치의 일 예는 Lam Research Sabre® 툴이다. 기판 침지를 포함하는 전착, 및 본 명세서에 개시된 다른 방법들은 보다 큰 전착 장치를 형성하는 컴포넌트들에서 수행될 수 있다.
도 11은 일부 구현예들에 따른 일 예시적인 전착 장치의 상면도의 개략도를 도시한다. 전착 장치 (1100) 는 3 개의 개별적인 전기 도금 모듈들 (1102, 1104, 및 1106) 을 포함할 수 있다. 전착 장치 (1100) 는 또한 다양한 프로세스 동작들을 위해 구성된 3 개의 개별적인 모듈들 (1112, 1114, 및 1116) 을 포함할 수 있다. 예를 들어, 일부 실시예들에서, 모듈들 (1112, 1114, 및 1116) 중 하나 이상은 SRD (Spin Rinse Drying) 모듈일 수도 있다. 다른 실시예들에서, 모듈들 (1112, 1114, 및 1116) 중 하나 이상은 PEM들 (Post-Electrofill Modules) 일 수도 있고, 각각은 기판이 전기 도금 모듈들 (1102, 1104, 및 1106) 중 하나에 의해 프로세싱된 후 에지 베벨 제거, 후면 에칭, 및 기판들의 산 세정과 같은 기능을 수행하도록 구성된다.
전착 장치 (1100) 는 중앙 전착 챔버 (1124) 를 포함한다. 중앙 전착 챔버 (1124) 는 전기 도금 모듈들 (1102, 1104, 1106) 에서 전기 도금 용액으로 사용된 화학적 용액을 홀딩하는 챔버이다. 전착 장치 (1100) 는 또한 전기 도금 용액에 대한 첨가제들을 저장하고 전달할 수도 있는 도징 시스템 (1126) 을 포함한다. 화학적 희석 모듈 (1122) 이 에천트 (etchant) 로 사용될 화학물질들을 저장하고 혼합할 수도 있다. 여과 및 펌핑 유닛 (1128) 이 중앙 전착 챔버 (1124) 에 대한 전기 도금 용액을 필터링하고, 이를 전기 도금 모듈들로 펌핑할 수도 있다.
시스템 제어기 (1130) 가 전착 장치 (1100) 를 동작시키기 위해 필요한 전자적 및 인터페이스 제어를 제공한다. 시스템 제어기 (1130) (하나 이상의 물리적 또는 논리적 제어기들을 포함할 수도 있음) 는 전착 장치 (1100) 의 일부 또는 모든 속성들을 제어한다. 시스템 제어기 (1130) 는 통상적으로 하나 이상의 메모리 디바이스들 및 하나 이상의 프로세서들을 포함한다. 프로세서는 CPU (Central Processing Unit) 또는 컴퓨터, 아날로그 입력/출력 연결부들 및/또는 디지털 입력/출력 연결부들, 스텝퍼 (stepper) 모터 제어기 보드들, 및 다른 유사한 컴포넌트들을 포함할 수도 있다. 본 명세서에 기술된 적절한 제어 동작들을 구현하기 위한 인스트럭션들이 프로세서 상에서 실행될 수도 있다. 이들 인스트럭션들은 시스템 제어기 (1130) 와 연관된 메모리 디바이스들 상에 저장될 수도 있고, 또는 이들이 네트워크를 통해 제공될 수도 있다. 특정한 실시예들에서, 시스템 제어기 (1130) 는 시스템 제어 소프트웨어를 실행한다.
전착 장치 (1100) 내의 시스템 제어 소프트웨어는 타이밍, 전해질 컴포넌트들의 혼합물 (하나 이상의 전해질 컴포넌트들의 농도를 포함함), 유입구 압력, 도금 셀 압력, 도금 셀 온도, 기판 온도, 기판 및 임의의 다른 전극들에 인가된 전류 및 전위, 기판 위치, 기판 회전, 및 전착 장치 (1100) 에 의해 수행된 특정한 프로세스의 다른 파라미터들을 제어하기 위한 인스트럭션들을 포함할 수도 있다. 시스템 제어 로직은 또한 나노쌍정 구리 구조체들을 증착하기 위해 적합하도록 맞춤된 조건들 하에서 전기 도금을 위한 인스트럭션들을 포함할 수도 있다. 예를 들어, 시스템 제어 로직은 펄싱된 전류 파형 및/또는 펄싱된 전류 파형 이어서 정전류 파형을 제공하도록 구성될 수도 있다. 또한, 시스템 제어 로직은 촉진제 첨가제들이 없거나 실질적으로 없는 전기 도금 용액을 기판에 제공하도록 구성될 수도 있다. 시스템 제어 로직은 상대적으로 저 플로우 레이트로 기판에 전기 도금 용액을 제공하도록 구성될 수도 있다. 시스템 제어 로직은 임의의 적합한 방식으로 구성될 수도 있다. 예를 들어, 다양한 프로세스 툴 컴포넌트 서브루틴들 (subroutines) 또는 제어 객체들은 다양한 프로세스 툴 프로세스들을 수행하기 위해 필요한 프로세스 툴 컴포넌트들의 동작을 제어하도록 작성될 수도 있다. 시스템 제어 소프트웨어가 임의의 적합한 컴퓨터 판독가능 프로그램 언어로 코딩될 수도 있다. 로직은 또한 프로그래밍 가능한 로직 디바이스 (예를 들어, FPGA), ASIC, 또는 다른 적절한 수단에서 하드웨어로 구현될 수도 있다.
일부 구현 예들에서, 시스템 제어 로직은 상기 기술된 다양한 파라미터들을 제어하기 위한 IOC (Input/Output Control) 시퀀싱 인스트럭션들을 포함한다. 예를 들어, 전기 도금 프로세스의 페이즈 각각은 시스템 제어기 (1130) 에 의한 실행을 위한 하나 이상의 인스트럭션들을 포함할 수도 있다. 침지 프로세스 페이즈에 대한 프로세스 조건들을 설정하기 위한 인스트럭션들은 대응하는 침지 레시피 페이즈에 포함될 수도 있다. 일부 실시예들에서, 전기 도금 레시피 페이즈들은 전기 도금 프로세스 페이즈에 대한 모든 인스트럭션들이 그 프로세스 페이즈와 동시에 실행되도록, 순차적으로 배열될 수도 있다.
제어 로직은 일부 구현 예들에서 프로그램들 또는 프로그램들의 섹션들과 같은 다양한 컴포넌트들로 분할될 수도 있다. 이 목적을 위한 로직 컴포넌트들의 예들은 기판 포지셔닝 컴포넌트, 전해질 조성 제어 컴포넌트, 압력 제어 컴포넌트, 가열기 제어 컴포넌트, 및 전위/전류 전력 공급부 제어 컴포넌트를 포함한다.
일부 구현예들에서, 시스템 제어기 (1130) 와 연관된 사용자 인터페이스가 있을 수도 있다. 사용자 인터페이스는 디스플레이 스크린, 장치 및/또는 프로세스 조건들의 그래픽 소프트웨어 디스플레이들, 포인팅 디바이스들, 키보드들, 터치 스크린들, 마이크로폰들, 등과 같은 사용자 입력 디바이스들을 포함할 수도 있다.
일부 구현예들에서, 시스템 제어기 (1130) 에 의해 조정된 파라미터들은 프로세스 조건들과 관련될 수도 있다. 비한정적인 예들은 배스 조건들 (온도, 조성, 및 플로우 레이트), 다양한 단계들에서 기판 위치 (회전 레이트, 선형 (수직) 속도, 수평으로부터의 각도), 등을 포함한다. 이들 파라미터들은 사용자 인터페이스를 활용하여 입력될 수도 있는 레시피의 형태로 사용자들에게 제공될 수도 있다.
프로세스를 모니터링하기 위한 신호들은 다양한 프로세스 툴 센서들로부터 시스템 제어기 (1130) 의 아날로그 입력 연결부 및/또는 디지털 입력 연결부에 의해 제공될 수도 있다. 프로세스를 제어하기 위한 신호들은 프로세스 툴의 아날로그 출력 연결부 및 디지털 출력 연결부 상에 출력될 수도 있다. 모니터링될 수도 있는 프로세스 툴 센서들의 비한정적인 예들은 질량 유량 제어기들, (마노미터들 (manometers) 과 같은) 압력 센서들, 열전대들 (thermocouples), 광학 위치 센서들, 등을 포함한다. 적절하게 프로그래밍된 피드백 및 제어 알고리즘들이 프로세스 조건들을 유지하기 위해 이들 센서들로부터 데이터로 사용될 수도 있다.
일 구현 예에서, 인스트럭션들은 기판을 기판 홀더에 삽입하고, 기판을 틸팅하고, 침지 동안 기판을 바이어싱하고, 기판 상에 나노쌍정 구리 구조체를 전착시키는 것을 포함할 수 있다.
핸드-오프 툴 (1140) 은 카세트 (1142) 또는 카세트 (1144) 와 같은 기판 카세트로부터 기판을 선택할 수도 있다. 카세트들 (1142 또는 1144) 은 FOUP들 (Front Opening Unified Pods) 일 수도 있다. FOUP는 제어된 환경에서 기판을 단단하고 안전하게 홀딩하고, 기판들로 하여금 적절한 로딩 포트들 및 로봇 핸들링 시스템들을 구비한 툴들에 의한 프로세싱 또는 측정을 위해 제거되게 하도록 설계된 인클로저 (enclosure) 이다. 핸드 오프 툴 (1140) 은 진공 부착 또는 일부 다른 부착 메커니즘을 사용하여 기판을 홀딩할 수도 있다.
핸드 오프 툴 (1140) 은 기판 핸들링 스테이션 (1132), 카세트들 (1142 또는 1144), 이송 스테이션 (1150), 또는 정렬기 (1148) 와 인터페이싱할 수도 있다. 이송 스테이션 (1150) 으로부터, 핸드 오프 툴 (1146) 은 기판으로의 액세스를 얻을 수도 있다. 이송 스테이션 (1150) 은 핸드 오프 툴들 (1140 및 1146) 이 정렬기 (1148) 를 통과하지 않고 기판들을 통과할 수도 있는 슬롯 또는 위치일 수도 있다. 그러나, 일부 구현 예들에서, 기판이 전기 도금 모듈로의 정밀 전달을 위해 핸드 오프 툴 (1146) 에 적절하게 정렬되는 것을 보장하기 위해, 핸드 오프 툴 (1146) 은 정렬기 (1148) 로 기판을 정렬할 수도 있다. 핸드 오프 툴 (1146) 은 또한 기판을 전기 도금 모듈 (1102, 1004, 또는 1006) 중 하나로 또는 다양한 프로세스 동작들을 위해 구성된 3 개의 개별적인 모듈들 (1112, 1114, 및 1116) 중 하나로 전달할 수도 있다.
상기 기술된 방법들에 따른 프로세스 동작의 일 예는 이하와 같이 진행될 수도 있다: (1) 전기 도금 모듈 (1104) 에서 기판 상으로 나노쌍정 구리 구조체를 전착; (2) 모듈 (1112) 내의 SRD에서 기판을 린싱 및 건조; 및, (3) 모듈 (1114) 에서 에지 베벨 제거를 수행.
순차적인 도금, 린싱, 건조, 및 PEM 프로세스 동작들을 통해 기판들의 효율적인 사이클링을 허용하도록 구성된 장치가 제작 환경에서 사용하기 위한 구현예들에 유용할 수도 있다. 이를 달성하기 위해, 모듈 (1112) 은 스핀 린스 건조기 및 에지 베벨 제거 챔버로 구성될 수 있다. 이러한 모듈 (1112) 에서, 기판은 구리 도금 및 EBR 동작들을 위해 전기 도금 모듈 (1104) 과 모듈 (1112) 사이로만 이송되어야할 것이다.
일부 구현예들에서, 제어기 (예를 들어, 시스템 제어기 (1130)) 는 상기 기술된 예들의 일부일 수도 있는 시스템의 일부이다. 이러한 시스템들은 프로세싱 툴 또는 툴들, 챔버 또는 챔버들, 프로세싱용 플랫폼 또는 플랫폼들, 및/또는 특정 프로세싱 컴포넌트들 (페데스탈, 가스 플로우 시스템, 등) 을 포함하는, 반도체 프로세싱 장비를 포함할 수 있다. 이들 시스템들은 반도체 웨이퍼 또는 기판의 프로세싱 이전에, 프로세싱 동안에, 그리고 프로세싱 이후에 그들의 동작을 제어하기 위한 전자장치에 통합될 수도 있다. 전자장치는 시스템 또는 시스템들의 다양한 컴포넌트들 또는 하위부분들을 제어할 수도 있는 "제어기"로서 지칭될 수도 있다. 제어기는, 시스템의 프로세싱 요건들 및/또는 타입에 따라서, 전기 도금 용액의 전달, 온도 설정사항들 (예를 들어, 가열 및/또는 냉각), 압력 설정사항들, 전력 설정사항들, 전류 파형 설정사항들, 플로우 레이트 설정사항들, 유체 전달 설정사항들, 위치 및 동작 설정사항들, 툴들 및 다른 이송 툴들 및/또는 특정 시스템과 연결되거나 인터페이싱된 로드록들 내외로의 웨이퍼 이송들을 포함하는, 본 명세서에 개시된 프로세스들 중 임의의 프로세스들을 제어하도록 프로그래밍될 수도 있다.
일반적으로 말하면, 제어기는 인스트럭션들을 수신하고, 인스트럭션들을 발행하고, 동작을 제어하고, 세정 동작들을 인에이블하고, 엔드포인트 측정들을 인에이블하는, 등을 하는 다양한 집적 회로들, 로직, 메모리, 및/또는 소프트웨어를 갖는 전자장치로서 규정될 수도 있다. 집적 회로들은 프로그램 인스트럭션들을 저장하는 펌웨어의 형태의 칩들, 디지털 신호 프로세서들 (DSPs), ASICs (Application Specific Integrated Circuits) 로서 규정되는 칩들, 및/또는 프로그램 인스트럭션들 (예를 들어, 소프트웨어) 을 실행하는 하나 이상의 마이크로프로세서들, 또는 마이크로제어기들을 포함할 수도 있다. 프로그램 인스트럭션들은 반도체 웨이퍼 상에서 또는 반도체 웨이퍼에 대한 특정 프로세스를 실행하기 위한 동작 파라미터들을 규정하는, 다양한 개별 설정사항들 (또는 프로그램 파일들) 의 형태로 제어기로 또는 시스템으로 전달된 인스트럭션들일 수도 있다. 일부 실시예들에서, 동작 파라미터들은 웨이퍼의 WLP 피처들의 제조 동안에 하나 이상의 프로세싱 단계들을 달성하도록 프로세스 엔지니어들에 의해서 규정된 레시피의 일부일 수도 있다.
제어기는, 일부 구현 예들에서, 시스템에 통합되거나, 시스템에 커플링되거나, 그렇지 않으면 시스템에 네트워킹되거나, 또는 이들의 조합인 컴퓨터에 커플링되거나 일부일 수도 있다. 예를 들어, 제어기는 웨이퍼 프로세싱의 원격 액세스를 가능하게할 수 있는 공장 (fab) 호스트 컴퓨터 시스템의 전부 또는 일부이거나 "클라우드" 내에 있을 수도 있다. 컴퓨터는 제조 동작들의 현재 진행을 모니터링하고, 과거 제조 동작들의 이력을 조사하고, 복수의 제조 동작들로부터 경향들 또는 성능 메트릭들을 조사하고, 현재 프로세싱의 파라미터들을 변경하고, 현재 프로세싱에 후속하는 프로세싱 단계들을 설정하고, 또는 새로운 프로세스를 시작하도록 시스템에 대한 원격 액세스를 인에이블할 수도 있다.
일부 예들에서, 원격 컴퓨터 (예를 들어, 서버) 는 로컬 네트워크 또는 인터넷을 포함할 수도 있는 네트워크를 통해 프로세스 레시피들을 시스템에 제공할 수 있다. 원격 컴퓨터는 차후에 원격 컴퓨터로부터 시스템으로 전달될 파라미터들 및/또는 설정사항들의 입력 또는 프로그래밍을 인에이블하는 사용자 인터페이스를 포함할 수도 있다. 일부 예들에서, 제어기는 하나 이상의 동작들 동안 수행될 프로세싱 단계들 각각에 대한 파라미터들을 특정하는, 데이터의 형태의 인스트럭션들을 수신한다. 파라미터들은 제어기가 제어하거나 인터페이싱하도록 구성되는 툴의 타입 및 수행될 프로세스의 타입에 특정적일 수도 있다는 것이 이해되어야 한다. 따라서 상기 기술된 바와 같이, 제어기는 예컨대 본 명세서에 기술된 프로세스들 및 제어들과 같은, 공동의 목적을 향해 함께 네트워킹되고 작동하는 하나 이상의 개별 제어기들을 포함함으로써 분산될 수도 있다. 이러한 목적들을 위한 분산형 제어기의일 예는 챔버 상의 프로세스를 제어하도록 조합되는 (예컨대 플랫폼 레벨에서 또는 원격 컴퓨터의 일부로서) 원격으로 위치한 하나 이상의 집적 회로들과 통신하는 챔버 상의 하나 이상의 집적 회로들일 것이다.
전착 장치 (1200) 의 대안적인 구현 예가 도 12에 개략적으로 예시된다. 이 실시예에서, 전착 장치 (1200) 는 전기 도금 셀들 (1207) 의 세트를 갖고, 각각은 쌍을 이루거나 복수의 "듀엣" 구성으로 전기 도금 배스를 포함한다. 전기 도금 그 자체에 더하여, 전착 장치 (1200) 는 예를 들어, 다양한 다른 전기 도금 관련 프로세스들 및 하위 단계들, 예컨대 스핀-린싱, 스핀-건조, 금속 및 실리콘 습식 에칭, 무전해 증착, 사전 습식 처리 및 사전 화학 처리, 환원, 어닐링, 포토레지스트 스트립핑, 및 표면 사전 활성화를 수행할 수도 있다. 전착 장치 (1200) 는 도 12에 개략적으로 위에서 아래로 도시되고, 단일 레벨 또는 "플로어"만이 도면에 드러나지만, 이러한 장치, 예를 들어, Sabre® 3D 툴이 서로 상단 상에 "스택된" 2 개 이상의 레벨들을 가질 수 있고, 각각은 잠재적으로 프로세싱 스테이션들의 동일하거나 상이한 유형들을 갖는 것이 당업자에 의해 쉽게 이해된다.
도 12를 다시 참조하면, 전기 도금될 기판 (1206) 은 일반적으로 프론트 엔드 로딩 FOUP (1201) 를 통해 전착 장치 (1200) 에 피딩되고, 이 예에서, 이는 액세스 가능한 스테이션들의 일 스테이션으로부터 또 다른 스테이션으로 복수의 차원들에서 스핀들 (spindle) (1203) 에 의해 구동된 기판 (1206) 을 집어넣고 (retract) 이동시킬 수 있는, 프론트-엔드 로봇 (1202) 을 통해 FOUP로부터 전착 장치 (1200) 의 메인 기판 프로세싱 영역에 전달된다―2 개의 프론트-엔드 액세스 가능한 스테이션들 (1204) 및 또한 2 개의 프론트-엔드 액세스 가능한 스테이션들 (1208) 이 이 예에서 도시된다. 프론트-엔드 액세스 가능한 스테이션들 (1204 및 1208) 은 예를 들어, 전처리 스테이션들, 및 SRD 스테이션들을 포함할 수도 있다. 프론트-엔드 로봇 (1202) 의 측면-측면으로부터의 측방향 이동은 로봇 트랙 (1202a) 을 활용하여 달성된다. 기판들 (1206) 각각은 모터 (미도시) 에 연결된 스핀들 (1203) 에 의해 구동된 컵/콘 어셈블리 (미도시) 에 의해 홀딩될 수도 있고, 모터는 마운팅 브라켓 (1209) 에 부착될 수도 있다. 이 예에서 또한 도시된 것은 전기 도금 셀들 (1207) 의 4 개의 "듀엣들"이고, 총 8 개의 전기 도금 셀들 (1207) 이다. 전기 도금 셀들 (1207) 은 구리 함유 구조체에 대해 구리 전기 도금 및 납땜 구조체에 대해 납땜 재료 전기 도금을 위해 사용될 수도 있다. 시스템 제어기 (미도시) 가 전착 장치 (1200) 의 속성들 중 일부 또는 전부를 제어하기 위해 전착 장치 (1200) 에 커플링될 수도 있다. 시스템 제어기는 본 명세서에 앞서 기술된 프로세스들에 따른 인스트럭션들을 실행하도록 프로그래밍되거나 달리 구성된다.
본 명세서에 기술된 장치/프로세스는 예를 들어, 반도체 디바이스들, 디스플레이들, LED들, 광전 패널들 등의 제조 또는 제작을 위해 리소그래픽 패터닝 툴들 또는 프로세스들과 함께 사용될 수도 있다. 통상적으로, 반드시 그러한 것은 아니지만, 이러한 툴들/프로세스들은 공통 제조 설비에서 함께 사용되거나 수행될 것이다. 막의 리소그래픽 패터닝은 통상적으로 동작 각각이 다수의 가능한 툴들을 사용하여 인에이블되는 이하의 동작들: (1) 스핀온 (spin-on) 툴 또는 스프레이온 (spray-on) 툴을 사용하여 워크피스, 즉, 웨이퍼 상에 포토레지스트를 도포하는 동작; (2) 핫 플레이트 또는 노 또는 UV 경화 툴을 사용하여 포토레지스트를 경화하는 동작; (3) 웨이퍼 스텝퍼와 같은 툴을 사용하여 가시광선 또는 UV 또는 x-선 광에 포토레지스트를 노출시키는 동작; (1) 습식 벤치와 같은 툴을 사용하여 레지스트를 선택적으로 제거하여 레지스트를 패터닝하도록 레지스트를 현상하는 동작; (5) 건식 또는 플라즈마 보조 에칭 툴을 사용함으로써 하부 막 또는 워크피스 내로 레지스트 패턴을 전사하는 동작; 및 (6) RF 또는 마이크로파 플라즈마 레지스트 스트립퍼와 같은 툴을 사용하여 레지스트를 제거하는 동작 중 일부 또는 전부를 포함한다.
결론
전술한 기술 (description) 에서, 제시된 실시 예들의 완전한 이해를 제공하기 위해 수많은 구체적 상세들이 제시되었다. 개시된 실시 예들은 이들 구체적인 상세들 중 일부 또는 전부가 없이 실시될 수도 있다. 다른 예들에서, 공지된 프로세스 동작들은 개시된 실시 예들을 불필요하게 모호하게 하지 않기 위해 상세히 기술되지 않았다. 개시된 실시 예들이 구체적인 실시 예들과 함께 기술되었지만, 이는 개시된 실시 예들을 제한하는 것으로 의도되지 않았다는 것이 이해될 것이다.
전술한 실시 예들이 이해의 명확성의 목적들을 위해 다소 상세히 기술되었지만, 특정한 변화들 및 수정들이 첨부된 청구항들의 범위 내에서 실시될 수도 있다는 것이 자명할 것이다.
본 실시 예들의 프로세스들, 시스템들, 및 장치를 구현하는 많은 대안적인 방식들이 있다는 것을 주의해야 한다. 따라서, 본 실시 예들은 예시적이고, 제한적이지 않은 것으로 간주될 것이며, 실시 예들은 본 명세서에 주어진 세부사항들로 한정되지 않을 것이다.

Claims (21)

  1. 나노쌍정 (nanotwinned) 구리 구조체를 증착하는 방법에 있어서,
    기판의 표면을 전기 도금 용액과 콘택트시키는 단계; 및
    상기 기판 상에 나노쌍정 구리 구조체를 증착하기 위해 상기 기판이 상기 전기 도금 용액과 콘택트할 때 상기 기판에 제 1 전류를 인가하는 단계로서, 상기 제 1 전류는 정전류 (constant current) 와 무 전류 사이에서 교번하는 펄싱된 전류 파형을 포함하는, 나노쌍정 구리 구조체 증착 방법.
  2. 제 1 항에 있어서,
    상기 나노쌍정 구리 구조체는 복수의 (111)-배향된 나노쌍정 결정 구리 입자들을 포함하는, 나노쌍정 구리 구조체 증착 방법.
  3. 제 1 항에 있어서,
    상기 펄싱된 전류 파형에서 전류가 인가되지 않는 지속 기간은 상기 펄싱된 전류 파형에 인가되는 정전류의 지속 기간보다 적어도 3 배 긴, 나노쌍정 구리 구조체 증착 방법.
  4. 제 1 항에 있어서,
    상기 펄싱된 전류 파형은 약 0.1 초 내지 약 2 초의 지속 기간 동안 인가되는 상기 정전류와 약 0.4 초 내지 약 6 초의 전류가 인가되지 않는 지속 기간 사이에서 교번하는, 나노쌍정 구리 구조체 증착 방법.
  5. 제 1 항에 있어서,
    상기 펄싱된 전류 파형의 상기 정전류는 약 2 A/dm2 내지 약 8 A/dm2의 전류 밀도를 갖는, 나노쌍정 구리 구조체 증착 방법.
  6. 제 1 항에 있어서,
    상기 전기 도금 용액은 촉진제 첨가제가 없거나 (free) 실질적으로 없는, 나노쌍정 구리 구조체 증착 방법.
  7. 제 1 항에 있어서,
    상기 펄싱된 전류 파형은 적어도 5 ㎛의 두께를 갖는 상기 나노쌍정 구리 구조체를 증착하기 위해 상기 정전류와 무 전류 사이에서 교번하는 복수의 사이클들을 포함하는, 나노쌍정 구리 구조체 증착 방법.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 기판이 상기 전기 도금 용액과 콘택트할 때 상기 기판에 제 2 전류를 인가하는 단계를 더 포함하고, 상기 제 2 전류는 정전류 파형을 포함하는, 나노쌍정 구리 구조체 증착 방법.
  9. 제 8 항에 있어서,
    상기 제 1 전류는 적어도 약 1 ㎛의 제 1 두께의 상기 나노쌍정 구리 구조체를 증착하도록 상기 기판에 인가되고, 상기 제 2 전류는 상기 제 1 두께가 증착된 후 제 2 두께의 나노쌍정 구리 구조체를 증착하도록 상기 기판에 인가되는, 나노쌍정 구리 구조체 증착 방법.
  10. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 기판은 상기 나노쌍정 구리 구조체가 증착되는 확산 배리어 층을 포함하고, 상기 확산 배리어 층은 복수의 원주형 (columnar) 입자 구조들을 갖는, 나노쌍정 구리 구조체 증착 방법.
  11. 제 10 항에 있어서,
    상기 전기 도금 용액은 촉진제 첨가제를 포함하는, 나노쌍정 구리 구조체 증착 방법.
  12. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 기판은 상기 나노쌍정 구리 구조체가 증착되는 구리 시드 층을 포함하고, 상기 구리 시드 층은 복수의 <111> 결정 입자 구조체들을 갖는, 나노쌍정 구리 구조체 증착 방법.
  13. 제 12 항에 있어서,
    상기 전기 도금 용액은 촉진제 첨가제를 포함하는, 나노쌍정 구리 구조체 증착 방법.
  14. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 기판은 상기 나노쌍정 구리 구조체가 증착되는 코발트 시드 층을 포함하는, 나노쌍정 구리 구조체 증착 방법.
  15. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 기판을 상기 전기 도금 용액과 콘택트시키는 단계는 약 30 ㎝/s 내지 약 70 ㎝/s의 플로우 레이트로 발생하는, 나노쌍정 구리 구조체 증착 방법.
  16. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 나노쌍정 구리 구조체는 구리 필라 (pillar), 재분배 층, 또는 언더 범프 금속화 (under bump metallization) 인, 나노쌍정 구리 구조체 증착 방법.
  17. 전기 도금 용액을 홀딩하기 위한 전기 도금 셀;
    전기 도금 동안 기판을 지지하기 위한 기판 홀더;
    전기 도금 동안 상기 기판에 전류를 인가하기 위한 전력 공급부; 및
    제어기를 포함하고,
    상기 제어기는,
    기판의 표면을 상기 전기 도금 용액과 콘택트시키는 동작; 및
    상기 기판이 상기 전기 도금 용액과 콘택트할 때 상기 기판 상에 나노쌍정 구리 구조체를 증착하도록 상기 기판에 제 1 전류를 인가하는 동작을 수행하기 위한 인스트럭션들로 구성되고, 상기 제 1 전류는 정전류와 무 전류 사이에서 교번하는 펄싱된 전류 파형을 포함하는, 장치.
  18. 제 17 항에 있어서,
    상기 펄싱된 전류 파형에 전류가 인가되지 않는 지속 기간은 상기 펄싱된 전류 파형에 인가되는 정전류의 지속 기간보다 적어도 3 배 긴, 장치.
  19. 제 17 항에 있어서,
    상기 전기 도금 용액은 촉진제 첨가제가 없거나 실질적으로 없는, 장치.
  20. 제 17 항 내지 제 19 항 중 어느 한 항에 있어서,
    상기 제어기는,
    상기 기판이 상기 전기 도금 용액과 콘택트할 때 상기 기판에 제 2 전류를 인가하는 동작을 수행하기 위한 인스트럭션들로 더 구성되고, 상기 제 2 전류는 정전류 파형을 포함하는, 장치.
  21. 제 17 항 내지 제 19 항 중 어느 한 항에 있어서,
    상기 기판은 상기 나노쌍정 구리 구조체가 증착되는 베이스 층을 포함하고, 상기 베이스 층은 복수의 원주형 입자 구조를 갖는 확산 배리어 층 또는 복수의 <111> 결정 입자들을 갖는 구리 시드 층인, 장치.
KR1020217016192A 2018-10-31 2019-10-28 나노쌍정 (nanotwinned) 구리 구조체들의 전착 (electrodeposition) KR20210069118A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201862753846P 2018-10-31 2018-10-31
US62/753,846 2018-10-31
PCT/US2019/058354 WO2020092244A1 (en) 2018-10-31 2019-10-28 Electrodeposition of nanotwinned copper structures

Publications (1)

Publication Number Publication Date
KR20210069118A true KR20210069118A (ko) 2021-06-10

Family

ID=70464609

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217016192A KR20210069118A (ko) 2018-10-31 2019-10-28 나노쌍정 (nanotwinned) 구리 구조체들의 전착 (electrodeposition)

Country Status (6)

Country Link
US (1) US20220010446A1 (ko)
KR (1) KR20210069118A (ko)
CN (1) CN113260739A (ko)
SG (1) SG11202104479WA (ko)
TW (1) TWI841618B (ko)
WO (1) WO2020092244A1 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11901585B2 (en) 2019-11-23 2024-02-13 Apple Inc. Nanotwin copper components
TWI741466B (zh) * 2019-12-27 2021-10-01 鉑識科技股份有限公司 利用水/醇溶性有機添加劑製備之奈米雙晶層及其製備方法
KR20230026331A (ko) * 2020-05-18 2023-02-24 램 리써치 코포레이션 나노쌍정된 (nanotwinned) 구리 피처 및 비나노쌍정 (non-nanotwinned) 구리 피처의 전기도금
US11384446B2 (en) 2020-08-28 2022-07-12 Macdermid Enthone Inc. Compositions and methods for the electrodeposition of nanotwinned copper
US11538756B2 (en) * 2020-09-16 2022-12-27 Advanced Semiconductor Engineering, Inc. Bonding structure and method for manufacturing the same
US11203816B1 (en) * 2020-10-23 2021-12-21 Applied Materials, Inc. Electroplating seed layer buildup and repair
TWI844761B (zh) * 2021-02-17 2024-06-11 國立陽明交通大學 雙晶銅金屬層、具有其之基板及其製備方法
TWI753798B (zh) * 2021-03-16 2022-01-21 財團法人工業技術研究院 基底穿孔結構及其製造方法、重佈線層結構及其製造方法
TWI810631B (zh) * 2021-08-20 2023-08-01 樂鑫材料科技股份有限公司 金屬奈米孿晶薄膜結構的形成方法
US11634830B2 (en) * 2021-08-25 2023-04-25 Applied Materials, Inc. Electrochemical depositions of nanotwin copper materials
TWI803984B (zh) * 2021-09-22 2023-06-01 樂鑫材料科技股份有限公司 金屬薄膜表面奈米孿晶結構及其形成方法
CN113802155A (zh) * 2021-10-09 2021-12-17 南开大学 一种高晶面择优取向铜箔的室温电沉积制备方法
CN114086229B (zh) * 2021-10-27 2022-11-25 中山市仲德科技有限公司 一种制备吸液芯的槽液和吸液芯的制备方法
CN114232037B (zh) * 2021-12-29 2023-03-28 中国科学院金属研究所 一种纳米孪晶铜箔及其制备方法、以及电路板和集电体
WO2024008562A1 (en) 2022-07-07 2024-01-11 Basf Se Use of a composition comprising a polyaminoamide type compound for copper nanotwin electrodeposition
WO2024132828A1 (en) 2022-12-19 2024-06-27 Basf Se A composition for copper nanotwin electrodeposition
WO2024138055A1 (en) * 2022-12-21 2024-06-27 Georgia Tech Research Corporation Advanced processes for cu/polymer hybrid bonding for fine-pitch interconnection at panel level

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5431803A (en) * 1990-05-30 1995-07-11 Gould Electronics Inc. Electrodeposited copper foil and process for making same
CN1234914C (zh) * 2002-11-01 2006-01-04 中国科学院金属研究所 一种超高强度超高导电性纳米孪晶铜材料及制备方法
US7736448B2 (en) * 2002-11-01 2010-06-15 Institute Of Metal Research Chinese Academy Of Sciences Nano icrystals copper material with super high strength and conductivity and method of preparing thereof
CN100503880C (zh) * 2007-03-08 2009-06-24 复旦大学 一种纳米尺度孪晶铜薄膜的制备方法
FR2949121A1 (fr) * 2009-08-12 2011-02-18 Alchimer Electrolyte et procede d''electrodeposition de cuivre sur une couche barriere, et substrat semi-conducteur obtenu par un tel procede.
US8795480B2 (en) * 2010-07-02 2014-08-05 Novellus Systems, Inc. Control of electrolyte hydrodynamics for efficient mass transfer during electroplating
CN102400188B (zh) * 2010-09-10 2014-10-22 中国科学院金属研究所 一种<111>织构纳米孪晶Cu块体材料及制备方法
KR101255548B1 (ko) * 2011-02-24 2013-04-17 한양대학교 에리카산학협력단 나노쌍정 구조가 형성된 구리재료의 형성방법
TWI432613B (zh) * 2011-11-16 2014-04-01 Univ Nat Chiao Tung 電鍍沉積之奈米雙晶銅金屬層及其製備方法
CN105097746A (zh) * 2015-07-07 2015-11-25 中国科学院上海微系统与信息技术研究所 基于纳米孪晶铜的凸点下金属层及制备方法
KR102578794B1 (ko) * 2016-06-14 2023-09-18 삼성전자주식회사 반도체 장치 및 그 제조 방법
US10515923B2 (en) * 2017-05-31 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming semiconductor package structure with twinned copper layer

Also Published As

Publication number Publication date
TW202035797A (zh) 2020-10-01
US20220010446A1 (en) 2022-01-13
TWI841618B (zh) 2024-05-11
SG11202104479WA (en) 2021-05-28
WO2020092244A1 (en) 2020-05-07
CN113260739A (zh) 2021-08-13

Similar Documents

Publication Publication Date Title
TWI841618B (zh) 奈米雙晶銅結構的電沉積
CN113454766B (zh) 低温铜-铜直接接合
CN106245073B (zh) 用金属电化学填充高纵横比的大型凹入特征的方法、水溶液电镀槽溶液、电镀设备以及系统
CN105845558B (zh) 穿硅通孔填充工艺
KR102439386B1 (ko) 희생적 산화제들을 사용하여 코발트 전기충진을 최적화하는 프로세스
US20230212773A1 (en) Surface pretreatment for electroplating nanotwinned copper
KR102309859B1 (ko) 다마신 피처들 내의 보텀―업 충진
KR102550311B1 (ko) 전기도금 동안 전해액들 모니터링
US9385035B2 (en) Current ramping and current pulsing entry of substrates for electroplating
CN112135930B (zh) 在非铜衬垫层上的铜电填充
KR102343207B1 (ko) 웨이퍼-레벨-패키징 프로세스 흐름을 위한 전착된 구리의 처리 방법
US20160102416A1 (en) Low copper/high halide electroplating solutions for fill and defect control
TWI802603B (zh) 單一金屬之多浴電鍍
KR20220124787A (ko) 긴 펄싱 및 램핑에 의한 tsv 프로세스 윈도우 및 충진 성능 향상
TW202208701A (zh) 半導體處理中伴隨微粒污染減輕的電氧化金屬移除
KR20220030267A (ko) 코발트 텅스텐 막들의 전착 (electrodeposition)