TWI803984B - 金屬薄膜表面奈米孿晶結構及其形成方法 - Google Patents

金屬薄膜表面奈米孿晶結構及其形成方法 Download PDF

Info

Publication number
TWI803984B
TWI803984B TW110135030A TW110135030A TWI803984B TW I803984 B TWI803984 B TW I803984B TW 110135030 A TW110135030 A TW 110135030A TW 110135030 A TW110135030 A TW 110135030A TW I803984 B TWI803984 B TW I803984B
Authority
TW
Taiwan
Prior art keywords
nano
thin film
metal thin
twin
twin structure
Prior art date
Application number
TW110135030A
Other languages
English (en)
Other versions
TW202314006A (zh
Inventor
莊東漢
吳柏慶
珮螢 李
蔡幸樺
Original Assignee
樂鑫材料科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 樂鑫材料科技股份有限公司 filed Critical 樂鑫材料科技股份有限公司
Priority to TW110135030A priority Critical patent/TWI803984B/zh
Priority to US17/833,822 priority patent/US20230090030A1/en
Publication of TW202314006A publication Critical patent/TW202314006A/zh
Application granted granted Critical
Publication of TWI803984B publication Critical patent/TWI803984B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/02—Pretreatment of the material to be coated
    • C23C14/024—Deposition of sublayers, e.g. to promote adhesion of the coating
    • C23C14/025—Metallic sublayers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/16—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/24—Vacuum evaporation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5826—Treatment with charged particles
    • C23C14/5833—Ion beam bombardment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C30/00—Coating with metallic material characterised only by the composition of the metallic material, i.e. not characterised by the coating process

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physical Vapour Deposition (AREA)
  • Chemically Coating (AREA)

Abstract

本揭露的實施例提供一種金屬薄膜表面奈米孿晶結構，包括：基板；黏著晶格緩衝層，於基板上；及金屬薄膜，於黏著晶格緩衝層上。此金屬薄膜的材質包括銀、銅、金、鈀或鎳。此金屬薄膜的下方區域具有等軸粗晶粒，其表面區域則具有間距僅1奈米至100奈米之平行排列的高密度孿晶界（Σ3+Σ9）。在此金屬薄膜的截面金相圖中，平行排列孿晶界數量佔整體金屬薄膜總晶界數量的50%至80%。平行排列孿晶界具有30%至90%的[111]結晶方位。此一金屬薄膜表面奈米孿晶結構的形成是在金屬薄膜蒸鍍完成後，再另外使用離子束轟擊蒸鍍所形成的金屬薄膜表面。

Description

金屬薄膜表面奈米孿晶結構及其形成方法
本揭露有關於一種金屬薄膜及其形成方法，且特別關於一種其表面區域具有高密度金屬奈米孿晶結構的金屬薄膜及其形成方法。
習知金屬薄膜的整體結構大多為晶粒尺寸達數微米以上的等軸晶粒。US20150275350A1揭示一種在矽基板上直接濺鍍一層銀或銀合金奈米孿晶薄膜結構。相較於一般晶粒或奈米等軸晶粒，其銀或銀合金奈米孿晶薄膜具有較佳的強度與導電性。然而，其銀或銀合金奈米孿晶密度低於30%。
中華民國發明專利第I703226號揭示在矽晶片表面濺鍍銀奈米孿晶薄膜結構，其奈米孿晶密度可達75%，然而濺鍍方法成本極高，且生產速率較低。已知蒸鍍薄膜具有低成本及高生產效率優點，中華民國發明專利第I703226號雖亦揭示在矽晶片表面直接蒸鍍銀奈米孿晶薄膜結構，然而其奈米孿晶密度僅達50%。而不論採用濺鍍或直接蒸鍍方法，中華民國發明專利第I703226號均未揭示可形成高密度的銅、金、鈀或鎳的奈米孿晶薄膜結構。
中華民國發明專利第I432613號揭示一種電鍍銅奈米孿晶薄膜的方法。中華民國發明專利第I521104號揭示一種先電鍍銅晶種層再電鍍鎳奈米孿晶薄膜的方法。中華民國發明專利第I507548號揭示一種電鍍金奈米孿晶薄膜的方法。這些習知技術可於基板上形成大量平行分佈的奈米孿晶薄膜。然而，其均使用50 rpm甚至1500 rpm的高速旋轉電鍍方法，不易控制製程及薄膜品質。所得孿晶間距較大，且[111]結晶方位僅達90%，甚至僅有50%。此外，電鍍製程產生的電鍍廢液亦有環保顧慮。
上述習知的金屬薄膜均是直接利用鍍膜技術以形成奈米孿晶結構於整體薄膜內，其薄膜形成速率極為耗時，薄膜厚度一般均在10微米以下，且其形成技術均仍存在許多缺點。然而，已知奈米孿晶在半導體晶片與陶瓷基板低溫固晶接合，以及3D-IC晶片或晶圓低溫直接結合的應用主要是位於薄膜表面區域具有高密度[111]優選結晶方位的奈米孿晶，利用其高擴散速率，實際上並不受金屬薄膜下方晶粒結構的影響。
雖然中華民國發明專利第I419985號亦揭示在氧化矽基板電鍍銀、銅、金、或鎳薄膜，接續利用離子束轟擊此電鍍所形成的金屬薄膜使其形成機械孿晶。然而其孿晶間距介於8.3奈米至45.6奈米，且其結晶方位分布雜亂，無法形成大量平行分佈的奈米孿晶，且其奈米孿晶密度亦低於50%。在製程上，中華民國發明專利第I419985號不僅使用電鍍，且其接續利用離子束轟擊此電鍍所形成的金屬薄膜需通入液態氮，以維持在-20℃以下低溫，同時施加的離子束電壓高達4 KeV至5 KeV，生產效率極低，且生產成本極高。
本揭露的一些實施例提供一種金屬薄膜表面奈米孿晶結構，包括：一基板；一黏著晶格緩衝層，於該基板上；及一金屬薄膜，於該黏著晶格緩衝層上，其中該金屬薄膜的下方區域為等軸粗晶粒，其表面區域為高密度奈米孿晶結構，其中位於該表面區域的該奈米孿晶結構具有一平行排列孿晶界（Σ3+Σ9），並且在該金屬薄膜的截面金相圖中，該平行排列孿晶界數量佔整體金屬薄膜總晶界數量50%至80%，其中該平行排列孿晶界具有30%至90%的[111]結晶方位。該表面區域含高密度奈米孿晶的金屬薄膜之材質包括銀、銅、金、鈀或鎳。
本揭露的一些實施例提供一種金屬薄膜表面奈米孿晶結構的形成方法，包括：在一基板上形成一黏著晶格緩衝層；在該黏著晶格緩衝層上，蒸鍍一金屬薄膜，然後利用離子束轟擊該蒸鍍所形成的金屬薄膜，使該金屬薄膜的下方區域保留等軸粗晶粒，其表面區域則轉變為高密度奈米孿晶結構，其中位於該表面區域的該奈米孿晶結構具有一平行排列孿晶界（Σ3+Σ9），並且在該金屬薄膜的截面金相圖中，該平行排列孿晶界佔整體金屬薄膜總晶界50%至80%，其中該平行排列孿晶界具有30%至90%的[111]結晶方位。該表面區域含高密度奈米孿晶的金屬薄膜之材質包括銀、銅、金、鈀或鎳。
本揭露對蒸鍍完成的等軸粗晶粒金屬薄膜施加離子轟擊，使其表面轉變成高密度奈米孿晶，在生產效率上具有競爭優勢，且金屬薄膜厚度不受限制。
本揭露採用蒸鍍技術有別於電鍍，由於蒸鍍過程金屬薄膜會經歷熔融凝固步驟，金屬薄膜相對於晶片會發生體積收縮現象，產生張應力，再以離子束轟擊此蒸鍍所形成的金屬薄膜，離子束轟擊的壓應力造成金屬薄膜表面的應力鬆弛(Stress relaxation)，可以引發高密度奈米孿晶的形成。本揭露製程只需在室溫進行，且使用的離子束電壓只有大約0.1 KeV，遠低於中華民國發明專利第I419985號的方法。
以下內容提供了很多不同的實施例或範例，用於實施本發明實施例的不同部件。組件和配置的具體範例描述如下，以簡化本發明實施例。當然，這些僅僅是範例，並非用以限定本發明實施例。舉例來說，敘述中若提及第一部件形成於第二部件之上，可能包含第一和第二部件直接接觸的實施例，也可能包含額外的部件形成於第一和第二部件之間，使得第一和第二部件不直接接觸的實施例。另外，本發明實施例可能在許多範例中重複元件符號及/或字母。這些重複是為了簡化和清楚的目的，其本身並非代表所討論各種實施例及/或配置之間有特定的關係。
以下描述實施例的一些變化。在不同圖式和說明的實施例中，相似的元件符號被用來標示相似的元件。可以理解的是，在方法的前、中、後可以提供額外的步驟，且一些所敘述的步驟可在所述方法的其他實施例被取代或刪除。
此外，其中可能用到與空間相對用詞，例如「在......下方」、「下方」、「較低的」、「重疊」、「上方」等類似用詞，是為了便於描述圖式中一個（些）部件或特徵與另一個（些）部件或特徵之間的關係。空間相對用詞用以包括使用中或操作中的裝置之不同方位，以及圖式中所描述的方位。當裝置被轉向不同方位時（旋轉90度或其他方位），其中所使用的空間相對形容詞也將依轉向後的方位來解釋。
此處所使用的用語「約」、「近似」等類似用語描述數字或數字範圍時，該用語意欲涵蓋的數值是在合理範圍內包含所描述的數字，例如在所描述的數字之+/- 10％之內，或本發明所屬技術領域中具有通常知識者理解的其他數值。例如，用語「約5 nm」涵蓋從4.5nm至5.5nm的尺寸範圍。
本領域技術人員將理解說明書中的用語「大抵（substantially）」，例如「大抵包含」。在一些實施例中，「大抵」可能被去除。在適用的情況下，用語「大抵」也可以包括具有「全部」、「完全」、「全部」等的實施例。在適用的情況下，用語「大抵」也可涉及90％或更高，例如95％或更高，詳細而言，99％或更高，包括100％。
本揭露的實施例提供一種金屬薄膜表面奈米孿晶結構，包括：基板；黏著晶格緩衝層，於基板上；及金屬薄膜，於黏著晶格緩衝層上。黏著晶格緩衝層使基板與金屬薄膜具有較佳的接合力，此外，黏著晶格緩衝層亦可以減少基板的結晶方位對金屬薄膜的影響。金屬薄膜的下方區域為等軸粗晶粒，其表面區域為高密度奈米孿晶結構，位於表面區域的奈米孿晶結構具有平行排列孿晶界（Σ3+Σ9），並且在金屬薄膜的截面金相圖中，平行排列孿晶界佔整體金屬薄膜總晶界50%至80%，其中平行排列孿晶界具有30%至90%的[111]結晶方位。表面區域含高密度奈米孿晶的金屬薄膜之材質包括銀、銅、金、鈀或鎳。
一般金屬材料的疊差能(Stacking Fault Energy)愈低，愈容易形成孿晶結構，本揭露所選擇金屬材料均具有很低的疊差能，例如: 銀(25 mJ/m 2)、銅(70 mJ/m 2)、金(45 mJ/m 2)、鈀(130 mJ/m 2)、鎳(225 mJ/m 2)，均有利於形成奈米孿晶結構；此外，本揭露所選擇金屬材料的電阻率亦均較低，例如: 銀(1.63 μΩ•cm)、銅(1.69 μΩ•cm)、金(2.2 μΩ•cm) 、鈀(10.8 μΩ•cm)、鎳(6.90 μΩ•cm)，均可提供三維積體電路(3D-IC)晶圓封裝優異的導電性。
除了金屬本身的特性，孿晶結構的特性，例如較佳的抗氧化性、耐腐蝕性、導電性、導熱性、高溫穩定性等，使本揭露實施例提供的金屬薄膜表面所包含[111]優選結晶方位的高密度奈米孿晶薄膜層具有高擴散速率，在半導體晶片與陶瓷基板固晶接合，以及3D-IC晶片或晶圓直接結合均可以發揮低溫接合的優點。習知的金屬薄膜均是直接利用鍍膜技術以形成奈米孿晶結構於整體薄膜內，其薄膜形成速率極為耗時，薄膜厚度一般均在10微米以下，且其形成技術均仍存在許多缺點。然而，已知奈米孿晶在半導體晶片與陶瓷基板低溫固晶接合，以及3D-IC晶片或晶圓低溫直接結合的應用主要是位於薄膜表面區域具有高密度[111]優選結晶方位的奈米孿晶，利用其高擴散速率，實際上並不受金屬薄膜下方晶粒結構的影響。因此，本揭露對蒸鍍完成的等軸粗晶粒金屬薄膜施加離子轟擊，使其表面轉變成高密度奈米孿晶，在生產效率上具有競爭優勢，且金屬薄膜厚度不受限制。
雖然中華民國發明專利第I419985號亦揭示在氧化矽基板電鍍銀、銅、金、或鎳薄膜。接續利用離子束轟擊此電鍍所形成的金屬薄膜使其形成機械孿晶。然而其孿晶間距介於8.3奈米至45.6奈米，且其結晶方位分布雜亂，無法形成大量平行分佈的奈米孿晶，且其奈米孿晶密度亦低於50%。在製程上，中華民國發明專利第I419985號不僅使用電鍍，且其接續利用離子束轟擊此電鍍所形成的金屬薄膜需通入液態氮，以維持在-20℃以下低溫，同時施加的離子束電壓高達4 KeV至5 KeV，生產效率極低，且生產成本極高。本揭露採用蒸鍍技術有別於電鍍，由於蒸鍍過程金屬薄膜會經歷熔融凝固步驟，金屬薄膜相對於晶片會發生體積收縮現象，產生張應力，再以離子束轟擊此蒸鍍所形成的金屬薄膜，離子束轟擊的壓應力造成金屬薄膜表面的應力鬆弛(Stress relaxation)，可以引發高密度奈米孿晶的形成。本揭露製程只需在室溫進行，且使用的離子束電壓只有大約0.1 KeV，遠低於中華民國發明專利第I419985號的方法。
根據一些實施例，第1A及1B圖繪示形成黏著晶格緩衝層12及金屬薄膜14在不同階段的截面圖。
參照第1A圖，在基板10上形成黏著晶格緩衝層12。黏著晶格緩衝層12提供基板與金屬奈米孿晶薄膜之間較佳的接合力，同時具有晶格緩衝的效果。在一些實施例中，基板10包括矽晶基板、碳化矽基板、砷化鎵基板、藍寶石(Sapphire)基板或玻璃基板。
在一些實施例中，黏著晶格緩衝層12可包括鈦、鉻、鋁或上述之組合。在一些實施例中，含鈦的黏著晶格緩衝層12的厚度可以為0.01微米至0.1微米，例如0.1微米至0.05微米。在一些實施例中，含鉻的黏著晶格緩衝層12的厚度可以為0.05微米至1微米，例如0.1微米至0.5微米。在一些實施例中，含鋁的黏著晶格緩衝層12的厚度可以為0.1微米至1微米，例如0.1微米至0.5微米。應當理解，黏著晶格緩衝層12的厚度可以依照實際應用適當調整，本揭露內容不限於此。
根據另一些實施例，如第1A圖所示，可以藉由濺鍍或蒸鍍的方式將黏著晶格緩衝層12形成在基板10上。
在一些實施例中，濺鍍採用單槍濺鍍或多槍共鍍。濺鍍電源可以使用例如直流電(DC)、DC plus、射頻(RF)、高功率脈衝磁控濺鍍（high-power impulse magnetron sputtering, HIPIMS）等。此黏著晶格緩衝層12的濺鍍功率可以為例如約100W至約500W。濺鍍製程的溫度為室溫，但濺鍍過程溫度會上升約50℃至約200℃。濺鍍製程的背景壓力為1x10 -5torr。工作壓力可以為例如約1x10 -3torr至約1x10 -2torr。氬氣流量約10 sccm至約20 sccm。載台轉速可以為例如約5 rpm至約20 rpm。濺鍍過程基板施加偏壓約-100V至約-200V。此黏著晶格緩衝層12的沉積速率可以為例如約0.5 nm/s至約3 nm/s。應當理解，上述濺鍍製程參數可以依照實際應用適當調整，本揭露並不以此為限。
在一些實施例中，蒸鍍製程的背景壓力為1x10 -5torr。工作壓力可以為例如約1x10 -4torr至約5x10 -4torr。氬氣流量約2 sccm至約10 sccm。載台轉速可以為例如約5 rpm至約20 rpm。此黏著晶格緩衝層12的沉積速率可以為例如約1 nm/s至約5.0 nm/s。應當理解，上述蒸鍍製程參數可以依照實際應用適當調整，本揭露並不以此為限。
參照第1B圖，在黏著晶格緩衝層12上利用蒸鍍技術形成具有等軸粗晶粒15的金屬薄膜14。金屬薄膜14的材質包括銀、銅、金、鈀或鎳。金屬薄膜14具有等軸粗晶粒15。金屬薄膜14的厚度為1微米至100微米。
在一些實施例中，蒸鍍製程的真空度可以為例如10 -2Torr至10 -6Torr，或為10 -3Torr至10 -6Torr。蒸鍍電子束掃描頻率可以為例如約2 Hz，蒸鍍載台轉速可以為1至20 rpm，或為5至10 rpm。金屬薄膜14的蒸鍍速率可以為例如0.1 nm/s至100 nm/s，或為0.1 nm/s至10 nm/s，或為0.2 nm/s至1 nm/s。應當理解，上述蒸鍍製程參數可以依照實際應用適當調整，本揭露內容不限於此。
參照第2A圖，在包含等軸粗晶粒15的金屬薄膜14的上表面14’進行離子束轟擊22，使金屬薄膜14的表面區域14a的等軸粗晶粒轉變成高密度的奈米孿晶層16。奈米孿晶層16的厚度約為0.1微米至90微米。奈米孿晶層16佔金屬薄膜14約10%至90%。位於表面區域14a的奈米孿晶層16具有奈米等級的平行排列孿晶界（Σ3+Σ9），並且奈米平行排列孿晶界的間距可以為例如1奈米至100奈米。在一些實施例中，離子束轟擊22可使用氬離子束或氧離子束，離子束流量可以為1至20 sccm，或為3至10 sccm，離子槍的電壓可以為10V至5KV，或為50V至150V，或為60V至100V，離子槍的電流可以為0.2A至20A，離子束轟擊溫度可以為0℃至50℃，離子束轟擊電壓可以為0.01 KeV至1 KeV，離子束轟擊時間可以為15分鐘至10小時。上述離子束轟擊製程參數可以依照實際應用適當調整，本揭露內容不限於此。
根據一些實施例，如第2B圖所示，位於金屬薄膜14的表面區域14a的奈米孿晶層16包括平行堆疊的奈米孿晶柱17。在一些實施例中，奈米孿晶層16的厚度可以為0.1微米至10微米，例如0.5微米至5微米。在一些實施例中，奈米孿晶層16中的奈米孿晶柱17的直徑可以為0.01微米至10微米，例如0.3微米至0.5微米。應當理解，金屬薄膜14的表面區域14a的奈米孿晶層16厚度及其奈米孿晶柱17的直徑可以依照實際應用適當調整，本揭露內容不限於此。
根據習知技術，Bufford等人直接濺鍍銀奈米孿晶薄膜於具有（111）以及（110）結晶方位的基板上（D. Bufford, H. Wang, and X. Zhang, High Strength Epitaxial Nano-Twinned Ag Films, Acta Materialia, 59, 2011, pp. 93-101.）。然而，Bufford等人的文獻指出只有在（111）方位的基板上可以濺鍍出高孿晶密度的銀奈米孿晶薄膜，且其奈米孿晶密度低於50%，尤其在（110）方位的基板上所沉積的銀奈米孿晶薄膜具有很低的孿晶密度。甚至其孿晶界與薄膜成長方向歪斜達60∘。
中華民國發明專利第I703226號揭示在矽晶片表面濺鍍銀奈米孿晶薄膜結構，其奈米孿晶密度可達75%，然而濺鍍方法成本極高，且生產速率較低。已知蒸鍍薄膜具有低成本及高生產效率優點，中華民國發明專利第I703226號雖亦揭示在矽晶片表面直接蒸鍍銀奈米孿晶薄膜結構，然而其奈米孿晶密度低於50%。
中華民國發明專利第I432613號揭示一種電鍍銅奈米孿晶薄膜的方法。中華民國發明專利第I521104號揭示一種先電鍍銅晶種層再電鍍鎳奈米孿晶薄膜的方法。中華民國發明專利第I507548號揭示一種電鍍金奈米孿晶薄膜的方法。這些習知技術可於基板上形成大量平行分佈的奈米孿晶薄膜。然而，其均使用50 rpm甚至1500 rpm的高速旋轉電鍍方法，不易控制製程及薄膜品質。所得孿晶間距較大，且[111]結晶方位僅達90%，甚至僅有50%。此外，電鍍製程產生的電鍍廢液亦有環保顧慮。
上述習知的金屬薄膜均是直接利用鍍膜技術以形成奈米孿晶結構於整體薄膜內，其薄膜形成速率極為耗時，薄膜厚度一般均在10微米以下，且其形成技術均仍存在許多缺點。然而，已知奈米孿晶在半導體晶片與陶瓷基板低溫固晶接合，以及3D-IC晶片或晶圓低溫直接結合的應用主要是位於薄膜表面區域具有高密度[111]優選結晶方位的奈米孿晶，利用其高擴散速率，實際上並不受金屬薄膜下方晶粒結構的影響。因此，本揭露對蒸鍍完成的等軸粗晶粒金屬薄膜施加離子轟擊，使其表面轉變成高密度奈米孿晶，在生產效率上具有競爭優勢，且金屬薄膜厚度不受限制。
雖然中華民國發明專利第I419985號亦揭示在氧化矽基板電鍍銀、銅、金、或鎳薄膜，接續利用離子束轟擊此電鍍所形成的金屬薄膜使其形成機械孿晶。然而其孿晶間距介於8.3奈米至45.6奈米，且其結晶方位分布雜亂，無法形成大量平行分佈的奈米孿晶，且其奈米孿晶密度亦低於50%。在製程上，中華民國發明專利第I419985號不僅使用電鍍，且其接續利用離子束轟擊此電鍍所形成的金屬薄膜需通入液態氮，以維持在-20℃以下低溫，同時施加的離子束電壓高達4 KeV至5 KeV，生產效率極低，且生產成本極高。
由於蒸鍍過程金屬薄膜經歷凝固反應及冷卻體積收縮現象，金屬的收縮率大約15 ppm/K至20 ppm/K，高於矽晶片(3 ppm/K)，凝固後再冷卻至室溫過程，金屬薄膜將形成張應力(Tensile stress)，離子束轟擊可以對金屬薄膜施加壓應力，使金屬薄膜的張應力得到鬆弛(Stress relaxation)，此一應力鬆弛作用可以引發奈米孿晶的形成，因此，本揭露在蒸鍍完成的銀薄膜表面另外利用離子束轟擊蒸鍍所形成的等軸粗晶粒銀薄膜表面，成功使蒸鍍銀薄膜表面區域產生高密度奈米孿晶，利用此一離子束轟擊蒸鍍所形成銀薄膜的表面，以產生表面具有高密度奈米孿晶的金屬薄膜結構亦同樣證實可以適用於銅、金、鈀、及鎳等面心立方晶體結構的金屬薄膜。本揭露的製程只需在室溫進行，且使用的離子束電壓只有大約0.1 KeV，遠低於中華民國發明專利第I419985號的方法。
根據本揭露的一些實施例，金屬薄膜14在半導體封裝製程應用中，需與其他封裝結構材料進行固液相的界面反應，例如銲錫迴銲（Reflow）接合。為了進一步增進黏著晶格緩衝層12與金屬薄膜14的接合力，以及避免各層的金屬彼此擴散，亦可在黏著晶格緩衝層12與金屬薄膜14之間另外施加擴散阻障反應層18，此擴散阻障反應層的施加可利用蒸鍍、濺鍍或電鍍方式。
根據另一些實施例，第3A至3C圖繪示形成黏著晶格緩衝層12、擴散阻障反應層18及金屬薄膜14在不同階段的截面圖。相較於第1A及1B圖所示的實施例，其在黏著晶格緩衝層12與金屬薄膜14之間額外形成擴散阻障反應層18。
參照第3A圖，在一些實施例中，基板10的材質可以參照第1A圖所示的實施例。因此不再贅述。
在一些實施例中，黏著晶格緩衝層12的材質、含鈦的黏著晶格緩衝層12的厚度、含鉻的黏著晶格緩衝層12的厚度、以及含鋁的黏著晶格緩衝層12的厚度可以參照第1A圖所示的實施例。因此不再贅述。應當理解，黏著晶格緩衝層12的厚度可以依照實際應用適當調整，不限於第1A圖所示的實施例。
根據一些實施例，如第3A圖所示，可以藉由濺鍍或蒸鍍的方式將黏著晶格緩衝層12形成在基板10上。
在一些實施例中，濺鍍採用單槍濺鍍或多槍共鍍。濺鍍電源可以使用例如直流電(DC)、DC plus、射頻(RF)、高功率脈衝磁控濺鍍（high-power impulse magnetron sputtering, HIPIMS）等。黏著晶格緩衝層12的濺鍍功率可以為例如約100W至約500W。濺鍍製程的溫度為室溫，但濺鍍過程溫度會上升約50℃至約200℃。濺鍍製程的背景壓力為1x10 -5torr。工作壓力可以為例如約1x10 -3torr至約1x10 -2torr。氬氣流量約10 sccm至約20 sccm。載台轉速可以為例如約5 rpm至約20 rpm。濺鍍過程基板施加偏壓約-100V至約-200V。黏著晶格緩衝層12的沉積速率可以為例如約0.5 nm/s至約3 nm/s。應當理解，上述濺鍍製程參數可以依照實際應用適當調整，本揭露並不以此為限。
在一些實施例中，蒸鍍製程的背景壓力為1x10 -5torr。工作壓力可以為例如約1x10 -4torr至約5x10 -4torr。氬氣流量約2 sccm至約10 sccm。載台轉速可以為例如約5 rpm至約20 rpm。黏著晶格緩衝層12的沉積速率可以為例如約1 nm/s至約5.0 nm/s。應當理解，上述蒸鍍製程參數可以依照實際應用適當調整，本揭露並不以此為限。
參照第3B圖，在黏著晶格緩衝層12上形成擴散阻障反應層18。在一些實施例中，擴散阻障反應層18可包括鎳、銅或上述之組合。在一些實施例中，含鎳的擴散阻障反應層18的厚度可以為0.1微米至100微米，例如0.5微米至20微米。在一些實施例中，含銅的擴散阻障反應層18的厚度可以為0.1微米至300微米，例如1.0微米至100微米。應當理解，擴散阻障反應層18的厚度可以依照實際應用適當調整，本揭露內容不限於此。
根據一些實施例，如第3B圖所示，可以藉由濺鍍、蒸鍍或電鍍的方式將擴散阻障反應層18形成在黏著晶格緩衝層12上。
在一些實施例中，濺鍍採用單槍濺鍍或多槍共鍍。濺鍍電源可以使用例如直流電(DC)、DC plus、射頻(RF)、高功率脈衝磁控濺鍍（high-power impulse magnetron sputtering, HIPIMS）等。擴散阻障反應層18的濺鍍功率可以為例如約100W至約500W。濺鍍製程的溫度為室溫，但濺鍍過程溫度會上升約50℃至約200℃。濺鍍製程的背景壓力為1x10 -5torr。工作壓力可以為例如約1x10 -3torr至約1x10 -2torr。氬氣流量約10 sccm至約20 sccm。載台轉速可以為例如約5 rpm至約20 rpm。濺鍍過程基板施加偏壓約-100V至約-200V。擴散阻障反應層18的沉積速率可以為例如約0.5 nm/s至約3 nm/s。應當理解，上述濺鍍製程參數可以依照實際應用適當調整，本揭露並不以此為限。
在一些實施例中，蒸鍍製程的背景壓力為1x10 -5torr。工作壓力可以為例如約1x10 -4torr至約5x10 -4torr。氬氣流量約2 sccm至約10 sccm。載台轉速可以為例如約5 rpm至約20 rpm。擴散阻障反應層18的沉積速率可以為例如約1 nm/s至約5.0 nm/s。應當理解，上述蒸鍍製程參數可以依照實際應用適當調整，本揭露並不以此為限。
在一些實施例中，擴散阻障反應層18可以用來避免後續形成的金屬層的金屬朝基板10方向擴散，或者用來避免黏著晶格緩衝層12的金屬朝後續形成的金屬層擴散。
參照第3C圖，在擴散阻障反應層18上利用蒸鍍技術形成具有等軸粗晶粒15的金屬薄膜14。金屬薄膜14的材質包括銀、銅、金、鈀或鎳。金屬薄膜14具有等軸粗晶粒15。
根據一些實施例，如第4A圖所示，在包含等軸粗晶粒15的金屬薄膜14的上表面14’進行離子束轟擊22，使金屬薄膜14的表面區域14a的等軸粗晶粒轉變成高密度的奈米孿晶層16。位於表面區域14a的奈米孿晶層16具有奈米等級的平行排列孿晶界（Σ3+Σ9），並且奈米平行排列孿晶界的間距可以為例如1奈米至100奈米。在一些實施例中，離子束轟擊22可使用氬離子束或氧離子束，離子束流量可以為1至20 sccm，或為3至10 sccm，離子槍的電壓可以為10V至5KV，或為50V至150V，或為60V至100V，離子槍的電流可以為0.2A至20A，離子束轟擊溫度可以為0℃至50℃，離子束轟擊電壓可以為0.01 KeV至1 KeV，離子束轟擊時間可以為15分鐘至10小時。上述離子束轟擊製程參數可以依照實際應用適當調整，本揭露內容不限於此。
根據一些實施例，如第4B圖所示，位於金屬薄膜14的表面區域14a的奈米孿晶層16包括平行堆疊的奈米孿晶柱17。在一些實施例中，奈米孿晶層16的厚度可以為0.1微米至10微米，例如0.5微米至5微米。在一些實施例中，奈米孿晶層16中的奈米孿晶柱17的直徑可以為0.01微米至10微米，例如0.3微米至0.5微米。應當理解，金屬薄膜14的表面區域14a的奈米孿晶層16厚度及其奈米孿晶柱17的直徑可以依照實際應用適當調整，本揭露內容不限於此。
本揭露以離子束轟擊蒸鍍所形成具有等軸粗晶粒15的金屬薄膜14，使金屬薄膜14的表面區域14a的等軸粗晶粒轉變為高密度的奈米孿晶層16。奈米孿晶層16包括由平行堆疊間距僅1奈米至100奈米的高密度奈米孿晶界所組成的奈米孿晶柱17。在一些實施例中，奈米孿晶層16的厚度以及奈米孿晶柱17的直徑可以參照第2B圖所示的實施例。因此不再贅述。應當理解，奈米孿晶層16的厚度以及奈米孿晶柱17的直徑可以依照實際應用適當調整，本揭露內容不限於第2B圖所示的實施例。
以下詳述本揭露一些實施例以及比較實施例的形成方法以及檢測結果。
第5A圖係根據一些比較實施例，在（100）單晶矽基板上，直接蒸鍍銀薄膜截面的聚焦離子束（FIB）圖。本比較實施例的蒸鍍參數如下：蒸鍍速率：鈦：0.1 nm/s、銀：1.8 nm/s，厚度：3 µm，背景壓力：低於6 × 10 -6Torr，Ar流量：4.5 sccm，Ar工作壓力：1.5×10 -4Torr，載台轉速：10 rpm，製程溫度：常溫。
第5A圖結果顯示，此蒸鍍完成的銀薄膜截面金相圖僅存在等軸粗晶粒及少數退火孿晶。此退火孿晶的間距大約50奈米至200奈米。顯然的，只有蒸鍍而未施加離子束轟擊很難形成奈米孿晶。
第5B圖係根據一些實施例，在（100）單晶矽基板上，於蒸鍍完成銀薄膜後，再施加15分鐘離子束轟擊所形成銀薄膜截面的聚焦離子束（FIB）圖。本實施例的蒸鍍參數如下：蒸鍍速率：鈦：0.1 nm/s、銀：1.8 nm/s，厚度：3 µm，背景壓力：低於6 × 10 -6Torr，Ar流量：4.5 sccm，Ar工作壓力：1.5×10 -4Torr，載台轉速：10 rpm，製程溫度：常溫，離子槍電壓：100V，離子槍電流：0.4A。
第5B圖結果顯示，利用離子束轟擊蒸鍍所形成的等軸粗晶粒銀薄膜達15分鐘，其截面金相圖可見到銀薄膜表面區域出現許多細長條形的奈米孿晶柱，這些奈米孿晶柱內部包含高密度平行堆疊的奈米孿晶，孿晶間距僅2至10奈米。
第5C圖係根據一些實施例，在（100）單晶矽基板上，於蒸鍍完成銀薄膜後，再施加30分鐘離子束轟擊所形成銀薄膜截面的聚焦離子束（FIB）圖。本實施例的蒸鍍參數如下：蒸鍍速率：鈦：0.1 nm/s、銀：1.8 nm/s，厚度：3 µm，背景壓力：低於6 × 10 -6Torr，Ar流量：4.5 sccm，Ar工作壓力：1.5×10 -4Torr，載台轉速：10 rpm，製程溫度：常溫，離子槍電壓：100V，離子槍電流：0.4A。
第5C圖結果顯示，利用離子束轟擊蒸鍍所形成的等軸粗晶粒銀薄膜達30分鐘，其截面金相圖可見到銀薄膜表面區域的長條形奈米孿晶柱不僅變寬，而且數量增加，這些奈米孿晶柱內部亦包含高密度平行堆疊的奈米孿晶，孿晶間距僅2至10奈米。顯然的，在蒸鍍形成銀薄膜後，再施加離子束轟擊可以在銀薄膜表面產生高密度奈米孿晶，且奈米孿晶柱的數量會隨著離子束轟擊時間的延長而增加。
第6A圖係根據一些比較實施例，在（100）單晶矽基板上，直接蒸鍍銀薄膜截面的電子背向散射(EBSD)圖。本比較實施例的蒸鍍條件與第5A圖所示比較實施例的蒸鍍條件相同。
第6A圖的EBSD分析結果顯示，此蒸鍍完成的銀薄膜上表面只有極少數晶粒具有[111]優選結晶方位。顯然的，只有蒸鍍而未施加離子束轟擊很難形成具有[111]優選結晶方位的奈米孿晶。
第6B圖係根據一些實施例，在（100）單晶矽基板上，於蒸鍍完成銀薄膜後，再施加15分鐘離子束轟擊所形成銀薄膜上表面的電子背向散射(EBSD)圖。本實施例的蒸鍍及離子束轟擊條件與第5B圖所示實施例的蒸鍍及離子束轟擊條件相同。
第6B圖的EBSD分析結果顯示，利用離子束轟擊蒸鍍所形成的等軸粗晶粒銀薄膜達15分鐘，其上表面出現大量具有[111]優選結晶方位的細晶粒，平行排列孿晶界具有36%的[111]結晶方位。
第6C圖係根據一些實施例，在（100）單晶矽基板上，於蒸鍍完成銀薄膜後，再施加30分鐘離子束轟擊所形成銀薄膜上表面的電子背向散射(EBSD)圖。本實施例的蒸鍍及離子束轟擊條件與第5C圖所示實施例的蒸鍍及離子束轟擊條件相同。
第6C圖結果顯示，利用離子束轟擊蒸鍍所形成的等軸粗晶粒銀薄膜達30分鐘，其上表面具有[111]優選結晶方位的細晶粒更大幅增加，平行排列孿晶界具有45%的[111]結晶方位，代表奈米孿晶柱數量增加。顯然的，在蒸鍍形成銀薄膜後，再施加離子束轟擊可以在銀薄膜上表面產生大量具有[111]優選結晶方位的奈米孿晶，且奈米孿晶柱的數量會隨著離子束轟擊時間的延長而增加。
第7圖係根據一些實施例，在（100）單晶矽基板上，直接蒸鍍銀薄膜、以及於蒸鍍完成銀薄膜後再分別施加15分鐘與30分鐘離子束轟擊所形成銀薄膜的X光繞射(XRD)圖。
第7圖結果顯示，蒸鍍完成後，銀薄膜的X光繞射（XRD）出現Ag (111)及Ag (200)兩個譜線，其中Ag (111)為銀奈米孿晶的優選方位。由圖中可看出，利用離子束轟擊蒸鍍所形成的等軸粗晶粒銀薄膜達15分鐘與30分鐘，Ag (200)譜線明顯降低。顯然的，在蒸鍍形成銀薄膜後，再施加離子束轟擊可以使銀薄膜的(111)優選結晶方位比例增加，且此(111)優選結晶方位比例隨離子束轟擊時間延長而增加。
以上概述數個實施例之部件，以便在本發明所屬技術領域中具有通常知識者可以更加理解本發明實施例的觀點。在本發明所屬技術領域中具有通常知識者應理解，他們能輕易地以本發明實施例為基礎，設計或修改其他製程和結構，以達到與在此介紹的實施例相同之目的及/或優勢。在本發明所屬技術領域中具有通常知識者也應理解，此類等效的結構並無悖離本發明的精神與範圍，且他們能在不違背本發明之精神和範圍下，做各式各樣的改變、取代和替換。因此，本發明之保護範圍當視後附之申請專利範圍所界定為準。
10:基板 12:黏著晶格緩衝層 14:金屬薄膜 14’:金屬薄膜的上表面 14a:金屬薄膜的表面區域 15:等軸粗晶粒 16:奈米孿晶層 17:奈米孿晶柱 18:擴散阻障反應層 22:離子束轟擊
以下將配合所附圖示詳述本揭露之各面向。應注意的是，依據在業界的標準做法，各種特徵並未按照比例繪製且僅用以說明例示。事實上，可能任意地放大或縮小單元的尺寸，以清楚地表現出本揭露的特徵。 第1A及1B圖係根據一些實施例，繪示形成包含黏著晶格緩衝層及金屬薄膜結構在不同階段的截面圖； 第2A圖係根據一些實施例，繪示在第1B圖完成的金屬薄膜表面施加離子束轟擊的截面圖； 第2B圖係根據一些實施例，形成包含黏著晶格緩衝層及表面區域含奈米孿晶的金屬薄膜結構的截面圖； 第3A至3C圖係根據另一些實施例，繪示形成包含黏著晶格緩衝層、擴散阻障層及金屬薄膜結構在不同階段的截面圖； 第4A圖係根據另一些實施例，繪示在第3C圖完成的金屬薄膜表面施加離子束轟擊的截面圖； 第4B圖係根據另一些實施例，形成包含黏著晶格緩衝層、擴散阻障層及表面區域含奈米孿晶的金屬薄膜結構的截面圖； 第5A圖係根據一些比較實施例，顯示在矽單晶基板上，直接蒸鍍銀薄膜截面的聚焦離子束（FIB）圖； 第5B圖係根據一些實施例，顯示在矽單晶基板上，在蒸鍍完成的銀薄膜表面再施加15分鐘離子束轟擊的銀薄膜截面的聚焦離子束（FIB）圖； 第5C圖係根據一些實施例，顯示在矽單晶基板上，在蒸鍍完成的銀薄膜表面再施加30分鐘離子束轟擊的銀薄膜截面的聚焦離子束（FIB）圖； 第6A圖係根據一些比較實施例，顯示在矽單晶基板上，直接蒸鍍銀薄膜其上表面的電子背向散射(EBSD)附結晶方位分布圖； 第6B圖係根據一些實施例，顯示在矽單晶基板上，在蒸鍍完成的銀薄膜表面再施加15分鐘離子束轟擊的銀薄膜其上表面的電子背向散射(EBSD)附結晶方位分布圖； 第6C圖係根據一些實施例，顯示在矽單晶基板上，在蒸鍍完成的銀薄膜表面再施加30分鐘離子束轟擊的銀薄膜其上表面的電子背向散射(EBSD)附結晶方位分布圖； 第7圖係根據一些實施例，顯示在矽單晶基板上，直接蒸鍍銀薄膜及蒸鍍完成的銀薄膜再分別施加15分鐘與30分鐘離子束轟擊的銀薄膜的X光繞射(XRD)圖；
10:基板 12:黏著晶格緩衝層 14:金屬薄膜 14a:金屬薄膜的表面區域 15:等軸粗晶粒 16:奈米孿晶層 17:奈米孿晶柱

Claims (23)

  1. 一種金屬薄膜表面奈米孿晶結構，包括： 一基板； 一黏著晶格緩衝層，於該基板上；及 一金屬薄膜，於該黏著晶格緩衝層上，其中該金屬薄膜包括奈米孿晶結構與等軸粗晶粒，該等軸粗晶粒位於該奈米孿晶結構下方，其中該奈米孿晶結構具有一平行排列孿晶界（Σ3+Σ9），並且在該金屬薄膜的截面金相圖中，該平行排列孿晶界佔總晶界50%至80%，其中該平行排列孿晶界具有30%至90%的[111]結晶方位。
  2. 如請求項1的金屬薄膜表面奈米孿晶結構，其中該金屬薄膜的材質包括銀、銅、金、鈀或鎳。
  3. 如請求項1的金屬薄膜表面奈米孿晶結構，其中該金屬薄膜的厚度為1微米至100微米。
  4. 如請求項1的金屬薄膜表面奈米孿晶結構，其中該奈米孿晶結構包括多個奈米孿晶柱，且該些奈米孿晶柱的直徑為0.01微米至10微米。
  5. 如請求項1的金屬薄膜表面奈米孿晶結構，其中該奈米孿晶結構的厚度為0.1微米至90微米。
  6. 如請求項1的金屬薄膜表面奈米孿晶結構，其中該奈米孿晶結構佔該金屬薄膜10%至90%。
  7. 如請求項1的金屬薄膜表面奈米孿晶結構，其中該黏著晶格緩衝層的厚度為0.01微米至1微米。
  8. 如請求項1的金屬薄膜表面奈米孿晶結構，其中該平行排列孿晶界的間距為1奈米至100奈米。
  9. 如請求項1的金屬薄膜表面奈米孿晶結構，更包括一擴散阻障反應層，位於該黏著晶格緩衝層與該金屬薄膜之間。
  10. 如請求項1的金屬薄膜表面奈米孿晶結構，其中該黏著晶格緩衝層包括鈦、鉻、鋁或上述的組合。
  11. 如請求項9的金屬薄膜表面奈米孿晶結構，其中該擴散阻障反應層包括鎳、銅或上述的組合。
  12. 如請求項1的金屬薄膜表面奈米孿晶結構，其中該基板包括矽晶基板、碳化矽基板、砷化鎵基板、藍寶石(Sapphire)基板或玻璃基板。
  13. 一種金屬薄膜表面奈米孿晶結構的形成方法，包括： 在一基板上形成一黏著晶格緩衝層；及 在該黏著晶格緩衝層上形成一金屬薄膜，其中該金屬薄膜包括奈米孿晶結構與等軸粗晶粒，該等軸粗晶粒位於該奈米孿晶結構下方，其中該奈米孿晶結構具有一平行排列孿晶界（Σ3+Σ9），並且在該金屬薄膜的截面金相圖中，該平行排列孿晶界佔總晶界50%至80%，其中該平行排列孿晶界具有30%至90%的[111]結晶方位。
  14. 如請求項13的金屬薄膜表面奈米孿晶結構的形成方法，其中利用濺鍍或蒸鍍形成該黏著晶格緩衝層。
  15. 如請求項13的金屬薄膜表面奈米孿晶結構的形成方法，其中在該黏著晶格緩衝層上利用蒸鍍形成該金屬薄膜。
  16. 如請求項13的金屬薄膜表面奈米孿晶結構的形成方法，其中在該金屬薄膜形成後，再利用離子束轟擊該金屬薄膜的表面。
  17. 如請求項16的金屬薄膜表面奈米孿晶結構的形成方法，其中該離子束轟擊製程的溫度為0℃至50℃。
  18. 如請求項16的金屬薄膜表面奈米孿晶結構的形成方法，其中該離子束轟擊製程的電壓為0.01 KeV至1 KeV。
  19. 如請求項16的金屬薄膜表面奈米孿晶結構的形成方法，其中該離子束轟擊製程的時間為15分鐘至10小時。
  20. 如請求項13的金屬薄膜表面奈米孿晶結構的形成方法，更包括利用蒸鍍、濺鍍或電鍍在該黏著晶格緩衝層及該金屬薄膜之間形成一擴散阻障反應層。
  21. 如請求項20的金屬薄膜表面奈米孿晶結構的形成方法，其中在該擴散阻障反應層上利用蒸鍍形成該金屬薄膜。
  22. 如請求項21的金屬薄膜表面奈米孿晶結構的形成方法，其中在該金屬薄膜形成後，再利用離子束轟擊該金屬薄膜的表面。
  23. 如請求項13的金屬薄膜表面奈米孿晶結構的形成方法，其中該基板包括矽晶基板、碳化矽基板、砷化鎵基板、藍寶石(Sapphire)基板或玻璃基板。
TW110135030A 2021-09-22 2021-09-22 金屬薄膜表面奈米孿晶結構及其形成方法 TWI803984B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW110135030A TWI803984B (zh) 2021-09-22 2021-09-22 金屬薄膜表面奈米孿晶結構及其形成方法
US17/833,822 US20230090030A1 (en) 2021-09-22 2022-06-06 Nano-twinned structure on metallic thin film surface and method for forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110135030A TWI803984B (zh) 2021-09-22 2021-09-22 金屬薄膜表面奈米孿晶結構及其形成方法

Publications (2)

Publication Number Publication Date
TW202314006A TW202314006A (zh) 2023-04-01
TWI803984B true TWI803984B (zh) 2023-06-01

Family

ID=85573552

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110135030A TWI803984B (zh) 2021-09-22 2021-09-22 金屬薄膜表面奈米孿晶結構及其形成方法

Country Status (2)

Country Link
US (1) US20230090030A1 (zh)
TW (1) TWI803984B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI819339B (zh) * 2021-07-20 2023-10-21 樂鑫材料科技股份有限公司 接合結構的形成方法
CN118308699B (zh) * 2024-04-09 2024-09-06 华南理工大学 一种超低应力金属薄膜的制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201315823A (zh) * 2011-10-11 2013-04-16 Nat Univ Tsing Hua 高密度雙晶金屬薄膜的製作方法
US20140294651A1 (en) * 2013-03-29 2014-10-02 Schlumberger Technology Corporation Thermo-mechanical treatment of materials
TW201604293A (zh) * 2014-07-24 2016-02-01 國立交通大學 具有優選排列方向之金膜、其製備方法、及包含其之接合結構
TW202028105A (zh) * 2019-01-18 2020-08-01 元智大學 奈米雙晶結構
TW202035797A (zh) * 2018-10-31 2020-10-01 美商蘭姆研究公司 奈米雙晶銅結構的電沉積
TW202104603A (zh) * 2019-07-30 2021-02-01 國立交通大學 類單晶薄膜及其製造方法
TW202129028A (zh) * 2020-01-21 2021-08-01 樂鑫材料科技股份有限公司 銀奈米孿晶薄膜結構及其形成方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10196734B2 (en) * 2014-03-25 2019-02-05 Iowa State University Research Foundation, Inc. Nanotwinned silver alloy film with controlled architecture

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201315823A (zh) * 2011-10-11 2013-04-16 Nat Univ Tsing Hua 高密度雙晶金屬薄膜的製作方法
US20140294651A1 (en) * 2013-03-29 2014-10-02 Schlumberger Technology Corporation Thermo-mechanical treatment of materials
TW201604293A (zh) * 2014-07-24 2016-02-01 國立交通大學 具有優選排列方向之金膜、其製備方法、及包含其之接合結構
TW202035797A (zh) * 2018-10-31 2020-10-01 美商蘭姆研究公司 奈米雙晶銅結構的電沉積
TW202028105A (zh) * 2019-01-18 2020-08-01 元智大學 奈米雙晶結構
TW202104603A (zh) * 2019-07-30 2021-02-01 國立交通大學 類單晶薄膜及其製造方法
TW202129028A (zh) * 2020-01-21 2021-08-01 樂鑫材料科技股份有限公司 銀奈米孿晶薄膜結構及其形成方法

Also Published As

Publication number Publication date
TW202314006A (zh) 2023-04-01
US20230090030A1 (en) 2023-03-23

Similar Documents

Publication Publication Date Title
TWI703226B (zh) 銀奈米孿晶薄膜結構及其形成方法
TWI803984B (zh) 金屬薄膜表面奈米孿晶結構及其形成方法
TWI245806B (en) Thin film aluminum alloy and sputtering target to form the same
WO1995016797A1 (en) Molybdenum-tungsten material for wiring, molybdenum-tungsten target for wiring, process for producing the same, and molybdenum-tungsten wiring thin film
JP2003311696A (ja) ばね構造、ばね構造の製造方法、統合型処理ツール、及びウェハ上にばね構造を製造する方法
KR20140000718A (ko) 반도체 장치용 Ａｌ 합금막
JP5175978B2 (ja) ガドリニウム製スパッタリングターゲット及び同ターゲットの製造方法
US20220388092A1 (en) Methods for forming bonding structures
KR101923841B1 (ko) 메탈 하드 마스크 및 그 제조 방법
US20240158907A1 (en) Nano-twinned ultra-thin metallic film structure and methods for forming the same
TWI810631B (zh) 金屬奈米孿晶薄膜結構的形成方法
US20240170434A1 (en) Back side metallization thin film structure and method for forming the same
TWI756106B (zh) 固晶接合結構及其形成方法
US11837568B2 (en) Bonding structures and methods for forming the same
TWI629728B (zh) 接合材料及其製作方法與接合結構的製作方法
CN115449765B (zh) 一种共溅射制备金锡焊料薄膜的方法
TWI810567B (zh) 接合結構及其形成方法
JP5296995B2 (ja) 半導体素子、半導体素子の製造方法、発光素子及び電子素子
TWI854373B (zh) 背晶金屬化薄膜結構及其形成方法
TWI852167B (zh) 奈米孿晶超薄金屬膜結構及其形成方法
JP6217295B2 (ja) Ｉｎスパッタリングターゲット
CN106783800B (zh) 芯片的阻挡层及其制备方法
JP3849698B2 (ja) 透明導電膜の製造方法
Chuang et al. Mechanism of the Evaporation of Ag Nano-Twinned Films on Si Wafers with Assistance of Ion Beam Bombardment
Chen et al. Low Temperature Direct Bonding of Ge Chips with DBC Alumina Substrates using Ag Nanotwinned Films