KR20140000718A - 반도체 장치용 Ａｌ 합금막 - Google Patents

반도체 장치용 Ａｌ 합금막 Download PDF

Info

Publication number
KR20140000718A
KR20140000718A KR1020137030136A KR20137030136A KR20140000718A KR 20140000718 A KR20140000718 A KR 20140000718A KR 1020137030136 A KR1020137030136 A KR 1020137030136A KR 20137030136 A KR20137030136 A KR 20137030136A KR 20140000718 A KR20140000718 A KR 20140000718A
Authority
KR
South Korea
Prior art keywords
alloy film
semiconductor devices
heat treatment
atomic
film
Prior art date
Application number
KR1020137030136A
Other languages
English (en)
Inventor
히로유키 오쿠노
도시히로 구기미야
요시히로 요코타
다케아키 마에다
Original Assignee
가부시키가이샤 고베 세이코쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 고베 세이코쇼 filed Critical 가부시키가이샤 고베 세이코쇼
Publication of KR20140000718A publication Critical patent/KR20140000718A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C21/00—Alloys based on aluminium
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C21/00—Alloys based on aluminium
    • C22C21/02—Alloys based on aluminium with silicon as the next major constituent
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C21/00—Alloys based on aluminium
    • C22C21/12—Alloys based on aluminium with copper as the next major constituent
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C21/00—Alloys based on aluminium
    • C22C21/12—Alloys based on aluminium with copper as the next major constituent
    • C22C21/14—Alloys based on aluminium with copper as the next major constituent with silicon
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22F—CHANGING THE PHYSICAL STRUCTURE OF NON-FERROUS METALS AND NON-FERROUS ALLOYS
    • C22F1/00—Changing the physical structure of non-ferrous metals or alloys by heat treatment or by hot or cold working
    • C22F1/04—Changing the physical structure of non-ferrous metals or alloys by heat treatment or by hot or cold working of aluminium or alloys based thereon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/16—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon
    • C23C14/165—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon by cathodic sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3411—Constructional aspects of the reactor
    • H01J37/3414—Targets
    • H01J37/3426—Material
    • H01J37/3429—Plural materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53219—Aluminium alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12431—Foil or filament smaller than 6 mils

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thermal Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

고온 하에 노출된 경우라도, 힐록의 발생이 억제되어 내열성이 우수하고, 또한 막 자체의 전기 저항률이 낮게 억제된 반도체 장치용 Al 합금막을 제공한다. 본 발명은, 500℃에서 30분간 유지하는 가열 처리를 행한 후에 하기 (a) 내지 (c)를 모두 만족시키고, 또한 막 두께가 500㎚ 내지 5㎛인 것을 특징으로 하는 반도체 장치용 Al 합금막에 관한 것이다.
(a) Al 매트릭스의 최대 입경이 800㎚ 이하,
(b) 힐록 밀도가 1×109개/㎡ 미만,
(c) 전기 저항률이 10μΩ㎝ 이하.

Description

반도체 장치용 Ａｌ 합금막{Al ALLOY FILM FOR SEMICONDUCTOR DEVICES}
본 발명은, 반도체 장치용 Al 합금막에 관한 것이며, 예를 들면 반도체 장치에 있어서의 반도체 소자, 특히 반도체 소자의 예를 들면 전극이나 전기 배선에 사용되는 Al 합금막에 관한 것이다.
최근, IGBT(절연 게이트형 바이폴라 트랜지스터)나 파워 MOSFET(파워 MOS형 전계 효과 트랜지스터) 등의, 절연 게이트(MOS)형의 반도체 장치가 대전력을 제어하는 파워 디바이스로서 보급되고 있다.
도 1을 참조하면서 일반적인 IGBT의 구성을 설명한다. p형의 콜렉터층에는 콜렉터 전극이 접속되어 있다. 콜렉터층 상에 n형의 베이스층이 형성되어 있다. n형의 베이스층의 상부에는 p형의 보디 영역이 형성되고, 그 내부에 n형의 이미터층이 형성되어 있다. 2개의 이미터층 사이에 있는 n형의 베이스층의 영역이 채널 영역이고, 그 채널 영역 상에는, 게이트 절연막 및 게이트 전극이 형성되어 있다. 또한, 이미터층의 상부에는 이미터 전극이 형성되어 있다. 일반적으로 이들 n형 영역이나 p형 영역은, Si 등으로 이루어지는 기판에 P나 B가 원래 포함되거나, 영역마다 정해진 도즈량, 가속 전압, 주입 각도로 P나 As, B를 이온 주입한 후에, 영역마다 정해진 온도, 시간에서 활성화의 열처리를 행함으로써 형성된다.
IGBT의 이미터 전극 상면에는 금속제의 와이어나 리본이 접속되고, 이들을 통하여 외부 단자에 접속되어 있다. 콜렉터 전극은 회로 기판 등에 땜납층을 개재하여 직접 고정하여 접속되어 있다.
채널 영역이 p형인 IGBT에서는, 이미터 전극에 부의 바이어스, 이면 전극에 정의 바이어스를 인가하는 것과 병행하여, 게이트 전극에 정의 바이어스를 인가함으로써, 채널 영역에 반전층이 형성되고, 이미터층과 n형 베이스층이 반전층에 의해 접속되어 전류가 흐른다. 이 전류는 콜렉터 전극에 흐른다.
상기 이미터 전극 등에는, 예를 들면 순Al이나 Al-Si 합금 등의 Al계 막이 사용되고 있다.
그런데 상기 IGBT의 제조 프로세스에서는, 이미터 전극을 형성한 후, 기판의 이면으로부터 콜렉터층의 이온 주입을 행한다. 계속해서, 450℃ 이하의 열처리를 행함으로써 주입된 이온의 활성화를 도모한다. 따라서, 상기 이미터 전극 등에는 열처리에 의한 열응력이 가해진다. 또한, IGBT는 실사용 환경에 있어서, 약 250 내지 350℃에 반복하여 노출되는 경우가 있지만, 이 경우도, 상기 전극 등에 열응력이 가해진다.
그러나, 제조 프로세스 시의 열처리 온도가 예를 들면 약 450℃보다 높아지는 경우나, 실사용 환경에 있어서 200 내지 350℃ 정도의 고온에 반복하여 노출되는 경우, 상기 전극 등을 구성하는 Al계 막에는, 힐록이라 불리는 돌기 형상의 형상 이상이 발생하거나, 합금 첨가 원소의 이상 석출이나, 접촉하는 박막간에서 원자의 상호 확산이 발생하여, 박막 자체가 열화된다. 따라서 지금까지는, 기껏해야 450℃ 이하에서의 열처리밖에 행할 수 없고, 실사용 온도도 저온으로 하지 않을 수 없었다.
예를 들면 특허 문헌 1에는, 콜렉터층을 활성화할 목적으로 800 내지 950℃의 열처리를 실시하는 것이 기재되어 있지만, 이와 같은 고온에서의 열처리는, 배선막의 형성 전으로 한정되어 있다. 배선막을 성막한 상태에서는, 450℃ 정도의 열처리밖에 실시되어 있지 않고, 보다 고온에서 열처리하는 것에 대해서는 기재되어 있지 않다. 또한, 실사용 환경 시의 내열성에 대해서는 전혀 평가되어 있지 않다.
일본 특허 출원 공개 제2007-242699호 공보
상술한 바와 같이, Al계 막을 형성한 상태에서 콜렉터층 활성화를 위한 열처리를 행하는 경우, 열처리 온도를 높게 하면, 열응력에 의해 Al계 막에 돌기 형상의 형상 이상(힐록)이 발생하는 등의 문제가 발생한다. 그러나 열처리 온도를 비교적 낮게 하면, 콜렉터층의 활성화에 2시간 정도로 장시간을 필요로 하거나, 활성화가 불충분해지는 리스크가 있다.
따라서 종래는, 상기 Al계 막의 막 두께를 두껍게 하고, 또한 열처리 온도의 상한을 최대 450℃ 정도로 하고 있었다. 그러나 최근에는, IGBT 등의 파워 반도체 소자의 특성 향상이 강하게 요구되고 있어, 보다 고온에서 열처리하여 콜렉터층을 충분히 활성화하는 등의 필요성이 있기 때문에, 상기 Al계 막으로서, 열처리 온도의 고온화에 견딜 수 있는 것이 요구되고 있다.
또한 상술한 바와 같이, 반도체 소자의 사용 환경이나 동작 환경에 따라서는, 단속적으로 350℃ 정도까지의 열이 Al계 막에 가해지는 경우도 있지만, 이와 같은 열부하에 대해서도 우수한 내열성을 발휘하는 Al계 막이 요구되고 있다.
또한 Al계 막에는, 내열성 이외에 낮은 전기 저항률이 요구된다. Al계 막에 포함되는 합금 원소의 첨가량이 많아지면, Al계 막 자체의 전기 저항률이 증가해 버리기 때문에, 반도체 장치의 제조 공정에서 열 이력을 받는 가운데, 전기 저항률이 충분히 저감되는 것도 요구되고 있다.
또한 종래에는, 상술한 바와 같이 내열성 확보의 관점에서 Al계 막을 두껍게 할 필요가 있었지만, 성막의 효율이 나쁘고 또한 재료 비용이 들기 때문에, Al계 막의 박막화도 요구되고 있다.
본 발명은 상기 사정을 감안하여 이루어진 것이며, 그 목적은, 반도체 장치의 제조 공정에서 고온 하에 노출된 경우나, 실사용 환경 하에서 반복하여 가열된 경우라도, 힐록의 발생이 억제되어 내열성이 우수하고, 또한 막 자체의 전기 저항률이 낮게 억제되고, 게다가 박막화를 도모할 수 있는 반도체 장치용 Al 합금막을 실현하는 것에 있다.
또한 본 발명은, 상기 Al 합금막을 구비한 반도체 장치(구체적으로는, 예를 들면 반도체 소자, 보다 구체적으로는, 반도체 소자의 예를 들면 전극이나 전기 배선) 및 상기 Al 합금막을 형성하기 위한 스퍼터링 타깃을 제공하는 것을 목적으로 하는 것이다.
본 발명은, 이하의 반도체 장치용 Al 합금막, 스퍼터링 타깃, 반도체 장치, 반도체 소자, 반도체 소자의 전극, 반도체 소자의 전기 배선 및 반도체 구조를 제공한다.
(1) 500℃에서 30분간 유지하는 가열 처리를 행한 후에 하기 (a) 내지 (c)를 모두 만족시키고, 또한 막 두께가 500㎚ 내지 5㎛인 것을 특징으로 하는 반도체 장치용 Al 합금막.
(a) Al 매트릭스의 최대 입경이 800㎚ 이하
(b) 힐록 밀도가 1×109개/㎡ 미만
(c) 전기 저항률이 10μΩ㎝ 이하.
(2) 300℃에서 5시간 유지하는 가열 처리를 5회 반복하여 행한 후에 하기 (a) 내지 (c)를 모두 만족시키고, 또한 막 두께가 500㎚ 내지 5㎛인 것을 특징으로 하는 반도체 장치용 Al 합금막.
(a) Al 매트릭스의 최대 입경이 800㎚ 이하
(b) 힐록 밀도가 1×109개/㎡ 미만
(c) 전기 저항률이 10μΩ㎝ 이하.
(3) 금속 성분으로서, Ta, Nb, Re, Zr, W, Mo, V, Hf, Ti, Cr 및 Pt로 이루어지는 군(X군)으로부터 선택되는 적어도 1종의 원소(X군 원소)와, Si 및 Ge 중 적어도 하나를 포함하는 (1) 또는 (2)에 기재된 반도체 장치용 Al 합금막.
(4) Ni 및 Co 중 적어도 하나를 더 포함하는 (3)에 기재된 반도체 장치용 Al 합금막.
(5) Cu를 더 포함하는 (3) 또는 (4)에 기재된 반도체 장치용 Al 합금막.
(6) 상기 X군 원소의 함유량은, 0.1 내지 5원자％인 (3) 내지 (5) 중 어느 하나에 기재된 반도체 장치용 Al 합금막.
(7) 상기 Si 및 Ge 중 적어도 하나의 함유량은, 0.1 내지 3원자％인 (3) 내지 (6) 중 어느 하나에 기재된 반도체 장치용 Al 합금막.
(8) 상기 Ni 및 Co 중 적어도 하나의 함유량은, 0.1 내지 3원자％인 (4) 내지 (7) 중 어느 하나에 기재된 반도체 장치용 Al 합금막.
(9) 상기 Cu의 함유량은, 0.1 내지 2원자％인 (5) 내지 (8) 중 어느 하나에 기재된 반도체 장치용 Al 합금막.
(10) (1) 내지 (9) 중 어느 하나에 기재된 반도체 장치용 Al 합금막을 형성하기 위한 스퍼터링 타깃이며,
Ta, Nb, Re, Zr, W, Mo, V, Hf, Ti, Cr 및 Pt로 이루어지는 군(X군)으로부터 선택되는 적어도 1종의 원소(X군 원소)를 0.1 내지 5원자％ 포함함과 함께,
Si 및 Ge 중 적어도 하나를 0.1 내지 3원자％ 포함하는 것을 특징으로 하는 스퍼터링 타깃.
(11) Ni 및 Co 중 적어도 하나를 0.1 내지 3원자％ 더 포함하는 것인 (10)에 기재된 스퍼터링 타깃.
(12) Cu를 0.1 내지 2원자％ 더 포함하는 것인 (10) 또는 (11)에 기재된 스퍼터링 타깃.
(13) 잔량부가 Al 및 불가피 불순물인 (10) 내지 (12) 중 어느 하나에 기재된 스퍼터링 타깃.
(14) (1) 내지 (9) 중 어느 하나에 기재된 반도체 장치용 Al 합금막을 구비한 반도체 장치.
(15) (1) 내지 (9) 중 어느 하나에 기재된 반도체 장치용 Al 합금막을 구비한 반도체 소자.
(16) (1) 내지 (9) 중 어느 하나에 기재된 반도체 장치용 Al 합금막으로 이루어지는 반도체 소자의 전극.
(17) (1) 내지 (9) 중 어느 하나에 기재된 반도체 장치용 Al 합금막으로 이루어지는 반도체 소자의 전기 배선.
(18) 기판 상에 적어도 (1) 내지 (9) 중 어느 하나에 기재된 반도체 장치용 Al 합금막을 구비한 반도체 구조이며,
상기 기판과 상기 Al 합금막이 직접 접촉하고 있는 것을 특징으로 하는 반도체 구조.
(19) 상기 기판은, Si 기판, SiC 기판 또는 GaN 기판인 (18)에 기재된 반도체 구조.
본 발명에 의하면, Al 합금막의 내열성(특히 고온 내열성)이 우수하기 때문에, 이것을 예를 들면 반도체 소자의 전극ㆍ전기 배선으로서 구비한, 예를 들면 IGBT의 제조 프로세스에 있어서, 콜렉터층의 이온 활성화 등을 위한 열처리를 고온에서 행할 수 있다. 또한, 실사용 환경에 있어서, 약 250 내지 350℃의 온도에 반복하여 노출된 경우라도, 특성의 열화를 억제할 수 있다. 게다가, 전기 저항률이 작고, 또한 박막화를 도모할 수 있는 Al 합금막을 실현할 수 있다. 그 결과, 상기 Al 합금막을 구비하여 특성이 향상된 파워 반도체 소자, 또한 이 반도체 소자를 구비하여 우수한 특성을 발휘하는 상기 IGBT 등의 반도체 장치를 실현할 수 있다.
도 1은 일반적인 IGBT의 구성을 도시하는 개략 단면도이다.
도 2의 (a) 내지 (i)는, 열처리 조건과 Al 합금막에 있어서의 Al 매트릭스의 결정 입경의 관계를 모식적으로 도시한 설명도이다. 도 2의 (a) 내지 (d)는, 본 발명의 Al 합금막에 대하여, 1회째의 열처리를 실시한 후의 것이며[도 2의 (a)는 450℃ 30분의 열처리 조건, 도 2의 (b)는 500℃ 30분의 열처리 조건, 도 2의 (c)는 550℃ 30분의 열처리 조건, 도 2의 (d)는 600℃ 30분의 열처리 조건], 도 2의 (e) 내지 (h)는, 도 2의 (a) 내지 (d)의 것을, 각각, 500℃ 30분의 조건에서 2회째의 열처리를 실시한 후의 것이다. 도 2의 (i)는, 비교예에 상당하는 Al 합금막에 대하여, 500℃ 30분의 조건에서 열처리를 실시한 후의 것이다.
본 발명자들은, 상기 과제를 해결하기 위해서 예의 연구를 거듭하였다. 그 결과, Al 합금막으로서, 본 발명에서 규정하는 조건(특히, Al 매트릭스의 최대 입경을 800㎚ 이하)을 만족시키도록 하면, 반도체 소자의 제조 공정에서 고온 열처리를 받거나, 실사용 환경에 있어서 반복하여 열처리를 받은 후라도, 놀랍게도, 힐록 밀도가 1×109개/㎡ 미만으로 억제되어 우수한 내열성을 발휘하고, 또한 전기 저항률이 10μΩ㎝ 이하로 억제되는 것을 발견하였다. 이하, 본 발명에 대하여 상세하게 설명한다.
본 발명의 Al 합금막은, 막 두께가 500㎚ 내지 5㎛이고, 또한 500℃에서 30분간 유지하는 가열 처리(이하 「가열 패턴1」이라고 하는 경우가 있음)를 행한 후에, 하기 (a) 내지 (c)를 모두 만족시키는 것에 특징을 갖는다.
(a) Al 매트릭스의 최대 입경이 800㎚ 이하
(b) 힐록 밀도가 1×109개/㎡ 미만
(c) 전기 저항률이 10μΩ㎝ 이하
본 발명의 Al 합금막은, 상기 가열 패턴1(500℃에서 30분간 유지하는 가열 처리) 전의 열처리의 유무나, 이 가열 패턴1 전에 실시된 열처리의 조건에 의하지 않고, 상기 (a) 내지 (c)를 모두 만족시키는 것이다. 따라서 본 발명의 Al 합금막은, 반도체 장치의 제조 공정에서 450 내지 600℃의 고온에 노출되고, 그 후 또한, 상기 가열 패턴1의 가열 처리가 실시된 경우라도, 상기 (a) 내지 (c)를 모두 만족시킨다.
또한, 상기 가열 패턴1의 가열 분위기는, 불활성 가스(N2) 분위기 또는 진공 분위기이다.
상기 (a)에 나타내는 Al 매트릭스의 최대 입경은, 바람직하게는 700㎚ 이하, 보다 바람직하게는 500㎚ 이하이다. 이 Al 매트릭스의 최대 입경은, 후술하는 실시예에 나타내는 방법에 의해 측정되는 것이다.
상기 (b)는, Al 합금막의 표면에, 가열에 의해 형성되는 힐록(열응력에 의해 Al 합금막에 형성되는 돌기 형상의 형상 이상)의 밀도를 규정한 것이다. 본 발명에 있어서 힐록 밀도는, 바람직하게는 5×108개/㎡ 미만이고, 보다 바람직하게는 1×108개/㎡ 이하이다. 이 힐록 밀도는, 후술하는 실시예에 나타내는 방법에 의해 측정된다.
상기 (c)에 나타내는 전기 저항률은, 바람직하게는 9.0μΩ㎝ 이하, 보다 바람직하게는 8.0μΩ㎝ 이하, 더욱 바람직하게는 7.0μΩ㎝ 이하, 특히 바람직하게는 6.0μΩ㎝ 이하이다. 이 전기 저항률은, 후술하는 실시예에서 나타내는 방법에 의해 측정된다.
본 발명의 Al 합금막의 막 두께는, 500㎚ 내지 5㎛이다. 성막의 효율이나 장치의 소형화를 위해서 박막화를 도모하는 경우에는, 4㎛ 이하로 하는 것이 바람직하고, 3㎛ 이하로 하는 것이 보다 바람직하다. 또한, 보다 높은 내열성의 Al 합금막을 얻는 관점에서는, 막 두께를 700㎚ 이상으로 하는 것이 바람직하고, 보다 바람직하게는 1㎛ 이상이다.
또한, 본 발명의 반도체 장치용 Al 합금막은, 막 두께가 500㎚ 내지 5㎛이고, 또한 300℃에서 5시간 유지를 5회 반복하는 가열 처리(이하 「가열 패턴2」라고 하는 경우가 있음)를 행한 후에, 상기 (a) 내지 (c)를 모두 만족시키는 것에 특징을 갖는 것이기도 하다.
이 300℃에서 5시간 유지를 5회 반복하는 가열 처리는, 실사용 환경을 상정한 것이다. 본 발명의 Al 합금막은, 상기 가열 패턴2(300℃에서 5시간 유지를 5회 반복하는 가열 처리) 전의 열처리의 유무나, 이 가열 패턴2 전에 실시된 열처리의 조건에 의하지 않고, 상기 (a) 내지 (c)를 모두 만족시키는 것이다. 따라서 본 발명의 Al 합금막은, 반도체 장치의 제조 공정에서 450 내지 600℃의 고온에 노출되고, 그 후 또한, 상기 가열 패턴2의 가열 처리가 실시된 경우라도, 상기 (a) 내지 (c)를 모두 만족시킨다.
또한, 상기 가열 패턴2의 가열 분위기는, 불활성 가스(N2) 분위기 또는 진공 분위기이다.
이 가열 패턴2를 실시한 Al 합금막에 관한 상기 (a) 내지 (c) 및 막 두께의 상세는, 상기 가열 패턴1의 경우와 동일하다.
상기 Al 합금막을 얻기 위해서는, 하기 성분 조성의 Al 합금막으로 하는 것이 권장된다. 즉, 금속 성분으로서, Ta, Nb, Re, Zr, W, Mo, V, Hf, Ti, Cr 및 Pt로 이루어지는 군(X군)으로부터 선택되는 적어도 1종의 원소(X군 원소)와, Si 및/또는 Ge를 포함하는 Al-X군 원소-Si 및/또는 Ge 합금막으로 하는 것이 권장된다.
여기서, 상기 X군의 원소(X군 원소)는, 융점이 대략 1600℃ 이상의 고융점 금속으로 구성되어 있어, 고온 하의 내열성 향상에 기여하는 원소이다. 이들 원소는, 단독으로 첨가해도 되고, 2종 이상을 병용해도 된다.
상기 X군 원소의 함유량(단독으로 함유하는 경우는 단독의 양이고, 2종 이상을 병용할 때는 합계량임)은, 0.1 내지 5원자％인 것이 바람직하다. X군 원소의 함유량이 0.1원자％ 미만에서는, 상기 작용이 유효하게 발휘되지 않기 때문에, X군 원소의 함유량의 바람직한 하한을 0.1원자％로 하였다. X군 원소의 함유량은, 보다 바람직하게는 0.2원자％ 이상, 더욱 바람직하게는 0.3원자％ 이상이다. 한편, X군 원소의 함유량이 5원자％를 초과하면, Al 합금막의 전기 저항률이 지나치게 높아지는 것 외에, 배선 가공 시에 잔사가 발생하기 쉬워지는 등의 문제가 발생하기 때문에, X군 원소의 함유량의 바람직한 상한을 5원자％로 하였다. X군 원소의 함유량은, 보다 바람직하게는 3.0원자％ 이하이고, 더욱 바람직하게는 2.0원자％ 이하이다.
또한, 상기 Si 및/또는 Ge는, 상기 X군 원소와 복합 첨가함으로써 고온 내열성 향상에 기여하는 원소이다. 또한, Al 합금막과 Si 기판 등과의 사이의 원자의 상호 확산을 억제하는 등의 상기 X군 원소에는 없는 작용도 갖고 있다.
Si 및/또는 Ge에 의한 상기 작용을 유효하게 발휘시키기 위해서는, Si 및/또는 Ge(단독으로 함유하는 경우는 단독의 양이고, 2종을 병용할 때는 합계량임)는 0.1 내지 3원자％인 것이 바람직하다. Si 및/또는 Ge의 함유량이 0.1원자％ 미만이면, 내열성 향상에 기여하지 않고, 확산 억제 효과가 유효하게 발휘되지 않기 때문에, Si 및/또는 Ge의 함유량의 바람직한 하한을 0.1원자％로 하였다. Si 및/또는 Ge의 함유량은, 보다 바람직하게는 0.3원자％ 이상, 더욱 바람직하게는 0.5원자％ 이상이다. 한편, 3원자％를 초과하면, Al 합금막 자체의 전기 저항률이 지나치게 높아져, 배선 가공 시에 잔사가 발생하기 쉬워지는 등의 문제가 있기 때문에, Si 및/또는 Ge의 함유량의 바람직한 상한을 3원자％로 하였다. Si 및/또는 Ge의 함유량은, 보다 바람직하게는 2.5원자％ 이하이고, 더욱 바람직하게는 2.0원자％ 이하이다.
또한 본 발명의 Al 합금막은, 상술한 X군 원소, 및, Si 및/또는 Ge 외에, Ni 및/또는 Co나, Cu를 함유하고 있어도 된다.
Ni 및/또는 Co는, 한층 더한 내열성의 향상을 가능하게 하는 원소이다. 이들은 단독으로 첨가해도 되고, 양쪽을 첨가해도 된다. 이와 같은 작용을 유효하게 발휘시키기 위해서는, Ni 및/또는 Co의 함유량(단독의 경우에는 단독의 함유량이고, 양쪽을 함유하는 경우는 합계량임)을 0.1 내지 3원자％로 하는 것이 바람직하다. 상기 원소의 함유량이 0.1원자％ 미만인 경우, 원하는 효과가 얻어지지 않기 때문에, 바람직한 하한값을 0.1원자％로 하였다. 한편, Ni 및/또는 Co의 함유량이 3원자％를 초과하면, Al 합금막의 전기 저항률이 높아진다. 상기 원소의 보다 바람직한 상한값은 1.0원자％이고, 더욱 바람직한 상한값은 0.6원자％이다.
Cu도, 가일층의 내열성의 향상을 가능하게 하는 원소이다. 이와 같은 작용을 유효하게 발휘시키기 위해서는, Cu의 함유량을 0.1 내지 2원자％로 하는 것이 바람직하다. Cu의 함유량이 0.1원자％ 미만인 경우, 상기 효과를 발휘시키는 것이 곤란해지기 때문에, 바람직한 하한값을 0.1원자％로 하였다. 보다 바람직한 하한값은 0.3원자％이고, 더욱 바람직한 하한값은 0.5원자％이다. 한편, Cu의 함유량이 2원자％를 초과하면, Al 합금막의 전기 저항률이 높아진다. 상기 원소의 보다 바람직한 상한값은 1.5원자％이고, 더욱 바람직한 상한값은 1.0원자％이다.
본 발명의 Al 합금막으로서, 상기 X군 원소와, Si 및/또는 Ge를 함유하고, 잔량부가 Al 및 불가피적 불순물의 것이나, 상기 X군 원소와, Si 및/또는 Ge와, Ni 및/또는 Co나, Cu를 함유하고, 잔량부가 Al 및 불가피적 불순물의 것을 들 수 있다.
불가피적 불순물로서는, Fe, O, C, N, Ar을 들 수 있고, 각각, 0.1중량％ 미만 포함되는 것이 허용된다.
상기 Al 합금막은, 스퍼터링법에 의해 스퍼터링 타깃(이하 「타깃」이라고 하는 경우가 있음)을 사용하여 형성하는 것이 바람직하다. 이온 플레이팅법이나 전자 빔 증착법, 진공 증착법에 의해 형성된 박막보다도, 성분이나 막 두께의 막 면내 균일성이 우수한 박막을 용이하게 형성할 수 있기 때문이다.
또한, 상기 스퍼터링법에 의해 상기 Al 합금막을 형성하기 위해서는, 상기 타깃으로서, 전술한 원소를 포함하는 것이며, 원하는 Al 합금막과 동일한 조성의 Al 합금 스퍼터링 타깃을 사용하면, 조성 어긋남의 우려가 없이, 원하는 성분 조성의 Al 합금막을 형성할 수 있으므로 좋다.
본 발명에는, 전술한 Al 합금막과 동일한 조성의 스퍼터링 타깃도 본 발명의 범위 내에 포함된다. 상세하게는, 상기 타깃으로서, Ta, Nb, Re, Zr, W, Mo, V, Hf, Ti, Cr 및 Pt로 이루어지는 군(X군)으로부터 선택되는 적어도 1종의 원소(X군 원소)를 0.1 내지 5원자％ 포함함과 함께, Si 및/또는 Ge를 0.1 내지 3원자％ 포함하고, 잔량부가 Al 및 불가피적 불순물인 타깃 외에, 또한, Ni 및/또는 Co를 0.1 내지 3원자％나, Cu를 0.1 내지 2원자％ 포함하고, 잔량부가 Al 및 불가피적 불순물인 타깃이 포함된다.
불가피적 불순물로서는, Fe, O, C, N, Ar을 들 수 있고, 각각, 0.1중량％ 미만 포함되는 것이 허용된다.
상기 타깃의 형상은, 스퍼터링 장치의 형상이나 구조에 따라서 임의의 형상(각형 플레이트 형상, 원형 플레이트 형상, 도넛 플레이트 형상, 원통 형상 등)으로 가공한 것이 포함된다.
상기 타깃의 제조 방법으로서는, 용해 주조법이나 분말 소결법, 스프레이 포밍법에 의해, Al기 합금으로 이루어지는 잉곳을 제조하여 얻는 방법이나, Al기 합금으로 이루어지는 프리폼(최종적인 치밀체를 얻기 전의 중간체)을 제조한 후, 상기 프리폼을 치밀화 수단에 의해 치밀화하여 얻어지는 방법을 들 수 있다.
본 발명에는, 상기 Al 합금막을 구비한 반도체 장치도 포함된다. 본 발명의 Al 합금막을, 이 반도체 장치의, 특히 반도체 소자, 더욱 특히 반도체 소자의 전극이나 전기 배선(예를 들면, 전술한 IGBT에 있어서의 이미터 전극 등)에 사용하면, 상기 효과를 충분히 발휘시킬 수 있다.
본 발명의 Al 합금막은, 반도체 장치(특히 반도체 소자)에 있어서 Si 기판, SiC 기판 또는 GaN 기판과 접속되는 경우가 있다. 이 경우, 상기 Al 합금막과 상기 기판은 직접 접속되어 있어도 되고, 상기 Al 합금막과 상기 기판 사이에, 산화실리콘이나 질화실리콘 등의 층간 절연막층, 및/또는 Si, SiC, GaN 등으로 이루어지는 박막 반도체층이 형성되어 있는 부분이 존재해도 된다.
본 발명에 있어서는, 기판 상에 적어도, 상기 반도체 장치용 Al 합금막을 구비한 반도체 구조이며, 상기 기판(예를 들면 Si 기판, SiC 기판 또는 GaN 기판)과 상기 Al 합금막이 직접 접촉하고 있는 경우라도, 상기 기판과 Al 합금막 사이의 원자의 상호 확산이 억제되어, 우수한 반도체 특성을 발휘한다.
본 발명의 반도체 장치(예를 들면 IGBT에 있어서의, 특히 반도체 소자)의 제조 공정에서는, 본 발명의 반도체 장치용 Al 합금막을 형성한 후, 이 Al 합금막에 450 내지 600℃의 고온 열처리가 가해져도 된다. 상술한 바와 같이, 본 발명의 반도체 장치용 Al 합금막은, 내열성이 우수하기 때문에, 상기 고온에 노출된 경우라도 힐록의 발생이 억제된다.
본 발명의 반도체 장치용 Al 합금막을 구비한 반도체 장치나 반도체 소자는, 상술한 고온에서의 열처리를 행할 수 있는 것 이외는, 통상 행해지고 있는 방법에 의해 제조할 수 있다.
실시예
이하, 실시예를 들어 본 발명을 보다 구체적으로 설명하지만, 본 발명은 물론 하기 실시예에 의해 제한을 받는 것은 아니고, 전ㆍ후기의 취지에 적합할 수 있는 범위에서 적당히 변경을 가하여 실시하는 것도 물론 가능하고, 그들은 모두 본 발명의 기술적 범위에 포함된다.
(실시예 1)
표 1 및 표 2에 나타내는 다양한 합금 조성의 Al 합금막(막 두께=500㎚)을, DC 마그네트론 스퍼터법에 의해, 분위기 가스=아르곤, 압력=2mTorr, 기판 온도=25℃(실온)의 조건에서 성막하였다. 기판으로서, 단결정 실리콘 기판[면 방위(100)]을 사용하였다(기판의 크기는 직경 4인치이다).
또한, 상기 다양한 합금 조성의 Al 합금막의 형성에는, 진공 용해법에 의해 제작한 다양한 조성의 Al 합금 타깃을 스퍼터링 타깃으로서 사용하였다.
또한 실시예에서 사용한 다양한 Al 합금막에 있어서의 각 합금 원소의 함유량은, ICP 발광 분석(유도 결합 플라즈마 발광 분석)법에 의해 구하였다.
상기와 같이 하여 성막한 Al 합금막에 대하여, 하기에 나타내는 가열 처리를 실시한 후에, 내열성, Al 합금막의 전기 저항률, Al 매트릭스의 최대 입경을 측정하였다. 상세에 대하여 이하에 나타낸다.
(1) 가열 처리 후의 내열성
성막 후의 Al 합금막에 대하여, 불활성 가스(N2) 분위기 하에서, 표 1 및 표 2에 나타내는 바와 같이, 반도체 소자의 제조 공정에서 배선 재료에 가해지는 열처리를 모의하여, 450℃, 500℃, 550℃, 600℃의 각 온도에서 30분간 유지하는 가열 처리(1회째의 열처리)를 행하고, 계속해서 표 1 및 표 2에 나타내는 바와 같이 500℃에서 30분간 유지하는 가열 처리(2회째의 열처리, 가열 패턴1)를 행하였다. 그리고, 가열 처리 후의 Al 합금막의 표면 성상을 광학 현미경(배율 : 500배)으로 관찰하여, 힐록 밀도(개/㎡)를 측정하였다. 또한, 이 측정에서는, 직경 0.1㎛ 이상의 힐록을 대상으로 하였다.
그리고, 표 3에 나타내는 판단 기준에 의해 내열성을 평가하였다. 본 실시예에서는 ◎, ○ 및 △를 합격으로 하였다. 그 결과를 표 1 및 표 2에 나타낸다.
(2) 가열 처리 후의 Al 합금막의 전기 저항률(배선 저항)
성막 후의 Al 합금막에 10㎛ 폭의 라인 앤드 스페이스 패턴을 형성한 것에 대하여, 불활성 가스(N2) 분위기 하에서, 표 1 및 표 2에 나타내는 바와 같이, 반도체 소자의 제조 공정에서 배선 재료에 가해지는 열처리를 모의하여, 450℃, 500℃, 550℃, 600℃의 각 온도에서 30분간 유지하는 가열 처리(1회째의 열처리)를 행하고, 계속해서 표 1 및 표 2에 나타내는 바와 같이 500℃에서 30분간 유지하는 가열 처리(2회째의 열처리, 가열 패턴1)를 행하고 나서, 4단자법에 의해 전기 저항률을 측정하였다.
그리고, 표 3에 나타내는 판단 기준에 의해 전기 저항률을 평가하였다. 본 실시예에서는 ◎, ○ 및 △를 합격으로 하였다. 그 결과를 표 1 및 표 2에 나타낸다.
(3) 가열 처리 후의 Al 매트릭스의 최대 입경
성막 후의 Al 합금막에 대하여, 불활성 가스(N2) 분위기 하에서, 표 1 및 표 2에 나타내는 바와 같이, 반도체 소자의 제조 공정에서 배선 재료에 가해지는 열처리를 모의하여, 450℃, 500℃, 550℃, 600℃의 각 온도에서 30분간 유지하는 가열 처리(1회째의 열처리)를 행하고, 계속해서 500℃에서 30분간 유지하는 가열 처리(2회째의 열처리)를 행하였다. 그리고 가열 처리 후의 Al 합금막의 표면을, 평면TEM(투과 전자 현미경, 배율 15만배)으로 관찰하였다. 관찰은, 각 샘플의 임의의 장소에 있어서, 3시야(1시야는 1.2㎛×1.6㎛) 행하고, 3시야 중에 관찰되는 Al 매트릭스 입경(원 상당 직경)의 최대값을 최대 입경으로 하였다.
그리고, 표 3에 기재된 판단 기준에 의해 입경을 평가하고, 본 실시예에서는 ◎, ○ 및 △를 합격으로 하였다. 그 결과를 표 1 및 표 2에 나타낸다.
Figure pct00001
Figure pct00002
Figure pct00003
표 1 및 표 2로부터 다음과 같이 고찰할 수 있다. 즉, No.1 내지 4는, 종래의 Al-Si 또는 내열성이 높다라고 하는 Al-Nd, Al-Ta로 이루어지는 Al 합금막이지만, 이들 예에서는, 특히 1회째의 열처리를 고온에서 행하였을 때에, 열처리를 실시한 후의 Al 매트릭스의 최대 입경이 크고, 힐록이 규정 범위를 초과하여 과잉으로 발생하였다. 이에 대하여, No.5 내지 66은 본 발명의 요건을 충족시키는 것이며, 2회째의 가열 처리 후도, Al 매트릭스의 최대 입경은 작고, 또한 힐록의 발생도 억제되고, 게다가 전기 저항률이 작은 것이 얻어졌다.
또한, 열처리 조건과 Al 매트릭스의 결정 입경의 관계에 대하여, 실시예 1에서 얻어진 결과의 경향을 도 2의 (a) 내지 (i)에 도시한다. 도 2의 (a) 내지 (d)는, 본 발명의 Al 합금막에 대하여, 1회째의 열처리를 실시한 후의 것이며[도 2의 (a)는 450℃ 30분의 열처리 조건, 도 2의 (b)는 500℃ 30분의 열처리 조건, 도 2의 (c)는 550℃ 30분의 열처리 조건, 도 2의 (d)는 600℃ 30분의 열처리 조건], 도 2의 (e) 내지 (h)는, 도 2의 (a) 내지 (d)의 것을, 각각, 500℃ 30분의 조건에서 2회째의 열처리를 실시한 후의 것이다. 도 2의 (i)는, 비교예에 상당하는 Al 합금막에 대하여, 500℃ 30분의 조건에서 열처리를 실시한 후의 것이다. 이 도 2의 (a) 내지 (h)에 있어서, 본 발명의 Al 합금막은, 1회째의 열처리 후의 Al 매트릭스의 결정립이, 어느 가열 온도(450℃, 500℃, 550℃, 600℃)에 있어서도 작고, 또한 2회째의 열처리로서 500℃에서 30분간의 열처리를 실시한 후도, Al 매트릭스의 결정 입경은 1회째의 열처리 후와 거의 변하지 않고, Al 매트릭스의 결정립은 작은 상태 그대로였다. 이에 대하여, 도 2의 (i)에 도시한 바와 같이, 비교예에 상당하는 Al 합금막은, 1회째의 열처리로서 500℃에서 30분간 가열 유지하는 열처리를 실시한 바, Al 매트릭스의 결정립은 현저하게 조대화되었다.
(실시예 2)
표 4 및 표 5에 나타내는 다양한 합금 조성의 Al 합금막(막 두께=500㎚)을, DC 마그네트론 스퍼터법에 의해, 분위기 가스=아르곤, 압력=2mTorr, 기판 온도=25℃(실온)의 조건에서 성막하였다. 기판으로서, 단결정 실리콘 기판[면 방위(100)]을 사용하였다(기판의 크기는 직경 4인치이다).
또한, 상기 다양한 합금 조성의 Al 합금막의 형성에는, 진공 용해법에 의해 제작한 다양한 조성의 Al 합금 타깃을 스퍼터링 타깃으로서 사용하였다.
또한 실시예에서 사용한 다양한 Al 합금막에 있어서의 각 합금 원소의 함유량은, ICP 발광 분석(유도 결합 플라즈마 발광 분석)법에 의해 구하였다.
상기와 같이 하여 성막한 Al 합금막에 대하여, 하기에 나타내는 가열 처리를 실시한 후에, 내열성, Al 합금막의 전기 저항률, Al 매트릭스의 최대 입경을 측정하였다. 상세에 대하여 이하에 나타낸다.
(1) 가열 처리 후의 내열성
성막 후의 Al 합금막에 대하여, 불활성 가스(N2) 분위기 하에서, 반도체 소자의 제조 공정에서 배선 재료에 가해지는 열처리를 모의하여, 표 4 및 표 5에 나타내는 바와 같이 450℃, 500℃, 550℃, 600℃의 각 온도에서 30분간 유지하는 가열 처리(1회째의 열처리)를 행하고, 계속해서, 실사용 환경 시에서 가해지는 열처리를 모의하여, 표 4 및 표 5에 나타내는 바와 같이 300℃에서 5시간 유지하는 가열 처리를 5회 반복하여 실시하였다(2회째의 열처리, 가열 패턴2, 일부의 시료에 대해서는, 가열 처리의 횟수를 10회 또는 30회로 하였다). 그리고 가열 처리 후의 Al 합금막의 표면 성상을 광학 현미경(배율 : 500배)으로 관찰하여, 힐록의 밀도(개/㎡)를 측정하였다. 또한, 이 측정에서는, 직경 0.1㎛ 이상의 힐록을 대상으로 하였다.
그리고, 표 3에 나타내는 판단 기준에 의해 내열성을 평가하였다. 본 실시예에서는 ◎, ○ 및 △를 합격으로 하였다. 그 결과를 표 4 및 표 5에 나타낸다.
(2) 가열 처리 후의 Al 합금막의 전기 저항률(배선 저항)
성막 후의 Al 합금막에 10㎛ 폭의 라인 앤드 스페이스 패턴을 형성한 것에 대하여, 불활성 가스(N2) 분위기 하에서, 반도체 소자의 제조 공정에서 배선 재료에 가해지는 열처리를 모의하여, 표 4 및 표 5에 나타내는 바와 같이 450℃, 500℃, 550℃, 600℃의 각 온도에서 30분간 유지하는 가열 처리(1회째의 열처리)를 행하고, 계속해서, 실사용 환경 시에서 가해지는 열처리를 모의하여, 표 4 및 표 5에 나타내는 바와 같이 300℃에서 5시간 유지하는 가열 처리를 5회 반복하여 실시하고나서(2회째의 열처리, 가열 패턴2, 일부의 시료에 대해서는, 가열 처리의 횟수를 10회 또는 30회로 함), 4단자법에 의해 전기 저항률을 측정하였다.
그리고 표 3에 나타내는 판단 기준에 의해 전기 저항률을 평가하였다. 본 실시예에서는 ◎, ○ 및 △를 합격으로 하였다. 그 결과를 표 4 및 표 5에 나타낸다.
(3) 가열 처리 후의 Al 매트릭스의 최대 입경
성막 후의 Al 합금막에 대하여, 불활성 가스(N2) 분위기 하에서, 반도체 소자의 제조 공정에서 배선 재료에 가해지는 열처리를 모의하여, 표 4 및 표 5에 나타내는 바와 같이 450℃, 500℃, 550℃, 600℃의 각 온도에서 30분간 유지하는 가열 처리(1회째의 열처리)를 행한 후, 실사용 환경 시에서 가해지는 열처리를 모의하여, 표 4 및 표 5에 나타내는 바와 같이 300℃에서 5시간 유지하는 가열 처리를 5회 반복하여 실시하였다(2회째의 열처리, 가열 패턴2, 일부의 시료에 대해서는, 가열 처리의 횟수를 10회 또는 30회로 하였다). 그리고 가열 처리 후의 Al 합금막의 표면을 평면 TEM(투과 전자 현미경, 배율 15만배)으로 관찰하였다. 관찰은, 각 샘플의 임의의 장소에 있어서, 3시야(1시야는 1.2㎛×1.6㎛) 행하고, 3시야 중에 관찰되는 Al 매트릭스 입경(원 상당 직경)의 최대값을 최대 입경으로 하였다.
그리고 표 3에 기재된 판단 기준에 의해 입경을 평가하고, 본 실시예에서는 ◎, ○ 및 △를 합격으로 하였다. 그 결과를 표 4 및 표 5에 나타낸다.
Figure pct00004
Figure pct00005
표 4 및 표 5로부터 다음과 같이 고찰할 수 있다. 즉, No.1 내지 4는 본 발명의 요건을 충족시키는 것은 아니며, 반복하여 열처리를 실시한 후의 Al 매트릭스의 최대 입경은 크고, 또한 힐록이 규정 범위를 초과하여 과잉으로 발생하였다. 이에 대하여, No.5 내지 68은 본 발명의 요건을 충족시키는 것이며, 2회째의 가열 처리 후도, Al 매트릭스의 최대 입경은 작고, 힐록 밀도가 작고, 또한 전기 저항률이 작은 것이 얻어졌다.
또한, 표 5에 있어서, Al-0.1Ni-0.5Ge-1.0Si-0.5Ta에 대해서는, 2회째의 열처리에 있어서의 반복 횟수를 10회(No.48), 30회(No.49)로 한 경우에 대해서도 평가하였지만, 이와 같이 반복 횟수를 증가시킨 경우도, 반복 횟수가 5회인 경우와 마찬가지로 양호한 특성을 나타냈다.
(실시예 3)
표 6에 나타내는 다양한 합금 조성의 Al 합금막을, 표 6에 나타내는 바와 같이 막 두께를 변화시켜(막 두께=600㎚ 내지 4㎛), DC 마그네트론 스퍼터법에 의해, 분위기 가스=아르곤, 압력=2mTorr, 기판 온도=25℃(실온)의 조건에서 성막하였다. 기판으로서 단결정 실리콘 기판[면 방위(100)]을 사용하였다(기판의 크기는 직경 4인치이다).
또한, 상기 다양한 합금 조성의 Al 합금막의 형성에는, 진공 용해법에 의해 제작한 다양한 조성의 Al 합금 타깃을 스퍼터링 타깃으로서 사용하였다.
또한 실시예에서 사용한 다양한 Al 합금막에 있어서의 각 합금 원소의 함유량은, ICP 발광 분석(유도 결합 플라즈마 발광 분석)법에 의해 구하였다.
상기와 같이 하여 성막한 Al 합금막에 대하여, 실시예 2와 마찬가지로, 열처리를 실시한 후(실시예 3에 있어서는, 2회째의 열처리의 반복 횟수는 표 6에 나타내는 바와 같이 모두 5회), 내열성, Al 합금막의 전기 저항률, Al 매트릭스의 최대 입경을 측정하였다. 그 결과를 표 6에 나타낸다.
Figure pct00006
표 6으로부터 다음과 같이 고찰할 수 있다. 즉, No.1 내지 4는 본 발명의 요건을 충족시키는 것은 아니며, 열처리를 실시한 후의 Al 매트릭스의 최대 입경이 크고, 또한 힐록이 규정 범위를 초과하여 과잉으로 발생하였다. 이에 대하여, No.5 내지 8은 본 발명의 요건을 충족시키는 것이며, 2회째의 가열 처리 후도, 어느 막 두께의 경우도, Al 매트릭스의 최대 입경은 작고, 힐록 밀도가 작고, 또한 전기 저항률이 작은 것이 얻어졌다.
또한, 실시예 1 내지 3에 있어서, 1회째의 열처리는 어느 온도에 대해서도 유지 시간이 30분이지만, 이 유지 시간을 200분으로 한 경우라도 마찬가지의 결과가 얻어졌다.
본 출원을 상세하게 또한 특정한 실시 형태를 참조하여 설명하였지만, 본 발명의 정신과 범위를 일탈하지 않고 다양한 변형이나 수정을 가할 수 있는 것은 당업자에게 있어서 명백하다.
본 출원은, 2011년 5월 17일에 출원된 일본 특허 출원(일본 특허 출원 제2011-110791호)에 기초하는 것이며, 그 내용은 여기에 참조로서 인용된다.
본 발명에 의하면, Al 합금막의 내열성(특히 고온 내열성)이 우수하기 때문에, 이것을 예를 들면 반도체 소자의 전극ㆍ전기 배선으로서 구비한, 예를 들면 IGBT의 제조 프로세스에 있어서, 콜렉터층의 이온 활성화 등을 위한 열처리를 고온에서 행할 수 있다. 또한, 실사용 환경에 있어서, 약 250 내지 350℃의 온도에 반복하여 노출된 경우라도, 특성의 열화를 억제할 수 있다. 나아가서, 전기 저항률이 작고, 또한 박막화를 도모할 수 있는 Al 합금막을 실현할 수 있다. 그 결과, 상기 Al 합금막을 구비하여 특성이 향상된 파워 반도체 소자, 또한 이 반도체 소자를 구비하여 우수한 특성을 발휘하는 상기 IGBT 등의 반도체 장치를 실현할 수 있다.

Claims (19)

  1. 500℃에서 30분간 유지하는 가열 처리를 행한 후에 하기 (a) 내지 (c)를 모두 만족시키고, 또한 막 두께가 500㎚ 내지 5㎛인 것을 특징으로 하는, 반도체 장치용 Al 합금막.
    (a) Al 매트릭스의 최대 입경이 800㎚ 이하
    (b) 힐록 밀도가 1×109개/㎡ 미만
    (c) 전기 저항률이 10μΩ㎝ 이하.
  2. 300℃에서 5시간 유지하는 가열 처리를 5회 반복하여 행한 후에 하기 (a) 내지 (c)를 모두 만족시키고, 또한 막 두께가 500㎚ 내지 5㎛인 것을 특징으로 하는, 반도체 장치용 Al 합금막.
    (a) Al 매트릭스의 최대 입경이 800㎚ 이하
    (b) 힐록 밀도가 1×109개/㎡ 미만
    (c) 전기 저항률이 10μΩ㎝ 이하.
  3. 제1항 또는 제2항에 있어서,
    금속 성분으로서, Ta, Nb, Re, Zr, W, Mo, V, Hf, Ti, Cr 및 Pt로 이루어지는 군(X군)으로부터 선택되는 적어도 1종의 원소(X군 원소)와, Si 및 Ge 중 적어도 하나를 포함하는, 반도체 장치용 Al 합금막.
  4. 제3항에 있어서,
    Ni 및 Co 중 적어도 하나를 더 포함하는, 반도체 장치용 Al 합금막.
  5. 제3항에 있어서,
    Cu를 더 포함하는, 반도체 장치용 Al 합금막.
  6. 제3항에 있어서,
    상기 X군 원소의 함유량은, 0.1 내지 5원자％인, 반도체 장치용 Al 합금막.
  7. 제3항에 있어서,
    상기 Si 및 Ge 중 적어도 하나의 함유량은, 0.1 내지 3원자％인, 반도체 장치용 Al 합금막.
  8. 제4항에 있어서,
    상기 Ni 및 Co 중 적어도 하나의 함유량은, 0.1 내지 3원자％인, 반도체 장치용 Al 합금막.
  9. 제5항에 있어서,
    상기 Cu의 함유량은, 0.1 내지 2원자％인, 반도체 장치용 Al 합금막.
  10. 제1항 또는 제2항에 기재된 반도체 장치용 Al 합금막을 형성하기 위한 스퍼터링 타깃이며,
    Ta, Nb, Re, Zr, W, Mo, V, Hf, Ti, Cr 및 Pt로 이루어지는 군(X군)으로부터 선택되는 적어도 1종의 원소(X군 원소)를 0.1 내지 5원자％ 포함함과 함께,
    Si 및 Ge 중 적어도 하나를 0.1 내지 3원자％ 포함하는 것을 특징으로 하는, 스퍼터링 타깃.
  11. 제10항에 있어서,
    Ni 및 Co 중 적어도 하나를 0.1 내지 3원자％ 더 포함하는 것인, 스퍼터링 타깃.
  12. 제10항에 있어서,
    Cu를 0.1 내지 2원자％ 더 포함하는 것인, 스퍼터링 타깃.
  13. 제10항에 있어서,
    잔량부가 Al 및 불가피 불순물인, 스퍼터링 타깃.
  14. 제1항 또는 제2항에 기재된 반도체 장치용 Al 합금막을 구비한, 반도체 장치.
  15. 제1항 또는 제2항에 기재된 반도체 장치용 Al 합금막을 구비한, 반도체 소자.
  16. 제1항 또는 제2항에 기재된 반도체 장치용 Al 합금막으로 이루어지는, 반도체 소자의 전극.
  17. 제1항 또는 제2항에 기재된 반도체 장치용 Al 합금막으로 이루어지는, 반도체 소자의 전기 배선.
  18. 기판 상에 적어도, 제1항 또는 제2항에 기재된 반도체 장치용 Al 합금막을 구비한 반도체 구조이며,
    상기 기판과 상기 Al 합금막이 직접 접촉하고 있는 것을 특징으로 하는, 반도체 구조.
  19. 제18항에 있어서,
    상기 기판은, Si 기판, SiC 기판 또는 GaN 기판인, 반도체 구조.
KR1020137030136A 2011-05-17 2012-05-16 반도체 장치용 Ａｌ 합금막 KR20140000718A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2011-110791 2011-05-17
JP2011110791A JP5524905B2 (ja) 2011-05-17 2011-05-17 パワー半導体素子用Ａｌ合金膜
PCT/JP2012/062561 WO2012157688A1 (ja) 2011-05-17 2012-05-16 半導体装置用Ａｌ合金膜

Publications (1)

Publication Number Publication Date
KR20140000718A true KR20140000718A (ko) 2014-01-03

Family

ID=47177005

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137030136A KR20140000718A (ko) 2011-05-17 2012-05-16 반도체 장치용 Ａｌ 합금막

Country Status (7)

Country Link
US (1) US9153536B2 (ko)
EP (1) EP2711973A4 (ko)
JP (1) JP5524905B2 (ko)
KR (1) KR20140000718A (ko)
CN (1) CN103534789B (ko)
TW (1) TWI523087B (ko)
WO (1) WO2012157688A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210088030A (ko) * 2020-01-03 2021-07-14 와이엠씨 주식회사 배선전극용 합금 조성물 및 그의 제조방법
KR20210088031A (ko) * 2020-01-03 2021-07-14 와이엠씨 주식회사 배선전극용 합금 조성물 및 그의 제조방법

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6188217B2 (ja) * 2013-12-09 2017-08-30 昭和電工株式会社 半導体素子の製造方法。
JP6191587B2 (ja) 2014-12-08 2017-09-06 トヨタ自動車株式会社 半導体装置
CN104532066A (zh) * 2014-12-11 2015-04-22 徐国华 一种耐热抗氧化的铝质输电导线
JP6434859B2 (ja) * 2015-05-18 2018-12-05 株式会社神戸製鋼所 パワー半導体素子用Ａｌ合金膜
JP6549552B2 (ja) 2016-12-27 2019-07-24 トヨタ自動車株式会社 スイッチング素子の製造方法
JP6616280B2 (ja) * 2016-12-27 2019-12-04 トヨタ自動車株式会社 スイッチング素子
JP6847020B2 (ja) 2017-11-17 2021-03-24 株式会社 日立パワーデバイス 半導体チップおよびパワーモジュールならびにその製造方法
US11935936B2 (en) 2018-06-28 2024-03-19 Ulvac, Inc. Aluminum alloy film, method of producing the same, and thin film transistor
KR102571458B1 (ko) * 2018-06-28 2023-08-25 가부시키가이샤 아루박 알루미늄 합금 타깃 및 그 제조방법

Family Cites Families (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5019891A (en) * 1988-01-20 1991-05-28 Hitachi, Ltd. Semiconductor device and method of fabricating the same
JP3438945B2 (ja) * 1993-07-27 2003-08-18 株式会社神戸製鋼所 Ａｌ合金薄膜
JP2733006B2 (ja) 1993-07-27 1998-03-30 株式会社神戸製鋼所 半導体用電極及びその製造方法並びに半導体用電極膜形成用スパッタリングターゲット
KR0186206B1 (ko) * 1995-11-21 1999-05-01 구자홍 액정표시소자 및 그의 제조방법
JP3365954B2 (ja) 1997-04-14 2003-01-14 株式会社神戸製鋼所 半導体電極用Ａｌ−Ｎｉ−Ｙ 合金薄膜および半導体電極用Ａｌ−Ｎｉ−Ｙ 合金薄膜形成用スパッタリングターゲット
JP2000235961A (ja) * 1999-02-16 2000-08-29 Matsushita Electric Ind Co Ltd 導電性薄膜材料及びこれを用いた薄膜トランジスタ用配線
JP3940385B2 (ja) 2002-12-19 2007-07-04 株式会社神戸製鋼所 表示デバイスおよびその製法
JP4022891B2 (ja) * 2003-11-20 2007-12-19 日立金属株式会社 配線膜用Ａｌ合金膜および配線膜形成用スパッタリングターゲット材
US7166921B2 (en) 2003-11-20 2007-01-23 Hitachi Metals, Ltd. Aluminum alloy film for wiring and sputter target material for forming the film
JP2005303003A (ja) 2004-04-12 2005-10-27 Kobe Steel Ltd 表示デバイスおよびその製法
JP4541787B2 (ja) 2004-07-06 2010-09-08 株式会社神戸製鋼所 表示デバイス
JP4330517B2 (ja) 2004-11-02 2009-09-16 株式会社神戸製鋼所 Ｃｕ合金薄膜およびＣｕ合金スパッタリングターゲット並びにフラットパネルディスプレイ
JP4579709B2 (ja) 2005-02-15 2010-11-10 株式会社神戸製鋼所 Ａｌ−Ｎｉ−希土類元素合金スパッタリングターゲット
JP2008124499A (ja) * 2005-02-17 2008-05-29 Kobe Steel Ltd 薄膜トランジスタ基板、表示デバイス、および表示デバイス用のスパッタリングターゲット
JP4117001B2 (ja) * 2005-02-17 2008-07-09 株式会社神戸製鋼所 薄膜トランジスタ基板、表示デバイス、および表示デバイス用のスパッタリングターゲット
JP4542008B2 (ja) 2005-06-07 2010-09-08 株式会社神戸製鋼所 表示デバイス
US7411298B2 (en) 2005-08-17 2008-08-12 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) Source/drain electrodes, thin-film transistor substrates, manufacture methods thereof, and display devices
US7683370B2 (en) 2005-08-17 2010-03-23 Kobe Steel, Ltd. Source/drain electrodes, transistor substrates and manufacture methods, thereof, and display devices
JP4826290B2 (ja) 2006-03-06 2011-11-30 トヨタ自動車株式会社 半導体素子の製造方法
US7781767B2 (en) 2006-05-31 2010-08-24 Kobe Steel, Ltd. Thin film transistor substrate and display device
JP2008098611A (ja) 2006-09-15 2008-04-24 Kobe Steel Ltd 表示装置
JP4280277B2 (ja) 2006-09-28 2009-06-17 株式会社神戸製鋼所 表示デバイスの製法
KR101043508B1 (ko) 2006-10-13 2011-06-23 가부시키가이샤 고베 세이코쇼 박막 트랜지스터 기판 및 표시 디바이스
JP4377906B2 (ja) 2006-11-20 2009-12-02 株式会社コベルコ科研 Ａｌ−Ｎｉ−Ｌａ系Ａｌ基合金スパッタリングターゲット、およびその製造方法
JP2008127623A (ja) 2006-11-20 2008-06-05 Kobelco Kaken:Kk Ａｌ基合金スパッタリングターゲットおよびその製造方法
JP4170367B2 (ja) * 2006-11-30 2008-10-22 株式会社神戸製鋼所 表示デバイス用Ａｌ合金膜、表示デバイス、及びスパッタリングターゲット
JP4355743B2 (ja) 2006-12-04 2009-11-04 株式会社神戸製鋼所 Ｃｕ合金配線膜とそのＣｕ合金配線膜を用いたフラットパネルディスプレイ用ＴＦＴ素子、及びそのＣｕ合金配線膜を作製するためのＣｕ合金スパッタリングターゲット
JP4705062B2 (ja) 2007-03-01 2011-06-22 株式会社神戸製鋼所 配線構造およびその作製方法
JP2008270034A (ja) * 2007-04-23 2008-11-06 Hitachi Ltd 画像表示装置
JP2009004518A (ja) 2007-06-20 2009-01-08 Kobe Steel Ltd 薄膜トランジスタ基板、および表示デバイス
JP2009008770A (ja) 2007-06-26 2009-01-15 Kobe Steel Ltd 積層構造およびその製造方法
US20090001373A1 (en) 2007-06-26 2009-01-01 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel Ltd.) Electrode of aluminum-alloy film with low contact resistance, method for production thereof, and display unit
JP2009010053A (ja) * 2007-06-26 2009-01-15 Kobe Steel Ltd 表示装置およびスパッタリングターゲット
JP2009010052A (ja) 2007-06-26 2009-01-15 Kobe Steel Ltd 表示装置の製造方法
JP5143649B2 (ja) 2007-07-24 2013-02-13 株式会社コベルコ科研 Ａｌ−Ｎｉ−Ｌａ−Ｓｉ系Ａｌ合金スパッタリングターゲットおよびその製造方法
JP4611418B2 (ja) * 2007-12-26 2011-01-12 株式会社神戸製鋼所 表示装置の製造方法
JP4611417B2 (ja) 2007-12-26 2011-01-12 株式会社神戸製鋼所 反射電極、表示デバイス、および表示デバイスの製造方法
KR101163329B1 (ko) 2008-02-22 2012-07-05 가부시키가이샤 고베 세이코쇼 터치 패널 센서
JP5432550B2 (ja) 2008-03-31 2014-03-05 株式会社コベルコ科研 Ａｌ基合金スパッタリングターゲットおよびその製造方法
KR101124831B1 (ko) 2008-03-31 2012-03-26 가부시키가이샤 고베 세이코쇼 표시 장치, 그 제조 방법 및 스퍼터링 타깃
JP5475260B2 (ja) 2008-04-18 2014-04-16 株式会社神戸製鋼所 配線構造、薄膜トランジスタ基板およびその製造方法、並びに表示装置
WO2009131169A1 (ja) 2008-04-23 2009-10-29 株式会社神戸製鋼所 表示装置用Ａｌ合金膜、表示装置およびスパッタリングターゲット
TWI525773B (zh) 2008-07-03 2016-03-11 Kobe Steel Ltd Wiring structure, thin film transistor substrate, manufacturing method thereof, and display device
JP2010065317A (ja) 2008-08-14 2010-03-25 Kobe Steel Ltd 表示装置およびこれに用いるＣｕ合金膜
JP5357515B2 (ja) * 2008-11-05 2013-12-04 株式会社神戸製鋼所 表示装置用Ａｌ合金膜、表示装置およびスパッタリングターゲット
US20110198602A1 (en) 2008-11-05 2011-08-18 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) Aluminum alloy film for display device, display device, and sputtering target
JP2010135300A (ja) 2008-11-10 2010-06-17 Kobe Steel Ltd 有機ｅｌディスプレイ用の反射アノード電極およびその製造方法
JP4567091B1 (ja) 2009-01-16 2010-10-20 株式会社神戸製鋼所 表示装置用Ｃｕ合金膜および表示装置
US20110318607A1 (en) 2009-03-02 2011-12-29 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) Aluminum alloy reflective film, automobile light, illuminator, ornamentation, and aluminum alloy sputtering target
JP5179604B2 (ja) * 2010-02-16 2013-04-10 株式会社神戸製鋼所 表示装置用Ａｌ合金膜
JP5681368B2 (ja) 2010-02-26 2015-03-04 株式会社神戸製鋼所 Ａｌ基合金スパッタリングターゲット

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210088030A (ko) * 2020-01-03 2021-07-14 와이엠씨 주식회사 배선전극용 합금 조성물 및 그의 제조방법
KR20210088031A (ko) * 2020-01-03 2021-07-14 와이엠씨 주식회사 배선전극용 합금 조성물 및 그의 제조방법

Also Published As

Publication number Publication date
JP5524905B2 (ja) 2014-06-18
TWI523087B (zh) 2016-02-21
JP2012243876A (ja) 2012-12-10
EP2711973A4 (en) 2014-09-17
CN103534789B (zh) 2016-06-01
CN103534789A (zh) 2014-01-22
US9153536B2 (en) 2015-10-06
EP2711973A1 (en) 2014-03-26
US20150171016A1 (en) 2015-06-18
TW201310512A (zh) 2013-03-01
WO2012157688A1 (ja) 2012-11-22

Similar Documents

Publication Publication Date Title
KR20140000718A (ko) 반도체 장치용 Ａｌ 합금막
TWI245806B (en) Thin film aluminum alloy and sputtering target to form the same
WO1995016797A1 (en) Molybdenum-tungsten material for wiring, molybdenum-tungsten target for wiring, process for producing the same, and molybdenum-tungsten wiring thin film
TWI582851B (zh) Electrode structure and semiconductor device
JP2019102896A (ja) アルミニウム合金膜
WO2011099338A1 (ja) 半導体装置および半導体装置の製造方法
KR102549527B1 (ko) 알루미늄 합금 막, 그 제조방법, 및 박막 트랜지스터
JP5491947B2 (ja) 表示装置用Ａｌ合金膜
JP2010238800A (ja) 表示装置用Ａｌ合金膜、薄膜トランジスタ基板および表示装置
US20100132978A1 (en) Whisker-free coating structure and method of fabricating the same
JP2011176183A (ja) 半導体装置の製造方法
JP4038498B2 (ja) 半導体素子および半導体素子の製造方法
US10246770B2 (en) Silicide alloy film for semiconductor device electrode, and production method for silicide alloy film
JP2015131998A (ja) Ｃｕ合金配線、およびＣｕ合金スパッタリングターゲット
KR102571458B1 (ko) 알루미늄 합금 타깃 및 그 제조방법
JP6434859B2 (ja) パワー半導体素子用Ａｌ合金膜
JP2012243878A (ja) 半導体電極構造
JP2012243877A (ja) 半導体電極構造
TWI654339B (zh) Wiring film
CN110544626B (zh) 碳化硅衬底上的电接触
JP7333867B2 (ja) ワイドギャップ半導体装置及びワイドギャップ半導体装置の製造方法
JP2017092331A (ja) デバイス用配線膜、およびＡｌ合金スパッタリングターゲット材料
JP2019077917A (ja) Ａｌ合金導電膜、薄膜トランジスタ及びＡｌ合金導電膜の製造方法
JP2017157776A (ja) 電極膜、電極膜を有する半導体装置及び半導体装置の製造方法
JP2021169654A (ja) Ａｌ合金蒸着膜、ディスプレイ用配線膜、ディスプレイ装置、スパッタリングターゲット及びＡｌ合金蒸着膜の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application