WO2012157688A1 - 半導体装置用Ａｌ合金膜 - Google Patents

半導体装置用Ａｌ合金膜 Download PDF

Info

Publication number
WO2012157688A1
WO2012157688A1 PCT/JP2012/062561 JP2012062561W WO2012157688A1 WO 2012157688 A1 WO2012157688 A1 WO 2012157688A1 JP 2012062561 W JP2012062561 W JP 2012062561W WO 2012157688 A1 WO2012157688 A1 WO 2012157688A1
Authority
WO
WIPO (PCT)
Prior art keywords
alloy film
heat treatment
semiconductor device
atomic
film
Prior art date
Application number
PCT/JP2012/062561
Other languages
English (en)
French (fr)
Inventor
博行 奥野
釘宮　敏洋
横田　嘉宏
剛彰 前田
Original Assignee
株式会社神戸製鋼所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社神戸製鋼所 filed Critical 株式会社神戸製鋼所
Priority to CN201280022035.4A priority Critical patent/CN103534789B/zh
Priority to EP12786105.2A priority patent/EP2711973A4/en
Priority to KR1020137030136A priority patent/KR20140000718A/ko
Priority to US14/117,531 priority patent/US9153536B2/en
Publication of WO2012157688A1 publication Critical patent/WO2012157688A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53219—Aluminium alloys
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/16—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon
    • C23C14/165—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon by cathodic sputtering
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C21/00—Alloys based on aluminium
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C21/00—Alloys based on aluminium
    • C22C21/02—Alloys based on aluminium with silicon as the next major constituent
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C21/00—Alloys based on aluminium
    • C22C21/12—Alloys based on aluminium with copper as the next major constituent
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C21/00—Alloys based on aluminium
    • C22C21/12—Alloys based on aluminium with copper as the next major constituent
    • C22C21/14—Alloys based on aluminium with copper as the next major constituent with silicon
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22F—CHANGING THE PHYSICAL STRUCTURE OF NON-FERROUS METALS AND NON-FERROUS ALLOYS
    • C22F1/00—Changing the physical structure of non-ferrous metals or alloys by heat treatment or by hot or cold working
    • C22F1/04—Changing the physical structure of non-ferrous metals or alloys by heat treatment or by hot or cold working of aluminium or alloys based thereon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3411—Constructional aspects of the reactor
    • H01J37/3414—Targets
    • H01J37/3426—Material
    • H01J37/3429—Plural materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12431—Foil or filament smaller than 6 mils

Definitions

  • the present invention relates to an Al alloy film for a semiconductor device, for example, a semiconductor element in a semiconductor device, and more particularly to an Al alloy film used for, for example, an electrode or electric wiring of a semiconductor element.
  • insulated gate (MOS) type semiconductor devices such as IGBTs (insulated gate bipolar transistors) and power MOSFETs (power MOS field effect transistors) have become widespread as power devices for controlling high power.
  • IGBTs insulated gate bipolar transistors
  • power MOSFETs power MOS field effect transistors
  • a collector electrode is connected to the p-type collector layer.
  • An n-type base layer is formed on the collector layer.
  • a p-type body region is formed above the n-type base layer, and an n-type emitter layer is formed therein.
  • a region of the n-type base layer between the two emitter layers is a channel region, and a gate insulating film and a gate electrode are formed on the channel region.
  • An emitter electrode is formed on the emitter layer.
  • these n-type region and p-type region include P, B, or B at a dose amount, acceleration voltage, or implantation angle determined for each region, whether P or B is originally contained in a substrate made of Si or the like. After ion implantation, activation heat treatment is performed at a temperature and time determined for each region.
  • a metal wire or ribbon is connected to the upper surface of the emitter electrode of the IGBT, and is connected to an external terminal through them.
  • the collector electrode is directly fixed and connected to a circuit board or the like via a solder layer.
  • an inversion layer is formed in the channel region by applying a positive bias to the gate electrode in parallel with applying a negative bias to the emitter electrode and a positive bias to the back electrode.
  • the emitter layer and the n-type base layer are connected by the inversion layer, and a current flows. This current flows through the collector electrode.
  • an Al-based film such as pure Al or Al—Si alloy is used.
  • the collector layer is ion-implanted from the back surface of the substrate.
  • the implanted ions are activated by performing a heat treatment at 450 ° C. or lower. Therefore, thermal stress due to heat treatment is applied to the emitter electrode and the like.
  • the IGBT may be repeatedly exposed to about 250 to 350 ° C. in an actual use environment. In this case, thermal stress is applied to the electrode and the like.
  • the heat treatment temperature during the manufacturing process is higher than about 450 ° C. or when it is repeatedly exposed to a high temperature of about 200 to 350 ° C. in an actual use environment, the Al-based film constituting the electrode or the like has hillocks. Protrusion-shaped abnormalities called "", abnormal precipitation of alloy-added elements, and interdiffusion of atoms between the thin films in contact occur, and the thin film itself deteriorates. Therefore, until now, only heat treatment at 450 ° C. or less has been possible, and the actual use temperature has to be lowered.
  • Patent Document 1 describes that heat treatment at 800 to 950 ° C. is performed for the purpose of activating the collector layer, but such heat treatment at a high temperature is limited before the formation of the wiring film. . In the state where the wiring film is formed, only heat treatment at about 450 ° C. is performed, and there is no description about heat treatment at a higher temperature. Moreover, the heat resistance under actual use environment has not been evaluated at all.
  • the thickness of the Al-based film has been increased, and the upper limit of the heat treatment temperature has been about 450 ° C. at most.
  • the upper limit of the heat treatment temperature has been about 450 ° C. at most.
  • heat up to about 350 ° C. may be intermittently applied to the Al-based film.
  • it has excellent heat resistance against such a heat load.
  • Al-based films are required to have low electrical resistivity. If the amount of alloy elements contained in the Al-based film increases, the electrical resistivity of the Al-based film itself increases, so that the electrical resistivity is sufficiently reduced while receiving a thermal history during the manufacturing process of the semiconductor device. It is also sought to be done.
  • the present invention has been made in view of the above circumstances.
  • the purpose of the present invention is to prevent hillocks even when exposed to high temperatures in the manufacturing process of semiconductor devices or when repeatedly heated in an actual use environment.
  • the object is to realize an Al alloy film for a semiconductor device that is suppressed in generation, excellent in heat resistance, low in electrical resistivity of the film itself, and further capable of being thinned.
  • the present invention further forms a semiconductor device (specifically, for example, a semiconductor element, more specifically, an electrode or an electric wiring of the semiconductor element) including the Al alloy film, and the Al alloy film.
  • a semiconductor device specifically, for example, a semiconductor element, more specifically, an electrode or an electric wiring of the semiconductor element
  • An object of the present invention is to provide a sputtering target.
  • the present invention provides the following Al alloy film for semiconductor device, sputtering target, semiconductor device, semiconductor element, electrode of semiconductor element, electric wiring of semiconductor element, and semiconductor structure.
  • An Al alloy film for a semiconductor device which satisfies all of the following (a) to (c) and has a thickness of 500 nm to 5 ⁇ m after performing a heat treatment at 500 ° C. for 30 minutes.
  • (A) Maximum particle size of Al matrix is 800 nm or less
  • Hillock density is less than 1 ⁇ 10 9 pieces / m 2
  • Electric resistivity is 10 ⁇ cm or less.
  • An Al alloy for semiconductor devices characterized by satisfying all of the following (a) to (c) and having a film thickness of 500 nm to 5 ⁇ m after repeated heat treatment for 5 hours at 300 ° C. film.
  • a sputtering target for forming an Al alloy film for a semiconductor device Contains 0.1 to 5 atomic% of at least one element (X group element) selected from the group consisting of Ta, Nb, Re, Zr, W, Mo, V, Hf, Ti, Cr and Pt (X group) With A sputtering target comprising 0.1 to 3 atomic% of at least one of Si and Ge.
  • X group element selected from the group consisting of Ta, Nb, Re, Zr, W, Mo, V, Hf, Ti, Cr and Pt
  • a semiconductor device comprising the Al alloy film for a semiconductor device according to any one of (1) to (9).
  • a semiconductor element comprising the Al alloy film for a semiconductor device according to any one of (1) to (9).
  • a semiconductor structure comprising at least an Al alloy film for a semiconductor device according to any one of (1) to (9) on a substrate, A semiconductor structure, wherein the substrate and the Al alloy film are in direct contact.
  • the substrate is a Si substrate, a SiC substrate, or a GaN substrate.
  • the Al alloy film is excellent in heat resistance (particularly high temperature heat resistance), for example, in the manufacturing process of an IGBT provided with this as an electrode / electric wiring of a semiconductor element, the ion activity of the collector layer Heat treatment for crystallization can be performed at a high temperature. Further, even in the case of repeated exposure to a temperature of about 250 to 350 ° C. in an actual use environment, the deterioration of characteristics can be suppressed. Furthermore, it is possible to realize an Al alloy film that has a low electrical resistivity and can be thinned. As a result, it is possible to realize a power semiconductor element having improved characteristics with the Al alloy film, and a semiconductor device such as IGBT having excellent characteristics with the semiconductor element.
  • FIG. 1 is a schematic cross-sectional view showing a configuration of a general IGBT.
  • 2A to 2I are explanatory views schematically showing the relationship between the heat treatment conditions and the crystal grain size of the Al matrix in the Al alloy film.
  • FIGS. 2A to 2D are views after the first heat treatment is performed on the Al alloy film of the present invention (FIG. 2A is a heat treatment condition at 450 ° C. for 30 minutes, FIG. b) is a heat treatment condition at 500 ° C. for 30 minutes, FIG. 2C is a heat treatment condition at 550 ° C. for 30 minutes, FIG. 2D is a heat treatment condition at 600 ° C. for 30 minutes, and FIGS. 2 (a) to 2 (d) are each after the second heat treatment at 500 ° C. for 30 minutes.
  • FIG. 2 (i) shows the Al alloy film corresponding to the comparative example after heat treatment at 500 ° C. for 30 minutes.
  • the inventors of the present invention have made extensive studies to solve the above problems.
  • the Al alloy film satisfies the conditions stipulated in the present invention (particularly, the maximum particle size of the Al matrix is 800 nm or less)
  • it may be subjected to a high-temperature heat treatment in the manufacturing process of the semiconductor element or may be used in an actual use environment.
  • the hillock density is suppressed to less than 1 ⁇ 10 9 pieces / m 2 and excellent heat resistance is exhibited, and the electrical resistivity is suppressed to 10 ⁇ cm or less even after being repeatedly subjected to heat treatment in FIG. I found out that Hereinafter, the present invention will be described in detail.
  • the Al alloy film of the present invention has a thickness of 500 nm to 5 ⁇ m and is subjected to a heat treatment (hereinafter sometimes referred to as “heating pattern 1”) for 30 minutes at 500 ° C. It is characterized by satisfying all of (c).
  • heating pattern 1 a heat treatment for 30 minutes at 500 ° C. It is characterized by satisfying all of (c).
  • Hillock density is less than 1 ⁇ 10 9 pieces / m 2
  • Electric resistivity is 10 ⁇ cm or less
  • the Al alloy film of the present invention has the above-mentioned (regardless of the presence or absence of heat treatment before the heating pattern 1 (heat treatment held at 500 ° C. for 30 minutes) and the conditions of the heat treatment performed before the heating pattern 1 ( All of a) to (c) are satisfied. Therefore, even when the Al alloy film of the present invention is exposed to a high temperature of 450 to 600 ° C. in the manufacturing process of the semiconductor device and then further subjected to the heat treatment of the heating pattern 1, the above (a) to (a) All of (c) are satisfied.
  • the heating atmosphere of the heating pattern 1 is an inert gas (N 2 ) atmosphere or a vacuum atmosphere.
  • the maximum particle size of the Al matrix shown in (a) is preferably 700 nm or less, more preferably 500 nm or less.
  • the maximum particle size of the Al matrix is measured by the method shown in the examples described later.
  • (B) defines the density of hillocks (protrusion-like shape abnormalities formed in the Al alloy film due to thermal stress) formed on the surface of the Al alloy film by heating.
  • the hillock density is preferably less than 5 ⁇ 10 8 pieces / m 2 , more preferably 1 ⁇ 10 8 pieces / m 2 or less. This hillock density is measured by the method shown in the examples described later.
  • the electrical resistivity shown in the above (c) is preferably 9.0 ⁇ cm or less, more preferably 8.0 ⁇ cm or less, still more preferably 7.0 ⁇ cm or less, and particularly preferably 6.0 ⁇ cm or less. This electrical resistivity is measured by the method shown in the Example mentioned later.
  • the film thickness of the Al alloy film of the present invention is 500 nm to 5 ⁇ m.
  • the thickness is preferably 4 ⁇ m or less, and more preferably 3 ⁇ m or less.
  • the film thickness is preferably 700 nm or more, and more preferably 1 ⁇ m or more.
  • the Al alloy film for a semiconductor device of the present invention has a film thickness of 500 nm to 5 ⁇ m and is subjected to a heat treatment (hereinafter sometimes referred to as “heating pattern 2”) that is held at 300 ° C. for 5 hours and repeated five times. After that, it is also characterized in that all of the above (a) to (c) are satisfied.
  • This heat treatment that is held at 300 ° C. for 5 hours and repeated 5 times assumes an actual use environment.
  • the Al alloy film of the present invention does not depend on the presence or absence of heat treatment before the heating pattern 2 (heating treatment that repeats holding at 300 ° C. for 5 hours 5 times) or the conditions of the heat treatment performed before the heating pattern 2. All of the above (a) to (c) are satisfied. Therefore, even when the Al alloy film of the present invention is exposed to a high temperature of 450 to 600 ° C. in the manufacturing process of the semiconductor device and is further subjected to the heat treatment of the heating pattern 2, the above (a) to (a) All of (c) are satisfied.
  • the heating atmosphere of the heating pattern 2 is an inert gas (N 2 ) atmosphere or a vacuum atmosphere.
  • an Al alloy film having the following component composition is recommended. That is, as a metal component, at least one element selected from the group consisting of Ta, Nb, Re, Zr, W, Mo, V, Hf, Ti, Cr and Pt (group X) (group X element), and Si An Al—X group element-Si and / or Ge alloy film containing Ge and / or Ge is recommended.
  • group X element is composed of a refractory metal having a melting point of approximately 1600 ° C. or higher, and contributes to improvement of heat resistance at high temperatures. These elements may be added alone or in combination of two or more.
  • the content of the X group element (when contained alone, it is a single amount, and when two or more types are used in combination) is preferably from 0.1 to 5 atomic%. When the content of the X group element is less than 0.1 atomic%, the above-described effect is not exhibited effectively. Therefore, the preferable lower limit of the content of the X group element is set to 0.1 atomic%.
  • the content of the group X element is more preferably 0.2 atomic percent or more, and still more preferably 0.3 atomic percent or more.
  • the content of the X group element exceeds 5 atomic%, the electrical resistivity of the Al alloy film becomes excessively high, and problems such as the generation of residues during wiring processing occur.
  • a preferable upper limit of the amount was 5 atomic%.
  • the content of the group X element is more preferably 3.0 atomic percent or less, and still more preferably 2.0 atomic percent or less.
  • the Si and / or Ge is an element that contributes to improvement of high-temperature heat resistance when added in combination with the X group element. Further, it has an effect that the X group element does not have, such as suppressing interdiffusion of atoms between the Al alloy film and the Si substrate.
  • Si and / or Ge In order to effectively exert the above-described action by Si and / or Ge, Si and / or Ge (in the case of containing alone, it is a single amount and in the case of using two types in combination) is 0. It is preferably 1 to 3 atom%.
  • the content of Si and / or Ge is more preferably 0.3 atomic% or more, and further preferably 0.5 atomic% or more.
  • a preferable upper limit of the Si and / or Ge content is limited. 3 atomic%.
  • the Si and / or Ge content is more preferably 2.5 atomic percent or less, and even more preferably 2.0 atomic percent or less.
  • the Al alloy film of the present invention may contain Ni and / or Co or Cu in addition to the above-described X group element and Si and / or Ge.
  • Ni and / or Co is an element that enables further improvement in heat resistance. These may be added alone or both may be added. In order to effectively exert such an action, the content of Ni and / or Co (single content in the case of a single substance and the total amount in the case of containing both) is 0.1 to 3 It is preferable to use atomic%. When the content of the above elements is less than 0.1 atomic%, the desired effect cannot be obtained, so the preferable lower limit is set to 0.1 atomic%. On the other hand, when the content of Ni and / or Co exceeds 3 atomic%, the electrical resistivity of the Al alloy film increases. A more preferable upper limit value of the element is 1.0 atomic%, and a more preferable upper limit value is 0.6 atomic%.
  • the Cu is an element that enables further improvement in heat resistance.
  • the Cu content is preferably 0.1 to 2 atomic%.
  • the preferable lower limit is set to 0.1 atomic%.
  • a more preferred lower limit is 0.3 atomic%, and a still more preferred lower limit is 0.5 atomic%.
  • the electrical resistivity of the Al alloy film increases.
  • a more preferable upper limit value of the element is 1.5 atomic%, and a more preferable upper limit value is 1.0 atomic%.
  • the Al alloy film of the present invention contains the X group element and Si and / or Ge, with the balance being Al and inevitable impurities, the X group element, Si and / or Ge, Ni and / Or Co and Cu are contained, and the balance is Al and inevitable impurities.
  • Inevitable impurities include Fe, O, C, N, and Ar, each of which is allowed to be contained in an amount of less than 0.1% by weight.
  • the Al alloy film is preferably formed by a sputtering method using a sputtering target (hereinafter also referred to as “target”). This is because a thin film having excellent in-plane uniformity of components and film thickness can be easily formed as compared with a thin film formed by ion plating, electron beam vapor deposition or vacuum vapor deposition.
  • the Al alloy sputtering target having the same composition as that of the desired Al alloy film is used as the target, There is no fear, and an Al alloy film having a desired component composition can be formed.
  • the present invention also includes a sputtering target having the same composition as the Al alloy film described above within the scope of the present invention.
  • a sputtering target having the same composition as the Al alloy film described above within the scope of the present invention.
  • at least one element (X group element) selected from the group (X group) consisting of Ta, Nb, Re, Zr, W, Mo, V, Hf, Ti, Cr, and Pt is used as the target.
  • X group element selected from the group (X group) consisting of Ta, Nb, Re, Zr, W, Mo, V, Hf, Ti, Cr, and Pt is used as the target.
  • X group element selected from the group (X group) consisting of Ta, Nb, Re, Zr, W, Mo, V, Hf, Ti, Cr, and Pt
  • the target In addition to 0.1 to 5 atomic%, Si and / or Ge 0.1 to 3 atomic%, the balance being Al and inevitable impurities, and further Ni and / or Co
  • the shape of the target includes a shape processed into an arbitrary shape (a square plate shape, a circular plate shape, a donut plate shape, a cylindrical shape, etc.) according to the shape and structure of the sputtering apparatus.
  • a method for producing the above target a method of producing an ingot made of an Al-based alloy by a melt casting method, a powder sintering method, or a spray forming method, or a preform made of an Al-based alloy (the final dense body is prepared)
  • Examples thereof include a method obtained by producing an intermediate before being obtained) and then densifying the preform by a densification means.
  • the present invention includes a semiconductor device provided with the Al alloy film. If the Al alloy film of the present invention is used for an electrode of this semiconductor device, particularly a semiconductor element, more particularly an electrode of an semiconductor element or an electric wiring (for example, an emitter electrode in the above-described IGBT), the above effect can be sufficiently exerted. be able to.
  • the Al alloy film of the present invention may be connected to a Si substrate, a SiC substrate, or a GaN substrate in a semiconductor device (particularly a semiconductor element).
  • the Al alloy film and the substrate may be directly connected, or between the Al alloy film and the substrate, an interlayer insulating film layer such as silicon oxide or silicon nitride, and / or Si, SiC.
  • an interlayer insulating film layer such as silicon oxide or silicon nitride, and / or Si, SiC.
  • a semiconductor structure having at least the Al alloy film for a semiconductor device on a substrate wherein the substrate (for example, a Si substrate, a SiC substrate, or a GaN substrate) and the Al alloy film are in direct contact with each other. Even if it is, the interdiffusion of atoms between the substrate and the Al alloy film is suppressed, and excellent semiconductor characteristics are exhibited.
  • the Al alloy film for a semiconductor device of the present invention may be subjected to high temperature heat treatment at 450 to 600 ° C. As described above, since the Al alloy film for a semiconductor device of the present invention is excellent in heat resistance, generation of hillocks is suppressed even when exposed to the high temperature.
  • the semiconductor device and the semiconductor element provided with the Al alloy film for a semiconductor device of the present invention can be manufactured by a conventional method except that the heat treatment at the high temperature described above can be performed.
  • Al alloy targets having various compositions prepared by a vacuum melting method were used as sputtering targets.
  • the content of each alloy element in various Al alloy films used in the examples was determined by an ICP emission analysis (inductively coupled plasma emission analysis) method.
  • the Al alloy film formed as described above was subjected to the following heat treatment, and then the heat resistance, the electrical resistivity of the Al alloy film, and the maximum particle size of the Al matrix were measured. Details are shown below.
  • no. 1-4 are conventional Al—Si or Al alloy films made of Al—Nd and Al—Ta, which are said to have high heat resistance.
  • the first heat treatment was performed at a high temperature.
  • the maximum particle size of the Al matrix after heat treatment was large, and hillocks were excessively generated beyond the specified range.
  • no. Nos. 5 to 66 satisfy the requirements of the present invention, and even after the second heat treatment, the maximum particle size of the Al matrix is small, the occurrence of hillocks can be suppressed, and further, the electrical resistivity can be reduced. It was.
  • FIGS. 2A to 2D are views after the first heat treatment is performed on the Al alloy film of the present invention
  • FIG. 2A is a heat treatment condition at 450 ° C. for 30 minutes
  • FIG. b is a heat treatment condition at 500 ° C. for 30 minutes
  • FIG. 2C is a heat treatment condition at 550 ° C. for 30 minutes
  • FIG. 2D is a heat treatment condition at 600 ° C. for 30 minutes
  • FIGS. 2 (a) to 2 (d) are each after the second heat treatment at 500 ° C. for 30 minutes.
  • FIG. 2A is a heat treatment condition at 450 ° C. for 30 minutes
  • FIG. b is a heat treatment condition at 500 ° C. for 30 minutes
  • FIG. 2C is a heat treatment condition at 550 ° C. for 30 minutes
  • FIG. 2D is a heat treatment condition at 600 ° C. for 30 minutes
  • FIGS. 2 (a) to 2 (d) are each after the second heat treatment at 500 °
  • the Al alloy film of the present invention has an Al matrix crystal grain after the first heat treatment at any heating temperature (450 ° C., 500 ° C., 550 ° C., 600 ° C.). Even after the heat treatment at 500 ° C. for 30 minutes as the second heat treatment, the crystal grain size of the Al matrix is almost the same as that after the first heat treatment, and the crystal grains of the Al matrix remain small. It was.
  • the Al alloy film corresponding to the comparative example was subjected to a heat treatment for 30 minutes at 500 ° C. as the first heat treatment. It became coarse.
  • Al alloy targets having various compositions prepared by a vacuum melting method were used as sputtering targets.
  • the content of each alloy element in various Al alloy films used in the examples was determined by an ICP emission analysis (inductively coupled plasma emission analysis) method.
  • the Al alloy film formed as described above was subjected to the following heat treatment, and then the heat resistance, the electrical resistivity of the Al alloy film, and the maximum particle size of the Al matrix were measured. Details are shown below.
  • (1) Heat resistance after heat treatment The heat treatment applied to the wiring material in the manufacturing process of the semiconductor element in an inert gas (N 2 ) atmosphere is simulated for the Al alloy film after the film formation. As shown in Table 5, a heat treatment (first heat treatment) that is held at 450 ° C., 500 ° C., 550 ° C., and 600 ° C. for 30 minutes is performed, and then the heat treatment that is applied in the actual use environment is simulated. 4 and Table 5 were repeatedly subjected to heat treatment for 5 hours at 300 ° C. (second heat treatment, heating pattern 2, and some samples were heat-treated 10 times or 30 times) did).
  • first heat treatment that is held at 450 ° C., 500 ° C., 550 ° C., and 600 ° C. for 30 minutes is performed, and then the heat treatment that is applied in the actual use environment is simulated.
  • 4 and Table 5 were repeatedly subjected to heat treatment for 5 hours at 300 ° C. (second heat treatment, heating pattern 2, and some samples were heat-treated
  • the surface properties of the Al alloy film after the heat treatment were observed with an optical microscope (magnification: 500 times), and the density of hillocks (pieces / m 2 ) was measured. In this measurement, hillocks with a diameter of 0.1 ⁇ m or more were targeted.
  • the surface of the Al alloy film after the heat treatment was observed with a flat TEM (transmission electron microscope, magnification 150,000 times). Observation is performed at an arbitrary location of each sample, and three visual fields (one visual field is 1.2 ⁇ m ⁇ 1.6 ⁇ m), and the maximum value of the Al matrix particle diameter (circle equivalent diameter) observed in the three visual fields is set to the maximum particle diameter. It was.
  • Al alloy targets having various compositions prepared by a vacuum melting method were used as sputtering targets.
  • the content of each alloy element in various Al alloy films used in the examples was determined by an ICP emission analysis (inductively coupled plasma emission analysis) method.
  • Example 6 After the heat treatment was applied to the Al alloy film formed as described above in the same manner as in Example 2 (in Example 3, the number of repetitions of the second heat treatment is 5 times as shown in Table 6). ), Heat resistance, electrical resistivity of Al alloy film, and maximum particle size of Al matrix. The results are shown in Table 6.
  • the first heat treatment had a holding time of 30 minutes at any temperature, but similar results were obtained even when this holding time was 200 minutes.
  • the Al alloy film is excellent in heat resistance (particularly high temperature heat resistance), for example, in the manufacturing process of an IGBT provided with this as an electrode / electric wiring of a semiconductor element, the ion activity of the collector layer Heat treatment for crystallization can be performed at a high temperature. Further, even in the case of repeated exposure to a temperature of about 250 to 350 ° C. in an actual use environment, the deterioration of characteristics can be suppressed. Furthermore, it is possible to realize an Al alloy film that has a low electrical resistivity and can be thinned. As a result, it is possible to realize a power semiconductor element having improved characteristics with the Al alloy film, and a semiconductor device such as IGBT having excellent characteristics with the semiconductor element.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Thermal Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

　高温下に曝された場合であっても、ヒロックの発生が抑制されて耐熱性に優れ、かつ膜自体の電気抵抗率が低く抑えられた半導体装置用Ａｌ合金膜を提供する。本発明は、５００℃で３０分間保持する加熱処理を行った後に下記（ａ）～（ｃ）を全て満たし、かつ膜厚が５００ｎｍ～５μｍであることを特徴とする半導体装置用Ａｌ合金膜に関する：（ａ）Ａｌマトリックスの最大粒径が８００ｎｍ以下、（ｂ）ヒロック密度が１×１０９個／ｍ２未満、（ｃ）電気抵抗率が１０μΩｃｍ以下。

Description

半導体装置用Ａｌ合金膜
　本発明は、半導体装置用Ａｌ合金膜に関するものであり、例えば半導体装置における半導体素子、特には半導体素子の例えば電極や電気配線に用いられるＡｌ合金膜に関するものである。
　近年、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）やパワーＭＯＳＦＥＴ（パワーＭＯＳ型電界効果トランジスタ）などの、絶縁ゲート（ＭＯＳ）型の半導体装置が大電力を制御するパワーデバイスとして普及している。
　図１を参照しながら一般的なＩＧＢＴの構成を説明する。ｐ型のコレクタ層にはコレクタ電極が接続されている。コレクタ層の上にｎ型のベース層が形成されている。ｎ型のベース層の上部にはｐ型のボディー領域が形成され、その内部にｎ型のエミッタ層が形成されている。２つのエミッタ層間にあるｎ型のベース層の領域がチャネル領域であり、そのチャネル領域上には、ゲート絶縁膜およびゲート電極が形成されている。また、エミッタ層の上部にはエミッタ電極が形成されている。一般的にこれらのｎ型領域やｐ型領域は、Ｓｉなどからなる基板にＰやＢが元々含まれるか、領域ごとに決められたドーズ量、加速電圧、注入角度にてＰやＡｓ、Ｂをイオン注入した後に、領域ごとに決められた温度、時間で活性化の熱処理を行うことで形成される。
　ＩＧＢＴのエミッタ電極上面には金属製のワイヤーやリボンが接続され、これらを通して外部端子に接続されている。コレクタ電極は回路基板などに半田層を介して直接固定し接続されている。
　チャネル領域がｐ型のＩＧＢＴでは、エミッタ電極に負のバイアス、裏面電極に正のバイアスを印加するのと並行し、ゲート電極に正のバイアスを印加することで、チャネル領域に反転層が形成され、エミッタ層とｎ型ベース層が反転層で接続されて電流が流れる。この電流はコレクタ電極に流れる。
　上記エミッタ電極等には、例えば純ＡｌやＡｌ－Ｓｉ合金等のＡｌ系膜が用いられている。
　ところで上記ＩＧＢＴの製造プロセスでは、エミッタ電極を形成後、基板の裏面よりコレクタ層のイオン注入を行う。次いで、４５０℃以下の熱処理を行うことによって注入されたイオンの活性化を図る。よって、上記エミッタ電極等には熱処理による熱応力が加わる。また、ＩＧＢＴは実使用環境において、約２５０～３５０℃に繰り返し曝される場合があるが、この場合も、上記電極等に熱応力が加わる。
　しかしながら、製造プロセス時の熱処理温度が例えば約４５０℃より高くなる場合や、実使用環境において２００～３５０℃程度の高温に繰り返し曝される場合、上記電極等を構成するＡｌ系膜には、ヒロックと呼ばれる突起状の形状異常が生じたり、合金添加元素の異常析出や、接触する薄膜間で原子の相互拡散が生じ、薄膜自体が劣化する。よってこれまでは、高々４５０℃以下での熱処理しか行えず、実使用温度も低温にせざるを得なかった。
　例えば特許文献１には、コレクタ層を活性化する目的で８００～９５０℃の熱処理を施すことが記載されているが、この様な高温での熱処理は、配線膜の形成前に限られている。配線膜を成膜した状態では、４５０℃程度の熱処理しか施されておらず、より高温で熱処理することについては記載されていない。また、実使用環境時の耐熱性については全く評価されていない。
日本国特開２００７－２４２６９９号公報
　上述したように、Ａｌ系膜を形成した状態でコレクタ層活性化のための熱処理を行う場合、熱処理温度を高くすると、熱応力によりＡｌ系膜に突起状の形状異常（ヒロック）が発生するなどの問題が生じる。しかし熱処理温度を比較的低めにすると、コレクタ層の活性化に２時間程度と長時間を要したり、活性化が不十分となるリスクがある。
　そこで従来は、上記Ａｌ系膜の膜厚を厚くし、かつ熱処理温度の上限をせいぜい４５０℃程度にしていた。しかし昨今、ＩＧＢＴなどのパワー半導体素子の特性向上が強く要求されており、より高温で熱処理してコレクタ層を十分活性化する等の必要性があることから、上記Ａｌ系膜として、熱処理温度の高温化に耐えうるものが求められている。
　また上述した通り、半導体素子の使用環境や動作環境によっては、断続的に３５０℃程度までの熱がＡｌ系膜に加わることもあるが、この様な熱負荷に対しても優れた耐熱性を発揮するＡｌ系膜が求められている。
　更にＡｌ系膜には、耐熱性の他に低い電気抵抗率が要求される。Ａｌ系膜に含まれる合金元素の添加量が多くなると、Ａｌ系膜自体の電気抵抗率が増加してしまうため、半導体装置の製造工程で熱履歴を受けるなかで、電気抵抗率が十分に低減されることも求められている。
　また従来では、上述した通り耐熱性確保の観点からＡｌ系膜を厚くする必要があったが、成膜の効率が悪くかつ材料コストがかかるため、Ａｌ系膜の薄膜化も求められている。
　本発明は上記事情に鑑みてなされたものであり、その目的は、半導体装置の製造工程で高温下に曝された場合や、実使用環境下で繰り返し加熱された場合であっても、ヒロックの発生が抑制されて耐熱性に優れ、かつ膜自体の電気抵抗率が低く抑えられ、更には薄膜化を図ることのできる半導体装置用Ａｌ合金膜を実現することにある。
　また本発明は、更に、上記Ａｌ合金膜を備えた半導体装置（具体的には、例えば半導体素子、より具体的には、半導体素子の例えば電極や電気配線）、および上記Ａｌ合金膜を形成するためのスパッタリングターゲットを提供することを目的とするものである。
　本発明は、以下の半導体装置用Ａｌ合金膜、スパッタリングターゲット、半導体装置、半導体素子、半導体素子の電極、半導体素子の電気配線、及び半導体構造を提供する。
　（１）５００℃で３０分間保持する加熱処理を行った後に下記（ａ）～（ｃ）を全て満たし、かつ膜厚が５００ｎｍ～５μｍであることを特徴とする半導体装置用Ａｌ合金膜。
　（ａ）Ａｌマトリックスの最大粒径が８００ｎｍ以下
　（ｂ）ヒロック密度が１×１０９個／ｍ２未満
　（ｃ）電気抵抗率が１０μΩｃｍ以下。
　（２）３００℃で５時間保持する加熱処理を５回繰り返し行った後に下記（ａ）～（ｃ）を全て満たし、かつ膜厚が５００ｎｍ～５μｍであることを特徴とする半導体装置用Ａｌ合金膜。
　（ａ）Ａｌマトリックスの最大粒径が８００ｎｍ以下
　（ｂ）ヒロック密度が１×１０９個／ｍ２未満
　（ｃ）電気抵抗率が１０μΩｃｍ以下。
　（３）金属成分として、Ｔａ、Ｎｂ、Ｒｅ、Ｚｒ、Ｗ、Ｍｏ、Ｖ、Ｈｆ、Ｔｉ、ＣｒおよびＰｔよりなる群（Ｘ群）から選択される少なくとも一種の元素（Ｘ群元素）と、ＳｉおよびＧｅのうち少なくとも一つとを含む（１）または（２）に記載の半導体装置用Ａｌ合金膜。
　（４）更に、ＮｉおよびＣｏのうち少なくとも一つを含む（３）に記載の半導体装置用Ａｌ合金膜。
　（５）更に、Ｃｕを含む（３）または（４）に記載の半導体装置用Ａｌ合金膜。
　（６）前記Ｘ群元素の含有量は、０．１～５原子％である（３）～（５）のいずれか一つに記載の半導体装置用Ａｌ合金膜。
　（７）前記ＳｉおよびＧｅのうち少なくとも一つの含有量は、０．１～３原子％である（３）～（６）のいずれか一つに記載の半導体装置用Ａｌ合金膜。
　（８）前記ＮｉおよびＣｏのうち少なくとも一つの含有量は、０．１～３原子％である（４）～（７）のいずれか一つに記載の半導体装置用Ａｌ合金膜。
　（９）前記Ｃｕの含有量は、０．１～２原子％である（５）～（８）のいずれか一つに記載の半導体装置用Ａｌ合金膜。
　（１０）（１）～（９）のいずれか一つに記載の半導体装置用Ａｌ合金膜を形成するためのスパッタリングターゲットであって、
　Ｔａ、Ｎｂ、Ｒｅ、Ｚｒ、Ｗ、Ｍｏ、Ｖ、Ｈｆ、Ｔｉ、ＣｒおよびＰｔよりなる群（Ｘ群）から選択される少なくとも一種の元素（Ｘ群元素）を０．１～５原子％含むと共に、
　ＳｉおよびＧｅのうち少なくとも一つを０．１～３原子％含むことを特徴とするスパッタリングターゲット。
　（１１）更に、ＮｉおよびＣｏのうち少なくとも一つを０．１～３原子％含むものである（１０）に記載のスパッタリングターゲット。
　（１２）更に、Ｃｕを０．１～２原子％含むものである（１０）または（１１）に記載のスパッタリングターゲット。
　（１３）残部がＡｌおよび不可避不純物である（１０）～（１２）のいずれか一つに記載のスパッタリングターゲット。
　（１４）（１）～（９）のいずれか一つに記載の半導体装置用Ａｌ合金膜を備えた半導体装置。
　（１５）（１）～（９）のいずれか一つに記載の半導体装置用Ａｌ合金膜を備えた半導体素子。
　（１６）（１）～（９）のいずれか一つに記載の半導体装置用Ａｌ合金膜からなる半導体素子の電極。
　（１７）（１）～（９）のいずれか一つに記載の半導体装置用Ａｌ合金膜からなる半導体素子の電気配線。
　（１８）基板上に少なくとも、（１）～（９）のいずれか一つに記載の半導体装置用Ａｌ合金膜を備えた半導体構造であって、
　前記基板と前記Ａｌ合金膜が直接接触していることを特徴とする半導体構造。
　（１９）前記基板は、Ｓｉ基板、ＳｉＣ基板、またはＧａＮ基板である（１８）に記載の半導体構造。
　本発明によれば、Ａｌ合金膜の耐熱性（特に高温耐熱性）に優れているため、これを例えば半導体素子の電極・電気配線として備えた、例えばＩＧＢＴの製造プロセスにおいて、コレクタ層のイオン活性化等のための熱処理を高温で行うことができる。また、実使用環境において、約２５０～３５０℃の温度に繰り返し曝された場合であっても、特性の劣化を抑えることができる。更には、電気抵抗率が小さく、かつ薄膜化を図ることのできるＡｌ合金膜を実現できる。その結果、上記Ａｌ合金膜を備えて特性の向上したパワー半導体素子、またこの半導体素子を備えて優れた特性を発揮する上記ＩＧＢＴ等の半導体装置を実現することができる。
図１は、一般的なＩＧＢＴの構成を示す概略断面図である。 図２（ａ）～（ｉ）は、熱処理条件とＡｌ合金膜におけるＡｌマトリックスの結晶粒径との関係を模式的に示した説明図である。図２（ａ）～（ｄ）は、本発明のＡｌ合金膜に対して、１回目の熱処理を施した後のもので（図２（ａ）は４５０℃３０分の熱処理条件、図２（ｂ）は５００℃３０分の熱処理条件、図２（ｃ）は５５０℃３０分の熱処理条件、図２（ｄ）は６００℃３０分の熱処理条件）、図２（ｅ）～（ｈ）は、図２（ａ）～（ｄ）のものを、それぞれ、５００℃３０分の条件で２回目の熱処理を施した後のものである。図２（ｉ）は、比較例に相当するＡｌ合金膜に対して、５００℃３０分の条件で熱処理を施した後のものである。
　本発明者らは、前記課題を解決するために鋭意研究を重ねた。その結果、Ａｌ合金膜として、本発明で規定する条件（特には、Ａｌマトリックスの最大粒径を８００ｎｍ以下）を満たすようにすれば、半導体素子の製造工程で高温熱処理を受けたり、実使用環境において繰り返し熱処理を受けた後であっても、驚くべきことに、ヒロック密度が１×１０９個／ｍ２未満に抑えられて優れた耐熱性を発揮し、かつ電気抵抗率が１０μΩｃｍ以下に抑えられることを見出した。以下、本発明について詳述する。
　本発明のＡｌ合金膜は、膜厚が５００ｎｍ～５μｍであって、かつ５００℃で３０分間保持する加熱処理（以下「加熱パターン１」ということがある）を行った後に、下記（ａ）～（ｃ）を全て満たすところに特徴を有する。
　（ａ）Ａｌマトリックスの最大粒径が８００ｎｍ以下
　（ｂ）ヒロック密度が１×１０９個／ｍ２未満
　（ｃ）電気抵抗率が１０μΩｃｍ以下
　本発明のＡｌ合金膜は、前記加熱パターン１（５００℃で３０分間保持する加熱処理）の前の熱処理の有無や、この加熱パターン１の前に施された熱処理の条件によらず、上記（ａ）～（ｃ）を全て満たすものである。よって本発明のＡｌ合金膜は、半導体装置の製造工程で４５０～６００℃の高温に曝され、その後更に、前記加熱パターン１の加熱処理が施された場合であっても、上記（ａ）～（ｃ）を全て満たす。
　尚、上記加熱パターン１の加熱雰囲気は、不活性ガス（Ｎ２）雰囲気または真空雰囲気である。
　上記（ａ）に示すＡｌマトリックスの最大粒径は、好ましくは７００ｎｍ以下、より好ましくは５００ｎｍ以下である。このＡｌマトリックスの最大粒径は、後述する実施例に示す方法で測定されるものである。
　上記（ｂ）は、Ａｌ合金膜の表面に、加熱により形成されるヒロック（熱応力によりＡｌ合金膜に形成される突起状の形状異常）の密度を規定したものである。本発明においてヒロック密度は、好ましくは５×１０８個／ｍ２未満であり、より好ましくは１×１０８個／ｍ２以下である。このヒロック密度は、後述する実施例に示す方法で測定される。
　上記（ｃ）に示す電気抵抗率は、好ましくは９．０μΩｃｍ以下、より好ましくは８．０μΩｃｍ以下、更に好ましくは７．０μΩｃｍ以下、特に好ましくは６．０μΩｃｍ以下である。この電気抵抗率は、後述する実施例で示す方法で測定される。
　本発明のＡｌ合金膜の膜厚は、５００ｎｍ～５μｍである。成膜の効率や装置の小型化のために薄膜化を図る場合には、４μｍ以下とすることが好ましく、３μｍ以下とすることがより好ましい。尚、より高い耐熱性のＡｌ合金膜を得る観点からは、膜厚を７００ｎｍ以上とすることが好ましく、より好ましくは１μｍ以上である。
　また、本発明の半導体装置用Ａｌ合金膜は、膜厚が５００ｎｍ～５μｍであって、かつ３００℃で５時間保持を５回繰り返す加熱処理（以下「加熱パターン２」ということがある）を行った後に、上記（ａ）～（ｃ）を全て満たす点に特徴を有するものでもある。
　この３００℃で５時間保持を５回繰り返す加熱処理は、実使用環境を想定したものである。本発明のＡｌ合金膜は、前記加熱パターン２（３００℃で５時間保持を５回繰り返す加熱処理）の前の熱処理の有無や、この加熱パターン２の前に施された熱処理の条件によらず、上記（ａ）～（ｃ）を全て満たすものである。よって本発明のＡｌ合金膜は、半導体装置の製造工程で４５０～６００℃の高温にさらされ、その後更に、前記加熱パターン２の加熱処理が施された場合であっても、上記（ａ）～（ｃ）を全て満たす。
　尚、上記加熱パターン２の加熱雰囲気は、不活性ガス（Ｎ２）雰囲気または真空雰囲気である。
　この加熱パターン２を施したＡｌ合金膜に関する上記（ａ）～（ｃ）および膜厚の詳細は、前記加熱パターン１の場合と同じである。
　前記Ａｌ合金膜を得るには、下記成分組成のＡｌ合金膜とすることが推奨される。即ち、金属成分として、Ｔａ、Ｎｂ、Ｒｅ、Ｚｒ、Ｗ、Ｍｏ、Ｖ、Ｈｆ、Ｔｉ、ＣｒおよびＰｔよりなる群（Ｘ群）から選択される少なくとも一種の元素（Ｘ群元素）と、Ｓｉおよび／またはＧｅとを含むＡｌ－Ｘ群元素－Ｓｉおよび／またはＧｅ合金膜とすることが推奨される。
　ここで、上記Ｘ群の元素（Ｘ群元素）は、融点が概ね１６００℃以上の高融点金属から構成されており、高温下の耐熱性向上に寄与する元素である。これらの元素は、単独で添加しても良いし、２種以上を併用しても良い。
　上記Ｘ群元素の含有量（単独で含有する場合は単独の量であり、２種以上を併用するときは合計量である。）は、０．１～５原子％であることが好ましい。Ｘ群元素の含有量が０．１原子％未満では、上記作用が有効に発揮されないため、Ｘ群元素の含有量の好ましい下限を０．１原子％とした。Ｘ群元素の含有量は、より好ましくは０．２原子％以上、更に好ましくは０．３原子％以上である。一方、Ｘ群元素の含有量が５原子％を超えると、Ａｌ合金膜の電気抵抗率が高くなり過ぎるほか、配線加工時に残渣が発生し易くなるなどの問題が生じるため、Ｘ群元素の含有量の好ましい上限を５原子％とした。Ｘ群元素の含有量は、より好ましくは３．０原子％以下であり、更に好ましくは２．０原子％以下である。
　また、上記Ｓｉおよび／またはＧｅは、上記Ｘ群元素と複合添加することによって高温耐熱性向上に寄与する元素である。更に、Ａｌ合金膜とＳｉ基板等との間の原子の相互拡散を抑制するといった上記Ｘ群元素にはない作用も有している。
　Ｓｉおよび／またはＧｅによる上記作用を有効に発揮させるためには、Ｓｉおよび／またはＧｅ（単独で含有する場合は単独の量であり、２種を併用するときは合計量である。）は０．１～３原子％であることが好ましい。Ｓｉおよび／またはＧｅの含有量が０．１原子％未満であると、耐熱性向上に寄与せず、拡散抑制効果が有効に発揮されないため、Ｓｉおよび／またはＧｅの含有量の好ましい下限を０．１原子％とした。Ｓｉおよび／またはＧｅの含有量は、より好ましくは０．３原子％以上、更に好ましくは０．５原子％以上である。一方、３原子％を超えると、Ａｌ合金膜自体の電気抵抗率が高くなり過ぎ、配線加工時に残渣が発生し易くなるなどの問題があるため、Ｓｉおよび／またはＧｅの含有量の好ましい上限を３原子％とした。Ｓｉおよび／またはＧｅの含有量は、より好ましくは２．５原子％以下であり、更に好ましくは２．０原子％以下である。
　また本発明のＡｌ合金膜は、上述したＸ群元素、ならびに、Ｓｉおよび／またはＧｅの他に、Ｎｉおよび／またはＣｏや、Ｃｕを含有していてもよい。
　Ｎｉおよび／またはＣｏは、更なる耐熱性の向上を可能にする元素である。これらは単独で添加しても良いし、両方を添加しても良い。このような作用を有効に発揮させるためには、Ｎｉおよび／またはＣｏの含有量（単独の場合は単独の含有量であり、両方を含有する場合は合計量である）を０．１～３原子％とすることが好ましい。上記元素の含有量が０．１原子％未満の場合、所望の効果が得られないため、好ましい下限値を０．１原子％とした。一方、Ｎｉおよび／またはＣｏの含有量が３原子％を超えると、Ａｌ合金膜の電気抵抗率が高まる。上記元素のより好ましい上限値は１．０原子％であり、更に好ましい上限値は０．６原子％である。
　Ｃｕも、更なる耐熱性の向上を可能にする元素である。このような作用を有効に発揮させるためには、Ｃｕの含有量を０．１～２原子％とすることが好ましい。Ｃｕの含有量が０．１原子％未満の場合、上記効果を発揮させることが困難になるため、好ましい下限値を０．１原子％とした。より好ましい下限値は０．３原子％であり、更に好ましい下限値は０．５原子％である。一方、Ｃｕの含有量が２原子％を超えると、Ａｌ合金膜の電気抵抗率が高まる。上記元素のより好ましい上限値は１．５原子％であり、更に好ましい上限値は１．０原子％である。
　本発明のＡｌ合金膜として、上記Ｘ群元素と、Ｓｉおよび／またはＧｅとを含有し、残部がＡｌおよび不可避的不純物のものや、上記Ｘ群元素と、Ｓｉおよび／またはＧｅと、Ｎｉおよび／またはＣｏや、Ｃｕを含有し、残部がＡｌおよび不可避的不純物のものが挙げられる。
　不可避的不純物としては、Ｆｅ、Ｏ、Ｃ、Ｎ、Ａｒが挙げられ、それぞれ、０．１重量％未満含まれることが許容される。
　上記Ａｌ合金膜は、スパッタリング法にてスパッタリングターゲット（以下「ターゲット」ということがある）を用いて形成することが望ましい。イオンプレーティング法や電子ビーム蒸着法、真空蒸着法で形成された薄膜よりも、成分や膜厚の膜面内均一性に優れた薄膜を容易に形成できるからである。
　また、上記スパッタリング法で上記Ａｌ合金膜を形成するには、上記ターゲットとして、前述した元素を含むものであって、所望のＡｌ合金膜と同一組成のＡｌ合金スパッタリングターゲットを用いれば、組成ズレの恐れがなく、所望の成分組成のＡｌ合金膜を形成することができるのでよい。
　本発明には、前述したＡｌ合金膜と同じ組成のスパッタリングターゲットも本発明の範囲内に包含される。詳細には、上記ターゲットとして、Ｔａ、Ｎｂ、Ｒｅ、Ｚｒ、Ｗ、Ｍｏ、Ｖ、Ｈｆ、Ｔｉ、ＣｒおよびＰｔよりなる群（Ｘ群）から選択される少なくとも一種の元素（Ｘ群元素）を０．１～５原子％含むと共に、Ｓｉおよび／またはＧｅを０．１～３原子％含み、残部がＡｌおよび不可避的不純物であるターゲットのほか、更に、Ｎｉおよび／またはＣｏを０．１～３原子％や、Ｃｕを０．１～２原子％含み、残部がＡｌおよび不可避的不純物であるターゲットが含まれる。
　不可避的不純物としては、Ｆｅ、Ｏ、Ｃ、Ｎ、Ａｒが挙げられ、それぞれ、０．１重量％未満含まれることが許容される。
　上記ターゲットの形状は、スパッタリング装置の形状や構造に応じて任意の形状（角型プレート状、円形プレート状、ドーナツプレート状、円筒状など）に加工したものが含まれる。
　上記ターゲットの製造方法としては、溶解鋳造法や粉末焼結法、スプレイフォーミング法で、Ａｌ基合金からなるインゴットを製造して得る方法や、Ａｌ基合金からなるプリフォーム（最終的な緻密体を得る前の中間体）を製造した後、該プリフォームを緻密化手段により緻密化して得られる方法が挙げられる。
　本発明には、上記Ａｌ合金膜を備えた半導体装置も包含される。本発明のＡｌ合金膜を、この半導体装置の、特には半導体素子、更に特には半導体素子の電極や電気配線（例えば、前述したＩＧＢＴにおけるエミッタ電極等）に用いれば、上記効果を十分に発揮させることができる。
　本発明のＡｌ合金膜は、半導体装置（特に半導体素子）においてＳｉ基板、ＳｉＣ基板、またはＧａＮ基板と接続される場合がある。この場合、前記Ａｌ合金膜と前記基板とは直接接続されていてもよいし、前記Ａｌ合金膜と前記基板の間に、酸化シリコンや窒化シリコンなどの層間絶縁膜層、および／またはＳｉ、ＳｉＣ、ＧａＮなどからなる薄膜半導体層が形成されている部分が存在してもよい。
　本発明においては、基板上に少なくとも、前記半導体装置用Ａｌ合金膜を備えた半導体構造であって、前記基板（例えばＳｉ基板、ＳｉＣ基板、またはＧａＮ基板）と前記Ａｌ合金膜が直接接触している場合であっても、該基板とＡｌ合金膜との間の原子の相互拡散が抑えられて、優れた半導体特性を発揮する。
　本発明の半導体装置（例えばＩＧＢＴにおける、特に半導体素子）の製造工程では、本発明の半導体装置用Ａｌ合金膜を形成後、このＡｌ合金膜に４５０～６００℃の高温熱処理が加わってもよい。上述した通り、本発明の半導体装置用Ａｌ合金膜は、耐熱性に優れているため、上記高温に曝された場合であってもヒロックの発生が抑制される。
　本発明の半導体装置用Ａｌ合金膜を備えた半導体装置や半導体素子は、上述した高温での熱処理を行い得ること以外は、通常行われている方法で製造することができる。
　以下、実施例を挙げて本発明をより具体的に説明するが、本発明はもとより下記実施例によって制限を受けるものではなく、前・後記の趣旨に適合し得る範囲で適当に変更を加えて実施することも勿論可能であり、それらはいずれも本発明の技術的範囲に包含される。
　（実施例１）
　表１および表２に示す種々の合金組成のＡｌ合金膜（膜厚＝５００ｎｍ）を、ＤＣマグネトロン・スパッタ法にて、雰囲気ガス＝アルゴン、圧力＝２ｍＴｏｒｒ、基板温度＝２５℃（室温）の条件で成膜した。基板として、単結晶シリコン基板（面方位１００)を使用した（基板のサイズは直径４インチである）。
　尚、上記種々の合金組成のＡｌ合金膜の形成には、真空溶解法で作製した種々の組成のＡｌ合金ターゲットをスパッタリングターゲットとして用いた。
　また実施例で用いた種々のＡｌ合金膜における各合金元素の含有量は、ＩＣＰ発光分析（誘導結合プラズマ発光分析）法によって求めた。
　上記のようにして成膜したＡｌ合金膜に対し、下記に示す加熱処理を施した後に、耐熱性、Ａｌ合金膜の電気抵抗率、Ａｌマトリックスの最大粒径を測定した。詳細について以下に示す。
　（１）加熱処理後の耐熱性
　成膜後のＡｌ合金膜に対し、不活性ガス（Ｎ２）雰囲気下にて、表１および表２に示す通り、半導体素子の製造工程で配線材料に加わる熱処理を模擬して、４５０℃、５００℃、５５０℃、６００℃の各温度で３０分間保持する加熱処理（１回目の熱処理）を行い、次いで表１および表２に示す通り５００℃で３０分間保持する加熱処理（２回目の熱処理、加熱パターン１）を行った。そして、加熱処理後のＡｌ合金膜の表面性状を光学顕微鏡（倍率：５００倍）で観察し、ヒロック密度（個／ｍ２）を測定した。尚、この測定では、直径０．１μｍ以上のヒロックを対象とした。
　そして、表３に示す判断基準により耐熱性を評価した。本実施例では◎、○および△を合格とした。その結果を表１および表２に示す。
　（２）加熱処理後のＡｌ合金膜の電気抵抗率（配線抵抗）
　成膜後のＡｌ合金膜に１０μｍ幅のラインアンドスペースパターンを形成したものに対し、不活性ガス（Ｎ２）雰囲気下にて、表１および表２に示す通り、半導体素子の製造工程で配線材料に加わる熱処理を模擬して、４５０℃、５００℃、５５０℃、６００℃の各温度で３０分間保持する加熱処理（１回目の熱処理）を行い、次いで表１および表２に示す通り５００℃で３０分間保持する加熱処理（２回目の熱処理、加熱パターン１）を行ってから、４端子法で電気抵抗率を測定した。
　そして、表３に示す判断基準により電気抵抗率を評価した。本実施例では◎、○および△を合格とした。その結果を表１および表２に示す。
　（３）加熱処理後のＡｌマトリックスの最大粒径
　成膜後のＡｌ合金膜に対し、不活性ガス（Ｎ２）雰囲気下にて、表１および表２に示す通り、半導体素子の製造工程で配線材料に加わる熱処理を模擬して、４５０℃、５００℃、５５０℃、６００℃の各温度で３０分間保持する加熱処理（１回目の熱処理）を行い、次いで５００℃で３０分間保持する加熱処理（２回目の熱処理）を行った。そして加熱処理後のＡｌ合金膜の表面を、平面ＴＥＭ（透過電子顕微鏡、倍率１５万倍）で観察した。観察は、各サンプルの任意の場所において、３視野（一視野は１．２μｍ×１．６μｍ）行い、３視野中に観察されるＡｌマトリックス粒径（円相当直径）の最大値を最大粒径とした。
　そして、表３に記載の判断基準により粒径を評価し、本実施例では◎、○および△を合格とした。その結果を表１および表２に示す。
Figure JPOXMLDOC01-appb-T000001
Figure JPOXMLDOC01-appb-T000002
Figure JPOXMLDOC01-appb-T000003
　表１および表２より次のように考察できる。即ち、Ｎｏ．１～４は、従来のＡｌ－Ｓｉまたは耐熱性が高いといわれているＡｌ－Ｎｄ、Ａｌ－ＴａからなるＡｌ合金膜であるが、これらの例では、特に１回目の熱処理を高温で行ったときに、熱処理を施した後のＡｌマトリックスの最大粒径が大きく、ヒロックが規定範囲を超えて過剰に発生した。これに対し、Ｎｏ．５～６６は本発明の要件を満たすものであり、２回目の加熱処理後も、Ａｌマトリックスの最大粒径は小さく、またヒロックの発生も抑えられ、更には電気抵抗率の小さいものが得られた。
　また、熱処理条件とＡｌマトリックスの結晶粒径の関係について、実施例１で得られた結果の傾向を図２（ａ）～（ｉ）に示す。図２（ａ）～（ｄ）は、本発明のＡｌ合金膜に対して、１回目の熱処理を施した後のもので（図２（ａ）は４５０℃３０分の熱処理条件、図２（ｂ）は５００℃３０分の熱処理条件、図２（ｃ）は５５０℃３０分の熱処理条件、図２（ｄ）は６００℃３０分の熱処理条件）、図２（ｅ）～（ｈ）は、図２（ａ）～（ｄ）のものを、それぞれ、５００℃３０分の条件で２回目の熱処理を施した後のものである。図２（ｉ）は、比較例に相当するＡｌ合金膜に対して、５００℃３０分の条件で熱処理を施した後のものである。この図２（ａ）～（ｈ）において、本発明のＡｌ合金膜は、１回目の熱処理後のＡｌマトリックスの結晶粒が、いずれの加熱温度（４５０℃、５００℃、５５０℃、６００℃）においても小さく、かつ２回目の熱処理として５００℃で３０分間の熱処理を施した後も、Ａｌマトリックスの結晶粒径は１回目の熱処理後とほとんど変わらず、Ａｌマトリックスの結晶粒は小さいままであった。これに対し、図２（ｉ）に示すように、比較例に相当するＡｌ合金膜は、１回目の熱処理として５００℃で３０分間加熱保持する熱処理を施したところ、Ａｌマトリックスの結晶粒は著しく粗大化した。
　（実施例２）
　表４および表５に示す種々の合金組成のＡｌ合金膜（膜厚＝５００ｎｍ）を、ＤＣマグネトロン・スパッタ法にて、雰囲気ガス＝アルゴン、圧力＝２ｍＴｏｒｒ、基板温度＝２５℃（室温）の条件で成膜した。基板として、単結晶シリコン基板（面方位１００)を使用した（基板のサイズは直径４インチである）。
　尚、上記種々の合金組成のＡｌ合金膜の形成には、真空溶解法で作製した種々の組成のＡｌ合金ターゲットをスパッタリングターゲットとして用いた。
　また実施例で用いた種々のＡｌ合金膜における各合金元素の含有量は、ＩＣＰ発光分析（誘導結合プラズマ発光分析）法によって求めた。
　上記のようにして成膜したＡｌ合金膜に対し、下記に示す加熱処理を施した後に、耐熱性、Ａｌ合金膜の電気抵抗率、Ａｌマトリックスの最大粒径を測定した。詳細について以下に示す。
　（１）加熱処理後の耐熱性
　成膜後のＡｌ合金膜に対し、不活性ガス（Ｎ２）雰囲気下にて、半導体素子の製造工程で配線材料に加わる熱処理を模擬して、表４および表５に示す通り４５０℃、５００℃、５５０℃、６００℃の各温度で３０分間保持する加熱処理（１回目の熱処理）を行い、次いで、実使用環境時で加わる熱処理を模擬して、表４および表５に示す通り３００℃で５時間保持する加熱処理を５回繰り返し施した（２回目の熱処理、加熱パターン２、一部の試料については、加熱処理の回数を１０回または３０回とした）。そして加熱処理後のＡｌ合金膜の表面性状を光学顕微鏡（倍率：５００倍）で観察し、ヒロックの密度（個／ｍ２）を測定した。尚、この測定では、直径０．１μｍ以上のヒロックを対象とした。
　そして、表３に示す判断基準により耐熱性を評価した。本実施例では◎、○および△を合格とした。その結果を表４および表５に示す。
　（２）加熱処理後のＡｌ合金膜の電気抵抗率（配線抵抗）
　成膜後のＡｌ合金膜に１０μｍ幅のラインアンドスペースパターンを形成したものに対し、不活性ガス（Ｎ２）雰囲気下にて、半導体素子の製造工程で配線材料に加わる熱処理を模擬して、表４および表５に示す通り４５０℃、５００℃、５５０℃、６００℃の各温度で３０分間保持する加熱処理（１回目の熱処理）を行い、次いで、実使用環境時で加わる熱処理を模擬して、表４および表５に示す通り３００℃で５時間保持する加熱処理を５回繰り返し施してから（２回目の熱処理、加熱パターン２、一部の試料については、加熱処理の回数を１０回または３０回とした）、４端子法で電気抵抗率を測定した。
　そして表３に示す判断基準により電気抵抗率を評価した。本実施例では◎、○および△を合格とした。その結果を表４および表５に示す。
　（３）加熱処理後のＡｌマトリックスの最大粒径
　成膜後のＡｌ合金膜に対し、不活性ガス（Ｎ２）雰囲気下にて、半導体素子の製造工程で配線材料に加わる熱処理を模擬して、表４および表５に示す通り４５０℃、５００℃、５５０℃、６００℃の各温度で３０分間保持する加熱処理（１回目の熱処理）を行った後、実使用環境時で加わる熱処理を模擬して、表４および表５に示す通り３００℃で５時間保持する加熱処理を５回繰り返し施した（２回目の熱処理、加熱パターン２、一部の試料については、加熱処理の回数を１０回または３０回とした）。そして加熱処理後のＡｌ合金膜の表面を平面ＴＥＭ（透過電子顕微鏡、倍率１５万倍）で観察した。観察は、各サンプルの任意の場所において、３視野（一視野は１．２μｍ×１．６μｍ）行い、３視野中に観察されるＡｌマトリックス粒径（円相当直径）の最大値を最大粒径とした。
　そして表３に記載の判断基準により粒径を評価し、本実施例では◎、○および△を合格とした。その結果を表４および表５に示す。
Figure JPOXMLDOC01-appb-T000004
Figure JPOXMLDOC01-appb-T000005
　表４および表５より次のように考察できる。即ち、Ｎｏ．１～４は本発明の要件を満たすものでなく、繰り返し熱処理を施した後のＡｌマトリックスの最大粒径は大きく、またヒロックが規定範囲を超えて過剰に発生した。これに対し、Ｎｏ．５～６８は本発明の要件を満たすものであり、２回目の加熱処理後も、Ａｌマトリックスの最大粒径は小さく、ヒロック密度が小さく、かつ電気抵抗率の小さいものが得られた。
　尚、表５において、Ａｌ－０．１Ｎｉ－０．５Ｇｅ－１．０Ｓｉ－０．５Ｔａについては、２回目の熱処理における繰り返し回数を１０回（Ｎｏ．４８）、３０回（Ｎｏ．４９）とした場合についても評価したが、この様に繰り返し回数を増加させた場合も、繰り返し回数が５回の場合と同様に良好な特性を示した。
　（実施例３）
　表６に示す種々の合金組成のＡｌ合金膜を、表６に示す通り膜厚を変えて（膜厚＝６００ｎｍ～４μｍ）、ＤＣマグネトロン・スパッタ法にて、雰囲気ガス＝アルゴン、圧力＝２ｍＴｏｒｒ、基板温度＝２５℃（室温）の条件で成膜した。基板として単結晶シリコン基板（面方位１００)を使用した（基板のサイズは直径４インチである）。
　尚、上記種々の合金組成のＡｌ合金膜の形成には、真空溶解法で作製した種々の組成のＡｌ合金ターゲットをスパッタリングターゲットとして用いた。
　また実施例で用いた種々のＡｌ合金膜における各合金元素の含有量は、ＩＣＰ発光分析（誘導結合プラズマ発光分析）法によって求めた。
　上記のようにして成膜したＡｌ合金膜に対し、実施例２と同様に、熱処理を施した後（実施例３においては、２回目の熱処理の繰り返し回数は表６に示す通りいずれも５回）、耐熱性、Ａｌ合金膜の電気抵抗率、Ａｌマトリックスの最大粒径を測定した。その結果を表６に示す。
　
Figure JPOXMLDOC01-appb-T000006
　表６より次のように考察できる。即ち、Ｎｏ．１～４は本発明の要件を満たすものでなく、熱処理を施した後のＡｌマトリックスの最大粒径が大きく、またヒロックが規定範囲を超えて過剰に発生した。これに対し、Ｎｏ．５～８は本発明の要件を満たすものであり、２回目の加熱処理後も、いずれの膜厚の場合も、Ａｌマトリックスの最大粒径は小さく、ヒロック密度が小さく、かつ電気抵抗率の小さいものが得られた。
　尚、実施例１～３において、１回目の熱処理はいずれの温度についても保持時間が３０分であるが、この保持時間を２００分とした場合であっても同様の結果が得られた。
　本出願を詳細にまた特定の実施態様を参照して説明したが、本発明の精神と範囲を逸脱することなく様々な変更や修正を加えることができることは当業者にとって明らかである。
　本出願は、2011年5月17日出願の日本特許出願（特願2011－110791）に基づくものであり、その内容はここに参照として取り込まれる。
　本発明によれば、Ａｌ合金膜の耐熱性（特に高温耐熱性）に優れているため、これを例えば半導体素子の電極・電気配線として備えた、例えばＩＧＢＴの製造プロセスにおいて、コレクタ層のイオン活性化等のための熱処理を高温で行うことができる。また、実使用環境において、約２５０～３５０℃の温度に繰り返し曝された場合であっても、特性の劣化を抑えることができる。更には、電気抵抗率が小さく、かつ薄膜化を図ることのできるＡｌ合金膜を実現できる。その結果、上記Ａｌ合金膜を備えて特性の向上したパワー半導体素子、またこの半導体素子を備えて優れた特性を発揮する上記ＩＧＢＴ等の半導体装置を実現することができる。

Claims (19)

  1. 　５００℃で３０分間保持する加熱処理を行った後に下記（ａ）～（ｃ）を全て満たし、かつ膜厚が５００ｎｍ～５μｍであることを特徴とする半導体装置用Ａｌ合金膜。
    　（ａ）Ａｌマトリックスの最大粒径が８００ｎｍ以下
    　（ｂ）ヒロック密度が１×１０９個／ｍ２未満
    　（ｃ）電気抵抗率が１０μΩｃｍ以下。
  2. 　３００℃で５時間保持する加熱処理を５回繰り返し行った後に下記（ａ）～（ｃ）を全て満たし、かつ膜厚が５００ｎｍ～５μｍであることを特徴とする半導体装置用Ａｌ合金膜。
    　（ａ）Ａｌマトリックスの最大粒径が８００ｎｍ以下
    　（ｂ）ヒロック密度が１×１０９個／ｍ２未満
    　（ｃ）電気抵抗率が１０μΩｃｍ以下。
  3. 　金属成分として、Ｔａ、Ｎｂ、Ｒｅ、Ｚｒ、Ｗ、Ｍｏ、Ｖ、Ｈｆ、Ｔｉ、ＣｒおよびＰｔよりなる群（Ｘ群）から選択される少なくとも一種の元素（Ｘ群元素）と、ＳｉおよびＧｅのうち少なくとも一つとを含む請求項１または２に記載の半導体装置用Ａｌ合金膜。
  4. 　更に、ＮｉおよびＣｏのうち少なくとも一つを含む請求項３に記載の半導体装置用Ａｌ合金膜。
  5. 　更に、Ｃｕを含む請求項３に記載の半導体装置用Ａｌ合金膜。
  6. 　前記Ｘ群元素の含有量は、０．１～５原子％である請求項３に記載の半導体装置用Ａｌ合金膜。
  7. 　前記ＳｉおよびＧｅのうち少なくとも一つの含有量は、０．１～３原子％である請求項３に記載の半導体装置用Ａｌ合金膜。
  8. 　前記ＮｉおよびＣｏのうち少なくとも一つの含有量は、０．１～３原子％である請求項４に記載の半導体装置用Ａｌ合金膜。
  9. 　前記Ｃｕの含有量は、０．１～２原子％である請求項５に記載の半導体装置用Ａｌ合金膜。
  10. 　請求項１または２に記載の半導体装置用Ａｌ合金膜を形成するためのスパッタリングターゲットであって、
    　Ｔａ、Ｎｂ、Ｒｅ、Ｚｒ、Ｗ、Ｍｏ、Ｖ、Ｈｆ、Ｔｉ、ＣｒおよびＰｔよりなる群（Ｘ群）から選択される少なくとも一種の元素（Ｘ群元素）を０．１～５原子％含むと共に、
    　ＳｉおよびＧｅのうち少なくとも一つを０．１～３原子％含むことを特徴とするスパッタリングターゲット。
  11. 　更に、ＮｉおよびＣｏのうち少なくとも一つを０．１～３原子％含むものである請求項１０に記載のスパッタリングターゲット。
  12. 　更に、Ｃｕを０．１～２原子％含むものである請求項１０に記載のスパッタリングターゲット。
  13. 　残部がＡｌおよび不可避不純物である請求項１０に記載のスパッタリングターゲット。
  14. 　請求項１または２に記載の半導体装置用Ａｌ合金膜を備えた半導体装置。
  15. 　請求項１または２に記載の半導体装置用Ａｌ合金膜を備えた半導体素子。
  16. 　請求項１または２に記載の半導体装置用Ａｌ合金膜からなる半導体素子の電極。
  17. 　請求項１または２に記載の半導体装置用Ａｌ合金膜からなる半導体素子の電気配線。
  18. 　基板上に少なくとも、請求項１または２に記載の半導体装置用Ａｌ合金膜を備えた半導体構造であって、
    　前記基板と前記Ａｌ合金膜が直接接触していることを特徴とする半導体構造。
  19. 　前記基板は、Ｓｉ基板、ＳｉＣ基板、またはＧａＮ基板である請求項１８に記載の半導体構造。
PCT/JP2012/062561 2011-05-17 2012-05-16 半導体装置用Ａｌ合金膜 WO2012157688A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201280022035.4A CN103534789B (zh) 2011-05-17 2012-05-16 半导体装置用Al合金膜
EP12786105.2A EP2711973A4 (en) 2011-05-17 2012-05-16 ALUMINUM ALLOY FILM FOR SEMICONDUCTOR DEVICES
KR1020137030136A KR20140000718A (ko) 2011-05-17 2012-05-16 반도체 장치용 Ａｌ 합금막
US14/117,531 US9153536B2 (en) 2011-05-17 2012-05-16 Al alloy film for semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-110791 2011-05-17
JP2011110791A JP5524905B2 (ja) 2011-05-17 2011-05-17 パワー半導体素子用Ａｌ合金膜

Publications (1)

Publication Number Publication Date
WO2012157688A1 true WO2012157688A1 (ja) 2012-11-22

Family

ID=47177005

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/062561 WO2012157688A1 (ja) 2011-05-17 2012-05-16 半導体装置用Ａｌ合金膜

Country Status (7)

Country Link
US (1) US9153536B2 (ja)
EP (1) EP2711973A4 (ja)
JP (1) JP5524905B2 (ja)
KR (1) KR20140000718A (ja)
CN (1) CN103534789B (ja)
TW (1) TWI523087B (ja)
WO (1) WO2012157688A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6188217B2 (ja) * 2013-12-09 2017-08-30 昭和電工株式会社 半導体素子の製造方法。
JP6191587B2 (ja) 2014-12-08 2017-09-06 トヨタ自動車株式会社 半導体装置
CN104532066A (zh) * 2014-12-11 2015-04-22 徐国华 一种耐热抗氧化的铝质输电导线
JP6434859B2 (ja) * 2015-05-18 2018-12-05 株式会社神戸製鋼所 パワー半導体素子用Ａｌ合金膜
JP6616280B2 (ja) * 2016-12-27 2019-12-04 トヨタ自動車株式会社 スイッチング素子
JP6549552B2 (ja) 2016-12-27 2019-07-24 トヨタ自動車株式会社 スイッチング素子の製造方法
JP6847020B2 (ja) 2017-11-17 2021-03-24 株式会社 日立パワーデバイス 半導体チップおよびパワーモジュールならびにその製造方法
JP6842562B2 (ja) * 2018-06-28 2021-03-17 株式会社アルバック アルミニウム合金膜、その製造方法、及び薄膜トランジスタ
JP6735930B2 (ja) * 2018-06-28 2020-08-05 株式会社アルバック アルミニウム合金ターゲット及びその製造方法
KR102329426B1 (ko) * 2020-01-03 2021-11-24 와이엠씨 주식회사 배선전극용 합금 조성물 및 그의 제조방법
KR102329427B1 (ko) * 2020-01-03 2021-11-24 와이엠씨 주식회사 배선전극용 합금 조성물 및 그의 제조방법

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0790552A (ja) * 1993-07-27 1995-04-04 Kobe Steel Ltd Ａｌ合金薄膜及びその製造方法並びにＡｌ合金薄膜形成用スパッタリングターゲット
JP2005171378A (ja) * 2003-11-20 2005-06-30 Hitachi Metals Ltd 配線膜用Ａｌ合金膜および配線膜形成用スパッタリングターゲット材
JP2007242699A (ja) 2006-03-06 2007-09-20 Toyota Motor Corp 半導体素子の製造方法及び半導体基板
JP2008124499A (ja) * 2005-02-17 2008-05-29 Kobe Steel Ltd 薄膜トランジスタ基板、表示デバイス、および表示デバイス用のスパッタリングターゲット
JP2008270034A (ja) * 2007-04-23 2008-11-06 Hitachi Ltd 画像表示装置
WO2009001832A1 (ja) * 2007-06-26 2008-12-31 Kabushiki Kaisha Kobe Seiko Sho 表示装置およびスパッタリングターゲット
JP2009175720A (ja) * 2007-12-26 2009-08-06 Kobe Steel Ltd 表示装置の製造方法

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5019891A (en) * 1988-01-20 1991-05-28 Hitachi, Ltd. Semiconductor device and method of fabricating the same
JP2733006B2 (ja) 1993-07-27 1998-03-30 株式会社神戸製鋼所 半導体用電極及びその製造方法並びに半導体用電極膜形成用スパッタリングターゲット
KR0186206B1 (ko) * 1995-11-21 1999-05-01 구자홍 액정표시소자 및 그의 제조방법
JP3365954B2 (ja) 1997-04-14 2003-01-14 株式会社神戸製鋼所 半導体電極用Ａｌ−Ｎｉ−Ｙ 合金薄膜および半導体電極用Ａｌ−Ｎｉ−Ｙ 合金薄膜形成用スパッタリングターゲット
JP2000235961A (ja) * 1999-02-16 2000-08-29 Matsushita Electric Ind Co Ltd 導電性薄膜材料及びこれを用いた薄膜トランジスタ用配線
JP3940385B2 (ja) 2002-12-19 2007-07-04 株式会社神戸製鋼所 表示デバイスおよびその製法
US7166921B2 (en) 2003-11-20 2007-01-23 Hitachi Metals, Ltd. Aluminum alloy film for wiring and sputter target material for forming the film
JP2005303003A (ja) 2004-04-12 2005-10-27 Kobe Steel Ltd 表示デバイスおよびその製法
JP4541787B2 (ja) 2004-07-06 2010-09-08 株式会社神戸製鋼所 表示デバイス
JP4330517B2 (ja) 2004-11-02 2009-09-16 株式会社神戸製鋼所 Ｃｕ合金薄膜およびＣｕ合金スパッタリングターゲット並びにフラットパネルディスプレイ
JP4579709B2 (ja) 2005-02-15 2010-11-10 株式会社神戸製鋼所 Ａｌ−Ｎｉ−希土類元素合金スパッタリングターゲット
JP4117001B2 (ja) 2005-02-17 2008-07-09 株式会社神戸製鋼所 薄膜トランジスタ基板、表示デバイス、および表示デバイス用のスパッタリングターゲット
JP4542008B2 (ja) 2005-06-07 2010-09-08 株式会社神戸製鋼所 表示デバイス
US7411298B2 (en) 2005-08-17 2008-08-12 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) Source/drain electrodes, thin-film transistor substrates, manufacture methods thereof, and display devices
US7683370B2 (en) 2005-08-17 2010-03-23 Kobe Steel, Ltd. Source/drain electrodes, transistor substrates and manufacture methods, thereof, and display devices
US7781767B2 (en) 2006-05-31 2010-08-24 Kobe Steel, Ltd. Thin film transistor substrate and display device
JP2008098611A (ja) 2006-09-15 2008-04-24 Kobe Steel Ltd 表示装置
JP4280277B2 (ja) 2006-09-28 2009-06-17 株式会社神戸製鋼所 表示デバイスの製法
WO2008047726A1 (en) 2006-10-13 2008-04-24 Kabushiki Kaisha Kobe Seiko Sho Thin film transistor substrate and display device
JP4377906B2 (ja) 2006-11-20 2009-12-02 株式会社コベルコ科研 Ａｌ−Ｎｉ−Ｌａ系Ａｌ基合金スパッタリングターゲット、およびその製造方法
JP2008127623A (ja) 2006-11-20 2008-06-05 Kobelco Kaken:Kk Ａｌ基合金スパッタリングターゲットおよびその製造方法
JP4170367B2 (ja) 2006-11-30 2008-10-22 株式会社神戸製鋼所 表示デバイス用Ａｌ合金膜、表示デバイス、及びスパッタリングターゲット
JP4355743B2 (ja) 2006-12-04 2009-11-04 株式会社神戸製鋼所 Ｃｕ合金配線膜とそのＣｕ合金配線膜を用いたフラットパネルディスプレイ用ＴＦＴ素子、及びそのＣｕ合金配線膜を作製するためのＣｕ合金スパッタリングターゲット
JP4705062B2 (ja) 2007-03-01 2011-06-22 株式会社神戸製鋼所 配線構造およびその作製方法
JP2009004518A (ja) 2007-06-20 2009-01-08 Kobe Steel Ltd 薄膜トランジスタ基板、および表示デバイス
JP2009010052A (ja) 2007-06-26 2009-01-15 Kobe Steel Ltd 表示装置の製造方法
US20090001373A1 (en) 2007-06-26 2009-01-01 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel Ltd.) Electrode of aluminum-alloy film with low contact resistance, method for production thereof, and display unit
JP2009008770A (ja) 2007-06-26 2009-01-15 Kobe Steel Ltd 積層構造およびその製造方法
JP5143649B2 (ja) 2007-07-24 2013-02-13 株式会社コベルコ科研 Ａｌ−Ｎｉ−Ｌａ−Ｓｉ系Ａｌ合金スパッタリングターゲットおよびその製造方法
JP4611417B2 (ja) 2007-12-26 2011-01-12 株式会社神戸製鋼所 反射電極、表示デバイス、および表示デバイスの製造方法
KR101163329B1 (ko) 2008-02-22 2012-07-05 가부시키가이샤 고베 세이코쇼 터치 패널 센서
JP5432550B2 (ja) 2008-03-31 2014-03-05 株式会社コベルコ科研 Ａｌ基合金スパッタリングターゲットおよびその製造方法
WO2009123217A1 (ja) 2008-03-31 2009-10-08 株式会社神戸製鋼所 表示装置、その製造方法およびスパッタリングターゲット
JP5475260B2 (ja) 2008-04-18 2014-04-16 株式会社神戸製鋼所 配線構造、薄膜トランジスタ基板およびその製造方法、並びに表示装置
JP5368867B2 (ja) 2008-04-23 2013-12-18 株式会社神戸製鋼所 表示装置用Ａｌ合金膜、表示装置およびスパッタリングターゲット
WO2010001998A1 (ja) 2008-07-03 2010-01-07 株式会社神戸製鋼所 配線構造、薄膜トランジスタ基板およびその製造方法、並びに表示装置
JP2010065317A (ja) 2008-08-14 2010-03-25 Kobe Steel Ltd 表示装置およびこれに用いるＣｕ合金膜
JP5357515B2 (ja) * 2008-11-05 2013-12-04 株式会社神戸製鋼所 表示装置用Ａｌ合金膜、表示装置およびスパッタリングターゲット
US20110198602A1 (en) 2008-11-05 2011-08-18 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) Aluminum alloy film for display device, display device, and sputtering target
JP2010135300A (ja) 2008-11-10 2010-06-17 Kobe Steel Ltd 有機ｅｌディスプレイ用の反射アノード電極およびその製造方法
JP4567091B1 (ja) 2009-01-16 2010-10-20 株式会社神戸製鋼所 表示装置用Ｃｕ合金膜および表示装置
US20110318607A1 (en) 2009-03-02 2011-12-29 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) Aluminum alloy reflective film, automobile light, illuminator, ornamentation, and aluminum alloy sputtering target
JP5179604B2 (ja) * 2010-02-16 2013-04-10 株式会社神戸製鋼所 表示装置用Ａｌ合金膜
JP5681368B2 (ja) 2010-02-26 2015-03-04 株式会社神戸製鋼所 Ａｌ基合金スパッタリングターゲット

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0790552A (ja) * 1993-07-27 1995-04-04 Kobe Steel Ltd Ａｌ合金薄膜及びその製造方法並びにＡｌ合金薄膜形成用スパッタリングターゲット
JP2005171378A (ja) * 2003-11-20 2005-06-30 Hitachi Metals Ltd 配線膜用Ａｌ合金膜および配線膜形成用スパッタリングターゲット材
JP2008124499A (ja) * 2005-02-17 2008-05-29 Kobe Steel Ltd 薄膜トランジスタ基板、表示デバイス、および表示デバイス用のスパッタリングターゲット
JP2007242699A (ja) 2006-03-06 2007-09-20 Toyota Motor Corp 半導体素子の製造方法及び半導体基板
JP2008270034A (ja) * 2007-04-23 2008-11-06 Hitachi Ltd 画像表示装置
WO2009001832A1 (ja) * 2007-06-26 2008-12-31 Kabushiki Kaisha Kobe Seiko Sho 表示装置およびスパッタリングターゲット
JP2009175720A (ja) * 2007-12-26 2009-08-06 Kobe Steel Ltd 表示装置の製造方法

Also Published As

Publication number Publication date
TWI523087B (zh) 2016-02-21
JP2012243876A (ja) 2012-12-10
US9153536B2 (en) 2015-10-06
CN103534789B (zh) 2016-06-01
EP2711973A1 (en) 2014-03-26
JP5524905B2 (ja) 2014-06-18
EP2711973A4 (en) 2014-09-17
TW201310512A (zh) 2013-03-01
US20150171016A1 (en) 2015-06-18
KR20140000718A (ko) 2014-01-03
CN103534789A (zh) 2014-01-22

Similar Documents

Publication Publication Date Title
JP5524905B2 (ja) パワー半導体素子用Ａｌ合金膜
JP4783525B2 (ja) 薄膜アルミニウム合金及び薄膜アルミニウム合金形成用スパッタリングターゲット
JP4579709B2 (ja) Ａｌ−Ｎｉ−希土類元素合金スパッタリングターゲット
TWI515167B (zh) An oxide sintered body and a sputtering target, and a method for producing the oxide sintered body
WO1995016797A1 (en) Molybdenum-tungsten material for wiring, molybdenum-tungsten target for wiring, process for producing the same, and molybdenum-tungsten wiring thin film
JP6630414B2 (ja) フラットパネルディスプレイ用配線膜、およびＡｌ合金スパッタリングターゲット
JP2010502841A (ja) 非常に小さな結晶粒径と高エレクトロマイグレーション抵抗とを有する銅スパッタリングターゲットおよびそれを製造する方法
JP5491947B2 (ja) 表示装置用Ａｌ合金膜
JP2005171378A (ja) 配線膜用Ａｌ合金膜および配線膜形成用スパッタリングターゲット材
JP2010238800A (ja) 表示装置用Ａｌ合金膜、薄膜トランジスタ基板および表示装置
JPWO2020003667A1 (ja) アルミニウム合金膜、その製造方法、及び薄膜トランジスタ
JP2007226058A (ja) 液晶ディスプレイパネル及びその製造方法並びにＣｕ合金スパッタリングターゲット
JP2012243878A (ja) 半導体電極構造
JP2012243877A (ja) 半導体電極構造
JP2019131850A (ja) 積層膜、及び、Ａｇ合金スパッタリングターゲット
JP6434859B2 (ja) パワー半導体素子用Ａｌ合金膜
US20090035173A1 (en) Electrically Conductive Material
TWI654339B (zh) Wiring film
WO2020003666A1 (ja) アルミニウム合金ターゲット及びその製造方法
JP2011017944A (ja) 表示装置用Ａｌ合金膜、表示装置およびＡｌ合金スパッタリングターゲット
JP2007224397A (ja) 平面表示パネル及びＣｕスパッタリングターゲット
JP2006179881A (ja) 配線・電極及びスパッタリングターゲット
JP2017092331A (ja) デバイス用配線膜、およびＡｌ合金スパッタリングターゲット材料
JP2006070345A (ja) フラットパネルディスプレイ用Ａｇ基合金配線電極膜およびＡｇ基合金スパッタリングターゲット、並びにフラットパネルディスプレイ
JP2021169654A (ja) Ａｌ合金蒸着膜、ディスプレイ用配線膜、ディスプレイ装置、スパッタリングターゲット及びＡｌ合金蒸着膜の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12786105

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2012786105

Country of ref document: EP

ENP Entry into the national phase

Ref document number: 20137030136

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 14117531

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE