JP6847020B2 - 半導体チップおよびパワーモジュールならびにその製造方法 - Google Patents

半導体チップおよびパワーモジュールならびにその製造方法 Download PDF

Info

Publication number
JP6847020B2
JP6847020B2 JP2017221869A JP2017221869A JP6847020B2 JP 6847020 B2 JP6847020 B2 JP 6847020B2 JP 2017221869 A JP2017221869 A JP 2017221869A JP 2017221869 A JP2017221869 A JP 2017221869A JP 6847020 B2 JP6847020 B2 JP 6847020B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
alloy film
power module
electrode
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017221869A
Other languages
English (en)
Other versions
JP2019096643A (ja
Inventor
佐川　雅一
雅一 佐川
貴博 森川
貴博 森川
宮田　素之
素之 宮田
安井　感
感 安井
俊章 守田
俊章 守田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Power Semiconductor Device Ltd
Original Assignee
Hitachi Power Semiconductor Device Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Power Semiconductor Device Ltd filed Critical Hitachi Power Semiconductor Device Ltd
Priority to JP2017221869A priority Critical patent/JP6847020B2/ja
Priority to US16/153,251 priority patent/US10522638B2/en
Priority to DE102018218055.5A priority patent/DE102018218055A1/de
Publication of JP2019096643A publication Critical patent/JP2019096643A/ja
Application granted granted Critical
Publication of JP6847020B2 publication Critical patent/JP6847020B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/03848—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05669—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/0567—Zirconium [Zr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05671—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05672—Vanadium [V] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05679—Niobium [Nb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/0568—Molybdenum [Mo] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05681—Tantalum [Ta] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05683—Rhenium [Re] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05684—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0605—Shape
    • H01L2224/06051—Bonding areas having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45565—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85447—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、高温動作が可能な半導体チップ、パワーモジュールおよびパワーモジュールの製造方法に関する。
近年、高温動作が可能なＳｉＣなどのワイドギャップ半導体の開発が推し進められている。Ｓｉ（シリコン）の半導体チップは、動作温度の上限が１５０〜１７５℃であるのに対し、ＳｉＣの半導体チップは、１７５℃以上での使用が想定されている。
そして、使用環境温度が高温になると、半導体チップの表面電極とワイヤとの接合性や、半導体チップの周辺の部材の耐熱性を考慮する必要性が生じる。
なお、ワイヤと接合する半導体チップの表面電極の構造として、例えば、特開２０００−２２８４０２号公報（特許文献１）には、上記表面電極が、モリブデンシリサイド膜、アルミ・シリコン膜、アルミニウム膜の３層からなることが開示されている。
また、ダイボンド材として焼成層を用いた半導体装置について、例えば、特開２００８−１７７３７８号公報（特許文献２）には、半導体素子の電極と絶縁基板の配線層とが、焼成層を介して接合した構造が開示されている。
また、半導体装置に用いられるＡｌ合金膜の電極構造が、例えば、特開２０１２−２４３８７６号公報（特許文献３）や特開２０１６−２１９５３１号公報（特許文献４）に開示されている。
特開２０００−２２８４０２号公報 特開２００８−１７７３７８号公報 特開２０１２−２４３８７６号公報 特開２０１６−２１９５３１号公報
例えば、半導体チップの表面電極にＡｌワイヤを接合する構造において、その接合強度を向上させるためには、Ａｌワイヤと半導体チップの表面電極のそれぞれの機械強度を高める必要がある。Ａｌワイヤの機械強度を高める手段としては、高融点金属を混ぜた高強度Ａｌワイヤが考案されている。
しかしながら、半導体チップの表面電極の強度が不足していると、結果的に、パワーサイクル評価を実施した際にワイヤの表面電極との接合部に応力がかかり、小さなクラックが形成され、このクラックが接合部に沿って進展することで、半導体チップやパワーモジュールなどの寿命が短くなることが課題である。
本発明の目的は、電極の強度を高めて半導体チップやパワーモジュールのパワーサイクル評価での寿命を延ばすことができる技術を提供することにある。
本発明の上記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
一実施の形態における半導体チップは、半導体基板と、上記半導体基板の主面に形成された表面電極とを有し、上記表面電極は、高融点金属を含むＡｌ合金膜を備え、上記Ａｌ合金膜は、上記Ａｌ合金膜の厚さ方向に沿って延びるＡｌの柱状の結晶を含んでいる。
また、一実施の形態におけるパワーモジュールは、主面と裏面とを備え、上記主面に形成された表面電極が設けられた半導体チップと、上記半導体チップを支持し、配線部を備えた基板と、上記半導体チップの上記表面電極と上記基板の配線部とを電気的に接続する導電性部材と、を有する。さらに、上記半導体チップの上記表面電極は、高融点金属を含むＡｌ合金膜を備え、上記Ａｌ合金膜は、上記Ａｌ合金膜の厚さ方向に沿って延びるＡｌの柱状の結晶を含んでいる。
また、一実施の形態のパワーモジュールの製造方法は、（ａ）主面と裏面とを備え、上記主面に形成されるとともに高融点金属を含むＡｌ合金膜を有する表面電極が設けられた半導体チップを、配線部を備えた基板上に搭載する工程、（ｂ）上記半導体チップの上記表面電極と上記基板の上記配線部とを導電性部材によって電気的に接続する工程、を有する。ここで、上記半導体チップの上記表面電極の上記Ａｌ合金膜は、上記Ａｌ合金膜の厚さ方向に沿って延びるＡｌの柱状の結晶を含んでいる。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
半導体チップの表面電極とワイヤとの接合強度を高めて半導体チップやパワーモジュールのパワーサイクル評価での寿命を延ばすことができる。
本発明の実施の形態の半導体チップの構造の一例を示す平面図である。 図１に示す半導体チップにおいて電極を取り外した構造の一例を示す平面図である。 図２に示すＡ−Ａ線に沿って切断した構造を示す拡大部分断面図である。 図２に示すＢ−Ｂ線に沿って切断した構造を示す拡大部分断面図である。 図４に示す構造の要部の一例を示す部分拡大断面図である。 図５に示す電極のＡｌ合金膜をスパッタした直後の構造を示す模式図である。 図６に示す電極のＡｌ合金膜の加熱後の構造を示す模式図である。 図６に示す構造の電極における常温成膜時のＡｌ合金膜の広角Ｘ線回折結果を示す図である。 図６に示す構造の電極における加熱成膜時のＡｌ合金膜の広角Ｘ線回折結果を示す図である。 本発明の実施の形態の半導体チップの電極におけるパワーサイクル試験後のＡｌ合金膜の構造を示すＴＥＭ写真図である。 本発明の実施の形態の半導体チップの電極におけるパワーサイクル試験後のＡｌ合金膜の柱状の結晶構造を示すＴＥＭ写真図である。 本発明の実施の形態のパワーモジュールの構造の一例を示す断面図である。 本発明の実施の形態のパワーモジュールの構造の主要部を示す部分断面図である。 図１２に示すパワーモジュールの製造方法の一例を示すフロー図である。 本発明の実施の形態のパワーモジュールのパワーサイクル試験の結果図である。 本発明の実施の形態の変形例のパワーモジュールの構造の主要部を示す部分断面図である。 本発明の実施の形態の半導体チップが実装されたインバータを搭載する鉄道車両を示す部分側面図である。 図１７に示す鉄道車両に設置されたインバータの内部構造の一例を示す平面図である。
図１は本発明の実施の形態の半導体チップの構造の一例を示す平面図、図２は図１に示す半導体チップにおいて電極を取り外した構造の一例を示す平面図、図３は図２に示すＡ−Ａ線に沿って切断した構造を示す拡大部分断面図、図４は図２に示すＢ−Ｂ線に沿って切断した構造を示す拡大部分断面図、図５は図４に示す構造の要部の一例を示す部分拡大断面図である。
まず、図１〜図４を用いて、本実施の形態の半導体チップの構造について説明する。
図１に示す本実施の形態の半導体チップ１は、一例として、ＭＯＳＦＥＴ(Metal Oxide Semiconductor Field Effect Transistor) を備えたものであり、パワー系のモジュールなどに搭載されるものである。本実施の形態では、半導体チップ１における半導体基板１ｋ（図３参照）が、１７５℃以上の高温でも動作可能なＳｉＣからなる場合を取り上げて説明する。
図１は、半導体チップ１（ＭＯＳＦＥＴ）における電極レイアウトを平面視で示すものであり、ゲート電極１ｃａと、このゲート電極１ｃａに繋がる十字状のゲート配線１ｄとが形成されている。さらに、ゲート電極１ｃａおよびゲート配線１ｄの周囲には、これらゲート電極１ｃａおよびゲート配線１ｄのそれぞれと所望の間隙を介して設けられたソース電極１ｃｂが配置されている。すなわち、ゲート電極１ｃａとゲート配線１ｄは、平面視で所望の間隙を介してソース電極１ｃｂによって囲まれている。ソース電極１ｃｂの平面視の外周形状は、略四角形である。
そして、平面視で、ソース電極１ｃｂの外側周囲には、ターミネーション領域１ｅが配置され、さらにターミネーション領域１ｅの周囲にはｎ型のチャネルストッパ領域１ｆが配置されている。
さらに、図２に示す電極を取り外した平面視に示すように、図１のゲート電極１ｃａに対応する箇所には、ゲート電極１ｃａ１が配置され、さらに、一部がゲート電極１ｃａ１に重なるようにして、かつ図１のゲート配線１ｄに対応する箇所に十字状の電位固定領域１ｈが配置されている。そして、図１のソース電極１ｃｂに対応する領域にはＰ型ボディ層１ｉが配置されている。
また、図２に示す平面視では、Ｐ型ボディ層１ｉの外側周囲には、Ｐ型半導体領域１ｊが見えており、さらに、Ｐ型半導体領域１ｊの外側周囲には、ターミネーション領域１ｅが見えている。
次に、図３および図４に示す半導体チップ１の主要部の断面構造について説明する。ＳｉＣからなり、かつベースとなる半導体基板１ｋは、ｎ型基板１ｋａとその上層に形成されたエピタキシャル層１ｋｂとからなる。
そして、半導体基板１ｋ（半導体チップ１）の主面１ａには、表面電極１ｃとして、ゲート電極１ｃａやソース電極１ｃｂが形成されている。一方、裏面１ｂには、ドレイン電極（裏面電極）１ｍが形成されている。また、半導体基板１ｋの主面１ａ上には、フィールド絶縁膜１ｓが形成され、さらにフィールド絶縁膜１ｓ上には層間絶縁膜１ｒであるＳｉＯ2 膜が形成されている。
ここで、ゲート電極１ｃａは、層間絶縁膜１ｒの開口部を介して下層に配置されたゲート電極１ｃａ１と電気的に接続されている。ソース電極１ｃｂは、図３に示すように、層間絶縁膜１ｒおよびフィールド絶縁膜１ｓそれぞれの開口部を介して下層に配置されたＰ型半導体領域１ｊと電気的に接続されている。
また、図４に示すように、トランジスタ１ｎを形成する領域の主面１ａ上にはゲート絶縁膜１ｔが形成され、このゲート絶縁膜１ｔ上にゲート電極１ｃａ１が配置されている。さらに、ゲート電極１ｃａ１の下層には、ゲート絶縁膜１ｔを介してｎ+型のソース領域１ｐとｐ+型の電位固定領域１ｑとが形成されており、これらゲート電極１ｃａ１とソース領域１ｐと電位固定領域１ｑとによってトランジスタ１ｎが構成されている。
つまり、半導体基板１ｋの主面１ａには、複数のトランジスタ１ｎが形成されている。言い換えると、本実施の形態の半導体チップ１では、複数のトランジスタ１ｎが半導体基板１ｋの主面１ａに形成されており、それらがお互いに電気的に接続されていてパワートランジスタを形成している。そして、図３、図４に示すゲート電極１ｃａ、ソース電極１ｃｂおよびドレイン電極１ｍのそれぞれが上記パワートランジスタの外部接続用電極となっている。
また、図５に示す構造は、図４に示す構造の要部断面の詳細構造を示すものであるが、ｎ型基板１ｋａの裏面電極（図４のドレイン電極１ｍ）の詳細構造を説明すると、ｎ型基板１ｋａの裏面には、ＮｉＳｉからなるシリサイド膜１ｖが形成され、さらにシリサイド膜１ｖの表面にＴｉ電極１ｗが形成され、このＴｉ電極１ｗの表面にＮｉ電極１ｘが形成されている。
本実施の形態の半導体チップ１では、その表面電極１ｃが、高融点金属を含むＡｌ合金膜１ｃｃを備えている。すなわち、図３、図４にそれぞれ示すゲート電極１ｃａおよびソース電極１ｃｂが、高融点金属を含むＡｌ合金膜１ｃｃを備えている。これを図５に示す拡大図で説明すると、ゲート電極１ｃａ１の上層に形成される膜であり、かつワイヤが接続される膜であるＡｌ合金膜１ｃｃが、高融点金属を含んでいる。
ここで、上記高融点金属とは、例えば、Ｔａ、Ｎｂ、Ｒｅ、Ｚｒ、Ｗ、Ｍｏ、Ｖ、Ｈｆ、Ｔｉ、ＣｒまたはＰｔの何れかの金属である。本実施の形態では、上記高融点金属の一例として、Ａｌ合金膜１ｃｃが、Ｔａを含んでいる場合を取り上げて説明する。すなわち、図５に示すＡｌ合金膜１ｃｃを含む表面電極１ｃは、Ａｌ−Ｔａ−Ｓｉ合金膜による電極でもある。
次に、図６は図５に示す電極のＡｌ合金膜をスパッタした直後の構造を示す模式図、図７は図６に示す電極のＡｌ合金膜の加熱後の構造を示す模式図である。
上述のように、本実施の形態の半導体チップ１の表面電極１ｃには、上記高融点金属を含むＡｌ合金膜１ｃｃが形成されている。
そして、図６および図７に示すように、Ａｌ合金膜１ｃｃは、Ａｌ合金膜１ｃｃの厚さ方向Ｚに沿って延びるＡｌの柱状の結晶１ｃｄを含んでいる。言い換えると、Ａｌ合金膜１ｃｃにおいては、Ａｌが、Ａｌ合金膜１ｃｃの厚さ方向Ｚに沿って延びる柱状結晶構造となっている。
なお、図６に示すＡｌ合金膜１ｃｃは、スパッタによって成膜を行った直後の状態であり、基板温度が室温のものである。すなわち、スパッタにより、Ａｌの結晶粒が（１１０）方向に優先配向したことで成る柱状の結晶１ｃｄを成長させる。そして、図７に示すＡｌ合金膜１ｃｃは、スパッタ後のＡｌ合金膜１ｃｃを不活性雰囲気で４００℃で加熱した状態を示している。つまり、スパッタによる成膜後の熱処理により、図７に示すように、Ａｌ合金膜１ｃｃに、上記高融点金属とＡｌとからなる金属間化合物１ｃｆを析出させることができる。本実施の形態の金属間化合物１ｃｆは、Ａｌ3 Ｔａの金属間化合物１ｃｆである。なお、Ａｌ結晶粒界１ｃｅの層間絶縁膜１ｒ（図５参照）側には、Ｓｉ粒１ｃｇが析出している。
ここで、図８は図６に示す構造の電極における常温成膜時のＡｌ合金膜の広角Ｘ線回折結果を示す図であり、図９は図６に示す構造の電極における加熱成膜時のＡｌ合金膜の広角Ｘ線回折結果を示す図である。
図８および図９に示すように、常温成膜または加熱成膜の何れであっても、Ａｌ合金膜１ｃｃの（１１０）面（（２２０）面）に示すピーク（図８に示すＰ部、図９に示すＱ部）が存在しているため、（１１０）面（（２２０）面）が優先成長したことを確認することができる。
また、図１０は本発明の実施の形態の半導体チップの電極におけるパワーサイクル試験後のＡｌ合金膜の構造を示すＴＥＭ写真図であり、図１１は本発明の実施の形態の半導体チップの電極におけるパワーサイクル試験後のＡｌ合金膜の柱状の結晶構造を示すＴＥＭ写真図である。
図１０に示すように、パワーサイクル試験後においてもＡｌ合金膜１ｃｃ中の半導体基板側に、金属間化合物１ｃｆが１００ｎｍ程度の粒子状態で複数分布していることを確認することができた。このことは、パワーサイクル試験前のＡｌ合金膜１ｃｃの構造と同等である。したがって、パワーサイクル試験によってＡｌ合金膜１ｃｃの組織変化は無かったと判断することができる。
また、図１１に示すように、パワーサイクル試験後においてもＡｌの柱状の結晶１ｃｄを確認することができ、クラックの進展（成長）や組織変化は無かったと判断することができる。
本実施の形態の半導体チップ１によれば、表面電極１ｃのＡｌ合金膜１ｃｃの金属組織には、Ａｌ合金膜１ｃｃに垂直な方向（Ａｌ合金膜１ｃｃの厚さ方向Ｚ）に沿った方向に粒界が高密度で存在し、かつＡｌ結晶粒界１ｃｅにＡｌ3 Ｔａの金属間化合物１ｃｆが複数析出している。
これにより、ワイヤから熱応力が作用してＡｌの結晶のずれやクラックが発生しても、水平方向（表面電極１ｃの面方向）に沿った上記結晶のずれやクラックの成長をＡｌの柱状の結晶１ｃｄによって阻害することができる。
その結果、金属疲労が起きにくく、半導体チップ１の表面電極１ｃとワイヤとの接合強度を高めて半導体チップ１のパワーサイクル評価での寿命を延ばすことができる。
また、図５に示すように、ワイヤが接合される表面電極１ｃは、そのＡｌ合金膜１ｃｃの下層にバリアメタル膜（金属膜）１ｕを有している。すなわち、表面電極１ｃにおいて、Ａｌ合金膜１ｃｃとその下層の層間絶縁膜（ＳｉＯ2 膜) １ｒとの間にバリアメタル膜１ｕが形成されている。バリアメタル膜１ｕは、例えば、Ｔｉ膜上にＴｉＮ膜が形成されてなる積層膜である。
このようにゲート電極１ｃａやソース電極１ｃｂなどの表面電極１ｃにおいて、Ａｌ合金膜１ｃｃと層間絶縁膜１ｒとの間にバリアメタル膜１ｕが形成されていることにより、Ａｌの基板側への浸食（流出）を止めることができ、トランジスタ１ｎの電気的不良の発生を防止することができる。
次に、本実施の形態のパワーモジュールについて説明する。
図１２は本発明の実施の形態のパワーモジュールの構造の一例を示す断面図、図１３は本発明の実施の形態のパワーモジュールの構造の主要部を示す部分断面図である。
本実施の形態のパワーモジュール１０は、例えば、鉄道の車両や自動車等に搭載される半導体モジュールである。
パワーモジュール１０の構成について説明する。パワーモジュール１０は、本実施の形態の半導体チップ１を支持する複数の絶縁性基板（基板）５を備えている。複数の絶縁性基板５のそれぞれには、複数の半導体チップ１が搭載されている。絶縁性基板５は、例えば、セラミック材からなる。なお、図３に示すように、複数の半導体チップ１のそれぞれは、主面１ａと主面１ａの反対側の裏面１ｂとを有しており、ＳｉＣからなる半導体基板１ｋを有している。すなわち、半導体チップ１は、ＳｉＣからなるパワー半導体チップである。また、複数の半導体チップ１のそれぞれには、それらの主面１ａに、図７に示すＡｌによる柱状の結晶１ｃｄを備えるＡｌ合金膜１ｃｃを有した表面電極１ｃが形成されている。また、それぞれのＡｌ合金膜１ｃｃは、高融点金属を含んでいる。上記高融点金属は、例えば、Ｔａ、Ｎｂ、Ｒｅ、Ｚｒ、Ｗ、Ｍｏ、Ｖ、Ｈｆ、Ｔｉ、ＣｒまたはＰｔの何れかの金属である。さらに、複数の半導体チップ１のそれぞれにおいては、それぞれの表面電極１ｃのＡｌ合金膜１ｃｃに、上記高融点金属とＡｌとからなる金属間化合物１ｃｆが析出している。
そして、複数の半導体チップ１のそれぞれは、絶縁性基板５の上面５ａに形成された配線部であるＣｕ電極５ｃ上に、焼結Ｃｕ（焼結金属）３などのダイボンド材を介して搭載されている。すなわち、半導体チップ１の裏面１ｂと絶縁性基板５の上面５ａのＣｕ電極５ｃとが、焼結Ｃｕ３を介して接合されている。
また、複数の半導体チップ１のそれぞれは、絶縁性基板５の他のＣｕ電極５ｃとＡｌワイヤ（導電性部材）１１を介して電気的に接続されている。その際、複数の半導体チップ１のそれぞれにおいて、各半導体チップ１の表面電極１ｃのＡｌ合金膜１ｃｃとＡｌワイヤ１１とが電気的に接続されている。
なお、複数の絶縁性基板５のそれぞれは、例えば、セラミック材によって形成された基板である。
また、複数の絶縁性基板５のそれぞれは、はんだ２を介してベース板４に搭載されている。つまり、複数の絶縁性基板５のそれぞれの下面５ｂが、はんだ２を介してベース板４と接合されている。なお、ベース板４は、例えば、Ｎｉめっき付きＣｕ板である。
また、パワーモジュール１０には、リード端子としてＣｕバスバー（Ｐ主端子）６、Ｃｕバスバー（Ｎ主端子）７、Ｃｕバスバー（ＡＣ主端子）８が設けられている。すなわち、Ｃｕバスバー６、７、８は、それぞれ絶縁性基板５の上面５ａに形成された何れかのＣｕ電極５ｃに電気的に接続されており、例えば、絶縁性基板５間を電気的に接続したり、モジュール外部への外部接続用端子となっている。
そして、複数の絶縁性基板５、複数の半導体チップ１、複数のＡｌワイヤ１１、およびＣｕバスバー６、７、８それぞれの一部（インナ部）は、ケース１２によって覆われている。ケース１２は、例えば樹脂からなり、絶縁性基板５に取り付けられている。
さらに、ケース１２の内部には、シリコーンなどのゲル剤である樹脂９が充填されており、この樹脂９によって複数の絶縁性基板５、複数の半導体チップ１、複数のＡｌワイヤ１１、およびＣｕバスバー６、７、８それぞれの一部（インナ部）が封止されている。
なお、Ｃｕバスバー６、７、８それぞれの他部は、外部接続用端子として、ケース１２から外部に露出している。
ここで、図１３は、図１２に示すパワーモジュール１０における半導体チップ１からベース板４までの接合状態を模式的に表したものである。具体的には、半導体チップ１の表面電極１ｃが有するＡｌ合金膜１ｃｃとＡｌワイヤ１１とが電気的に接続されている。そして、半導体チップ１は絶縁性基板５の配線部であるＣｕ電極５ｃに、焼結金属である焼結Ｃｕ３を介して搭載されている。なお、半導体チップ１のダイボンド材として用いられる焼結金属は、焼結Ｃｕ３以外の焼結Ａｇなどであってもよい。
そして、半導体チップ１を搭載した絶縁性基板５は、はんだ２を介してベース板４に実装されている。
次に、本実施の形態のパワーモジュール１０の組立てについて説明する。
図１４は図１２に示すパワーモジュールの製造方法の一例を示すフロー図である。
まず、図３に示すような、高融点金属を含むＡｌ合金膜１ｃｃを有する表面電極１ｃが形成された半導体チップ１を準備する。一方、表裏両面の所望の箇所に、配線部であるＣｕ電極５ｃが形成された絶縁性基板５を準備する。
ここで、図３に示すように、半導体チップ１は、主面１ａと裏面１ｂとを有し、かつＳｉＣからなる半導体基板１ｋを有している。そして、上記高融点金属は、例えば、Ｔａ、Ｎｂ、Ｒｅ、Ｚｒ、Ｗ、Ｍｏ、Ｖ、Ｈｆ、Ｔｉ、ＣｒまたはＰｔの何れかの金属である。また、Ａｌ合金膜１ｃｃは、図７に示すようなＡｌの柱状の結晶１ｃｄを有している。さらに、半導体チップ１のそれぞれにおけるＡｌ合金膜１ｃｃには、それぞれの表面電極１ｃのＡｌ合金膜１ｃｃに、上記高融点金属とＡｌとからなる金属間化合物１ｃｆが析出している。
次に、図１４のステップＳ１に示すチップマウントを実施する。ここでは、高融点金属を含むＡｌ合金膜１ｃｃを有する表面電極１ｃが主面１ａに設けられた半導体チップ１を、絶縁性基板５の上面５ａに設けられた配線部であるＣｕ電極５ｃ上に搭載する。その際、ダイボンド材として焼結Ｃｕ３を採用する。すなわち、熱と荷重を印加して半導体チップ１を焼結Ｃｕ３を介して絶縁性基板５に搭載する。
チップマウント後、図１４のステップＳ２に示すワイヤボンドを実施する。ここでは、半導体チップ１の表面電極１ｃと絶縁性基板５のＣｕ電極５ｃとをＡｌワイヤ（導電性部材）１１によって電気的に接続する。
詳細には、複数の半導体チップ１のそれぞれにおいて、図３に示す半導体チップ１の表面電極１ｃのＡｌ合金膜１ｃｃと、図１２に示す絶縁性基板５の上面５ａのＣｕ電極５ｃと、をＡｌワイヤ１１を用いて電気的に接続する。
ワイヤボンド後、図１４のステップＳ３に示す絶縁性基板接合を実施する。ここでは、絶縁性基板５上におけるワイヤボンディングが終了した各絶縁性基板５を、はんだ２を介してベース板４に接合する。その際、チップマウントに使用した焼結Ｃｕ３が溶融しない程度の低い温度ではんだ２を加熱するとともに絶縁性基板５を加圧して絶縁性基板５をベース板４に接合する。
絶縁性基板接合後、図１４のステップＳ４に示す基板間ワイヤボンドを実施する。ここでは、図示はしていないが、隣接する絶縁性基板５のＣｕ電極５ｃ間のワイヤボンドを行う。ワイヤボンドの方法は、ステップＳ２のワイヤボンドと同様である。さらに、Ｃｕバスバー６、７、８のそれぞれを所望の絶縁性基板５のＣｕ電極５ｃに、超音波圧着などによって取り付ける。
基板間ワイヤボンド後、図１４のステップＳ５に示すケース取付けを実施する。ここでは、複数の絶縁性基板５、複数の半導体チップ１、複数のＡｌワイヤ１１、およびＣｕバスバー６、７、８それぞれの一部（インナ部）を覆うように、ケース１２をベース板４に接合する。その際、Ｃｕバスバー６、７、８それぞれの他部が、外部接続用端子としてケース１２から突出するようにケース１２をベース板４に取り付ける。
なお、ケース１２は、例えば樹脂からなる箱状のものである。
ケース取付け後、図１４のステップＳ６に示す樹脂充填を実施する。ここでは、ケース１２に設けられた図示しない孔から樹脂９をケース１２の内部に流し込んで、ケース１２の内部に樹脂９を充填する。これにより、複数の絶縁性基板５、複数の半導体チップ１、複数のＡｌワイヤ１１、およびＣｕバスバー６、７、８それぞれの一部（インナ部）が、樹脂９で封止される。さらに、Ｃｕバスバー６、７、８のそれぞれの他部が、パワーモジュール１０の外部接続用端子としてケース１２から突出した状態となる。
以上により、パワーモジュール１０の組立てを完了する。
次に、本実施の形態のパワーモジュール１０による効果について説明する。図１５は本発明の実施の形態のパワーモジュールのパワーサイクル試験の結果図である。図１５中、点線Ａは、比較例として、半導体チップをはんだ接合、Ａｌワイヤ１１によるワイヤボンド、高融点金属を含まないＡｌ合金膜の電極を適用した条件による試験結果を示している。一方、実線Ｂは、半導体チップを焼結Ｃｕ接合、高強度Ａｌワイヤによるワイヤボンド、高融点金属を含むＡｌ合金膜の電極を適用した条件による試験結果を示している。なお、上記高強度Ａｌワイヤとは、高融点金属を含むＡｌワイヤのことである。
図１５によれば、本実施の形態の半導体チップ１の表面電極１ｃのように、高融点金属を含むＡｌ合金膜１ｃｃを有する電極を採用した方が、パワーサイクル試験の結果において、パワーモジュール１０の寿命（パワーサイクル試験のサイクル数）を１０倍程度延ばすことが可能であるという結果を得ることができた。
すなわち、パワーモジュール１０に組み込まれる半導体チップ１では、その表面電極１ｃのＡｌ合金膜１ｃｃの金属組織において、Ａｌ合金膜１ｃｃに垂直な方向（Ａｌ合金膜１ｃｃの厚さ方向Ｚ）に沿った方向に粒界が高密度で存在し、かつＡｌ結晶粒界１ｃｅにＡｌ3 Ｔａの金属間化合物１ｃｆが複数析出している。
これにより、Ａｌワイヤ１１から熱応力が作用してＡｌの結晶のずれやクラックが発生しても、水平方向（表面電極１ｃの面方向）に沿った上記結晶のずれやクラックの成長をＡｌの柱状の結晶１ｃｄによって阻害することができる。
その結果、金属疲労が起きにくく、半導体チップ１の表面電極１ｃとＡｌワイヤ１１との接合強度を高めてパワーモジュール１０のパワーサイクル評価での寿命を延ばすことができる。
また、パワーモジュール１０において、半導体チップ１のダイボンド材として、焼結Ｃｕ３などの焼結金属を採用することで、焼結金属は硬く、かつ耐熱性が高いため、半導体チップ１の接合強度を高めることができる。これにより、パワーモジュール１０の長寿命化を図ることができる。
次に、本実施の形態の変形例について説明する。図１６は本発明の実施の形態の変形例のパワーモジュールの構造の主要部を示す部分断面図である。
図１６に示す変形例のモジュール構造では、半導体チップ１において、Ａｌ合金膜１ｃｃの上層にＮｉ膜１ｙが形成されている。すなわち、半導体チップ１の表面電極１ｃにおいて、Ａｌ合金膜１ｃｃ上にＮｉ膜１ｙが積層されている。
これにより、Ａｌワイヤ１１と表面電極１ｃの接合強度をさらに高めることができる。Ｎｉは、高融点材料であり、結晶粒が大きくなりにくいため、クラックが水平方向に成長しにくい。したがって、Ａｌ合金膜１ｃｃ上にＮｉ膜１ｙを積層することで、Ａｌワイヤ１１と表面電極１ｃの接合強度を高めることができる。
また、図１６に示す変形例のモジュール構造では、半導体チップ１において、その裏面１ｂに裏面電極であるドレイン電極１ｍが形成されており、このドレイン電極１ｍは、高融点金属を含む図３に示すＡｌ合金膜１ｃｃを備えている。すなわち、表面電極１ｃと同様に裏面電極であるドレイン電極１ｍにおいても、このドレイン電極１ｍがＡｌ合金膜１ｃｃを備えており、かつＡｌ合金膜１ｃｃは図６に示すようなＡｌによる柱状の結晶１ｃｄを有した構造となっている。
これにより、表面電極１ｃと同様に、裏面電極であるドレイン電極１ｍにおいても、ドレイン電極１ｍにクラックが形成された際に、このクラックの水平方向（ドレイン電極１ｍの面方向）に沿った方向への成長をＡｌの柱状の結晶１ｃｄによって阻害することができる。
その結果、金属疲労が起きにくく、半導体チップ１のドレイン電極１ｍの接合強度を高めて半導体チップ１のパワーサイクル評価での寿命を延ばすことができる。
また、図１６に示すモジュール構造では、Ａｌの柱状の結晶１ｃｄを備えるＡｌ合金膜１ｃｃを有したドレイン電極（裏面電極）１ｍの表面（下層）上にＮｉ膜１ｙが積層されて形成されている。
これにより、ダイボンド材である焼結Ｃｕ３との接合力を高めることができ、パワーモジュール１０の更なる長寿命化を図ることができる。
次に、本実施の形態の適用例について説明する。
図１７は本発明の実施の形態の半導体チップが実装されたインバータを搭載する鉄道車両を示す部分側面図、図１８は図１７に示す鉄道車両に設置されたインバータの内部構造の一例を示す平面図である。
ここでは、本実施の形態の図３に示すような半導体チップ１が組み込まれたインバータモジュール２０の鉄道車両への適用例について説明する。
例えば、図１７に示す鉄道の車両２１において、３相モータなどを駆動させるインバータ（電力制御装置）に適用することができる。
図１８は、例えば、鉄道の車両２１に設けられる複数のインバータ２３のうちの１つを示している。すなわち、本実施の形態の図３に示す半導体チップ１が組み込まれたインバータモジュール２０は、集電装置であるパンタグラフ２２が設けられた鉄道の車両２１に設置されたインバータ２３に搭載されている。
図１８に示すように、インバータ２３の内部では、パワーユニット２５上に複数のインバータモジュール２０が搭載され、さらにこれらのインバータモジュール２０を冷却する冷却装置２４が搭載されている。
インバータモジュール２０は、パワーモジュールでもあるため、半導体チップ１からの発熱量が多い。したがって、複数のインバータモジュール２０を冷却してインバータ２３の内部を冷却可能なように冷却装置２４が取り付けられている。
このように鉄道の車両２１に、本実施の形態の図３に示すような半導体チップ１が組み込まれたインバータモジュール２０を搭載したインバータ２３が設けられていることで、インバータ２３内が高温環境となった場合であっても、半導体チップ１やインバータモジュール２０の長寿命化を図ることができ、その結果、インバータ２３およびそれが設けられた車両２１の信頼性を高めることができる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は上記した実施の形態に限定されるものではなく、様々な変形例が含まれる。例えば、上記した実施の形態は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。
また、ある実施の形態の構成の一部を他の実施の形態の構成に置き換えることが可能であり、また、ある実施の形態の構成に他の実施の形態の構成を加えることも可能である。また、各実施の形態の構成の一部について、他の構成の追加、削除、置換をすることが可能である。なお、図面に記載した各部材や相対的なサイズは、本発明を分かりやすく説明するため簡素化・理想化しており、実装上はより複雑な形状となる。
例えば、上記実施の形態では、パワーモジュール１０において、半導体チップ１を固定するダイボンド材が焼結Ｃｕや焼結Ａｇなどの焼結金属の場合を説明したが、上記ダイボンド材は、耐熱性の高い接合材であれば焼結金属以外の接合材であってもよい。
また、パワーモジュール１０において、半導体チップ１の表面電極１ｃのＡｌ合金膜１ｃｃに接合させるワイヤは、Ａｌワイヤ１１に限定されずに平板状のＣｕワイヤなどを用いてもよい。
また、半導体チップ１は、ＳｉＣ基板からなるものに限定されずにＳｉ基板からなるものであってもよい。
また、上記実施の形態では、半導体チップ１の一例として、ＭＯＳＦＥＴを備えたものを取り上げて説明したが、半導体チップ１は、ＭＯＳＦＥＴに限定されずに他のパワー系モジュールなどに搭載されるものであってもよい。
１ 半導体チップ
１ａ 主面
１ｂ 裏面
１ｃ 表面電極
１ｃａ ゲート電極
１ｃａ１ ゲート電極
１ｃｂ ソース電極
１ｃｃ Ａｌ合金膜
１ｃｄ 柱状の結晶
１ｃｅ Ａｌ結晶粒界
１ｃｆ 金属間化合物
１ｃｇ Ｓｉ粒
１ｄ ゲート配線
１ｅ ターミネーション領域
１ｆ チャネルストッパ領域
１ｈ 電位固定領域
１ｉ Ｐ型ボディ層
１ｊ Ｐ型半導体領域
１ｋ 半導体基板
１ｋａ ｎ型基板
１ｋｂ エピタキシャル層
１ｍ ドレイン電極（裏面電極）
１ｎ トランジスタ
１ｐ ソース領域
１ｑ 電位固定領域
１ｒ 層間絶縁膜
１ｓ フィールド絶縁膜
１ｔ ゲート絶縁膜
１ｕ バリアメタル膜（金属膜）
１ｖ シリサイド膜
１ｗ Ｔｉ電極
１ｘ Ｎｉ電極
１ｙ Ｎｉ膜
２ はんだ
３ 焼結Ｃｕ（焼結金属）
４ ベース板
５ 絶縁性基板（基板）
５ａ 上面
５ｂ 下面
５ｃ Ｃｕ電極（配線部）
６、７、８ Ｃｕバスバー
９ 樹脂
１０ パワーモジュール
１１ Ａｌワイヤ（導電性部材）
１２ ケース
２０ インバータモジュール
２１ 車両
２２ パンタグラフ
２３ インバータ
２４ 冷却装置
２５ パワーユニット

Claims (14)

  1. 半導体基板と、
    前記半導体基板の主面に形成された表面電極と、
    を有し、
    前記表面電極は、高融点金属を含むＡｌ合金膜を備え、
    前記高融点金属は、Ｔａ、Ｎｂ、Ｒｅ、Ｚｒ、Ｗ、Ｍｏ、Ｖ、Ｈｆ、ＣｒまたはＰｔの何れかの金属であり、
    前記Ａｌ合金膜は、前記Ａｌ合金膜の厚さ方向に沿って延びるＡｌの柱状の結晶を含んでいる、半導体チップ。
  2. 請求項１に記載の半導体チップにおいて、
    前記半導体基板は、ＳｉＣからなる、半導体チップ。
  3. 請求項１に記載の半導体チップにおいて、
    前記Ａｌ合金膜の上層にＮｉ膜が形成され、
    前記Ａｌ合金膜と前記Ｎｉ膜とが積層されている、半導体チップ。
  4. 請求項１に記載の半導体チップにおいて、
    前記Ａｌ合金膜に、前記高融点金属とＡｌとからなる金属間化合物が析出している、半導体チップ。
  5. 主面と前記主面の反対側の裏面とを備え、前記主面に形成された表面電極が設けられた半導体チップと、
    前記半導体チップを支持し、配線部を備えた基板と、
    前記半導体チップの前記表面電極と前記基板の配線部とを電気的に接続する導電性部材と、
    を有し、
    前記半導体チップの前記表面電極は、高融点金属を含むＡｌ合金膜を備え、
    前記Ａｌ合金膜は、前記Ａｌ合金膜の厚さ方向に沿って延びるＡｌの柱状の結晶を含んでいる、パワーモジュール。
  6. 請求項５に記載のパワーモジュールにおいて、
    前記半導体チップは、ＳｉＣからなる半導体基板を有している、パワーモジュール。
  7. 請求項５に記載のパワーモジュールにおいて、
    前記高融点金属は、Ｔａ、Ｎｂ、Ｒｅ、Ｚｒ、Ｗ、Ｍｏ、Ｖ、Ｈｆ、Ｔｉ、ＣｒまたはＰｔの何れかの金属である、パワーモジュール。
  8. 請求項５に記載のパワーモジュールにおいて、
    前記導電性部材は、Ａｌワイヤである、パワーモジュール。
  9. 請求項５に記載のパワーモジュールにおいて、
    前記半導体チップは、焼結金属を介して前記基板上に搭載されている、パワーモジュール。
  10. 請求項５に記載のパワーモジュールにおいて、
    前記半導体チップの前記表面電極の前記Ａｌ合金膜に、前記高融点金属とＡｌとからなる金属間化合物が析出している、パワーモジュール。
  11. 請求項５に記載のパワーモジュールにおいて、
    前記半導体チップの前記裏面に裏面電極が形成され、
    前記裏面電極は、高融点金属を含むＡｌ合金膜を備えている、パワーモジュール。
  12. 請求項５に記載のパワーモジュールにおいて、
    前記半導体チップの前記主面に形成された前記表面電極は、前記Ａｌ合金膜の下層に金属膜を有している、パワーモジュール。
  13. （ａ）主面と前記主面の反対側の裏面とを備え、前記主面に形成されるとともに高融点金属を含むＡｌ合金膜を有する表面電極が設けられた半導体チップを、配線部を備えた基板上に搭載する工程、
    （ｂ）前記（ａ）工程の後、前記半導体チップの前記表面電極と前記基板の前記配線部とを導電性部材によって電気的に接続する工程、
    を有し、
    前記半導体チップの前記表面電極の前記Ａｌ合金膜は、前記Ａｌ合金膜の厚さ方向に沿って延びるＡｌの柱状の結晶を含んでいる、パワーモジュールの製造方法。
  14. 請求項１３に記載のパワーモジュールの製造方法において、
    前記半導体チップは、ＳｉＣからなる半導体基板を有しており、
    前記高融点金属は、Ｔａ、Ｎｂ、Ｒｅ、Ｚｒ、Ｗ、Ｍｏ、Ｖ、Ｈｆ、Ｔｉ、ＣｒまたはＰｔの何れかの金属であり、
    前記（ｂ）工程では、前記半導体チップの前記表面電極と前記基板の前記配線部とをＡｌワイヤによって電気的に接続する、パワーモジュールの製造方法。
JP2017221869A 2017-11-17 2017-11-17 半導体チップおよびパワーモジュールならびにその製造方法 Active JP6847020B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2017221869A JP6847020B2 (ja) 2017-11-17 2017-11-17 半導体チップおよびパワーモジュールならびにその製造方法
US16/153,251 US10522638B2 (en) 2017-11-17 2018-10-05 Semiconductor chip and power module, and manufacturing method of the same
DE102018218055.5A DE102018218055A1 (de) 2017-11-17 2018-10-22 Halbleiterchip und Leistungsmodul und dessen Herstellungsverfahren

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017221869A JP6847020B2 (ja) 2017-11-17 2017-11-17 半導体チップおよびパワーモジュールならびにその製造方法

Publications (2)

Publication Number Publication Date
JP2019096643A JP2019096643A (ja) 2019-06-20
JP6847020B2 true JP6847020B2 (ja) 2021-03-24

Family

ID=66336397

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017221869A Active JP6847020B2 (ja) 2017-11-17 2017-11-17 半導体チップおよびパワーモジュールならびにその製造方法

Country Status (3)

Country Link
US (1) US10522638B2 (ja)
JP (1) JP6847020B2 (ja)
DE (1) DE102018218055A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7410822B2 (ja) * 2020-08-20 2024-01-10 株式会社 日立パワーデバイス 半導体パワーモジュールおよび半導体パワーモジュールの製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3283548B2 (ja) * 1991-09-04 2002-05-20 株式会社リコー 超音波ワイヤボンディング用電極
JP3438945B2 (ja) * 1993-07-27 2003-08-18 株式会社神戸製鋼所 Ａｌ合金薄膜
JP4231580B2 (ja) 1999-02-05 2009-03-04 株式会社日立製作所 半導体装置
JP5181462B2 (ja) * 2006-10-31 2013-04-10 富士ゼロックス株式会社 半導体素子及びその製造方法
JP5023710B2 (ja) 2007-01-19 2012-09-12 株式会社日立製作所 半導体装置及びその製造方法
JP5334601B2 (ja) * 2009-01-21 2013-11-06 株式会社東芝 半導体発光ダイオード素子及び半導体発光装置
DE102010044709B4 (de) * 2010-09-08 2015-07-02 Vincotech Holdings S.à.r.l. Leistungshalbleitermodul mit Metallsinterverbindungen sowie Herstellungsverfahren
JP5524905B2 (ja) * 2011-05-17 2014-06-18 株式会社神戸製鋼所 パワー半導体素子用Ａｌ合金膜
JP6434859B2 (ja) 2015-05-18 2018-12-05 株式会社神戸製鋼所 パワー半導体素子用Ａｌ合金膜
JP6617546B2 (ja) * 2015-12-11 2019-12-11 富士電機株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
US10522638B2 (en) 2019-12-31
DE102018218055A1 (de) 2019-05-23
US20190157412A1 (en) 2019-05-23
JP2019096643A (ja) 2019-06-20

Similar Documents

Publication Publication Date Title
US10510640B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP2023040253A (ja) パワー半導体装置およびその製造方法
US10381244B2 (en) Power module and fabrication method for the same
JP4438489B2 (ja) 半導体装置
WO2016136457A1 (ja) パワーモジュール
CN109314063B (zh) 电力用半导体装置
JP4479577B2 (ja) 半導体装置
WO2011040313A1 (ja) 半導体モジュールおよびその製造方法
US10211133B2 (en) Package with interconnections having different melting temperatures
JP2021185615A (ja) 半導体装置及びパワーモジュール
JP6429208B2 (ja) 半導体装置および移動体
US7737551B2 (en) Semiconductor power module with SiC power diodes and method for its production
JP2013033891A (ja) 半導体装置及びその製造方法
JP2019079905A (ja) 半導体装置および半導体装置の製造方法
JP6847020B2 (ja) 半導体チップおよびパワーモジュールならびにその製造方法
JP2005311284A (ja) パワー半導体素子およびこれを用いた半導体装置
JP6877600B1 (ja) 半導体装置
US8432024B2 (en) Integrated circuit including bond wire directly bonded to pad
JP2016025194A (ja) 半導体モジュールの製造方法、半導体パワーモジュール、半導体モジュールを有する自動車および半導体モジュールを有する鉄道車両
WO2016147252A1 (ja) 半導体装置およびその製造方法
JP6747897B2 (ja) 複合基板および電子装置
JP2017069521A (ja) 半導体パワーモジュールおよび移動体
KR102371636B1 (ko) 양면 기판 반도체 제조 방법
JP2019079958A (ja) パワーモジュール
JP7185520B2 (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200305

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210224

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210302

R150 Certificate of patent or registration of utility model

Ref document number: 6847020

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150