JP2000235961A - 導電性薄膜材料及びこれを用いた薄膜トランジスタ用配線 - Google Patents

Abstract

(57)【要約】 【課題】 大面積の表示装置やメモリ集積回路に用いら
れる薄膜トランジスタ用に低コスト且つ、電気抵抗、耐
ヒロック発生性の面から優れた導電性薄膜材料を提供す
る。 【解決手段】 電極の主材料のＡｌに、添加物としてＺ
ｒ，Ｈｆ，Ｃｕ，Ｔｉ，Ｍｏ，Ｗ，Ｆｅ，Ｃｒ，Ｍｎ等
の金属元素とＳｉ，Ｇｅなどの半導体系元素とを所定量
づつ添加して、高温プロセスにおけるヒロック発生を防
止する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、導電性薄膜材料に
関し、特にアクティブマトリクス方式の液晶やメモリ集
積回路に利用される薄膜トランジスタ用の電極、配線等
用の導電性薄膜用材料に関する。

【０００２】

【従来の技術】液晶表示型テレビジョン受像機やパソコ
ンの画像表示のために用いられる薄膜トランジスタ（素
子）（ＴＦＴ、Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔ
ｏｒ：以下、ＴＦＴとも記す。）には、半導体（材料）
としてアモルファスシリコン（以下「ａ−Ｓｉ」とも記
す。）を用いるものと、単一や大きな結晶からなるポリ
シリコン（以下「ｐ−Ｓｉ」とも記す。）を用いるもの
がある。

【０００３】ところで、ｐ−ＳｉＴＦＴは、ａ−ＳｉＴ
ＦＴよりも半導体としてのシリコン（以下、Ｓｉとも記
す。）内の電子等の移動が早く、この特性上高精細化
（小型化、高画素密度化、高性能表示化）に適してお
り、また画素部の駆動用回路を画素部を形成する基板上
に作り込めるため、低価格化にも寄与するものと期待さ
れている。

【０００４】さて、このｐ−ＳｉＴＦＴには、基板上の
アモルファス状あるいは超微細な結晶状のＳｉを多結晶
化（単一や大きな結晶化）する際の温度によって、高温
型と低温型がある。

【０００５】低温型では、安価なガラス基板を用い、そ
の表面に微細なＴＦＴを多数設けるが、その結果として
大面積化が可能となる。ところで、その大面積化を実際
に実現するためには、トランジスタ素子そのものはもと
より配線等も微細化するため、低抵抗の配線用の材料が
必要であり、その材料として電気抵抗の低いアルミニウ
ム（Ａｌ）や銅（Ｃｕ）等が注目され、また実際に使用
されている。 ただし、Ｃｕについては、酸化膜との密
着性が悪いこと、ＲＩＥによる加工性に難があることの
ため、本発明が主対象としている高微細かついわゆる１
５インチ（３８センチ）以上、更には２０インチ（５１
センチ）以上の大きい面積の液晶表示パネルの薄膜トラ
ンジスタ用配線の主材料としては通常用いられない。

【０００６】以下、液晶表示装置のパネルとして使用す
るためＡｌを配線材料に用いたＴＦＴを配列した基板の
製造方法の概略を、図１を用いて説明する。本図は、各
工程の進展に伴って、ＴＦＴの形成されていく様子を示
したものである。 （ａ）ガラスからなる透光性基板１にＳｉＯ₂ からなる
薄い下地絶縁膜２を形成した後、その上面にａ−Ｓｉ膜
を形成し、不必要な部分のａ−Ｓｉ膜をエッチングにて
取り去ることにより、基板上の画素や駆動部の配置等か
ら定まる所定の形状に個別化して配列（パターニング）
する。更にこの状態で、エキシマレーザーを用いてａ−
Ｓｉのガラス製基板上での溶融、結晶化を行い、大きな
あるいは単一のシリコン結晶からなる、そしてＴＦＴで
の半導体部となるポリシリコン層３を形成し、これによ
り素子の半導体材料としてのシリコンの電界効果移動度
の向上等を図る。 （ｂ）ポリシリコン層３上に、ＳｉＯ₂ からなるゲート
絶縁膜４を常圧ＣＶＤ法にて製膜する。更に、その上面
にＡｌを主原料とし、その他ＳＭ耐性、ＥＭ耐性等の目
的で、Ｃｕ、Ｈｆ、Ｂ、Ｓｉ等の元素を添加してなる導
電膜を形成し、不必要な部分のＡｌ膜をエッチング等で
取去って所定の形状にすることによりゲート電極５を形
成する。 （ｃ）図では明示はしていないが、ゲート絶縁膜４を所
定の形状に加工する。この後、ポリシリコン層３にゲー
ト電極５をマスクとしてイオンドーピング法にて不純物
イオンを注入し、ポリシリコン層にチャンネル領域３１
をはさんでソース領域３２及びドレイン領域３３を形成
する。 （ｄ）ゲート電極、ゲート絶縁膜上表面にＳｉＯ₂ から
なる層間絶縁膜６を製膜し、更にソース電極及びドレイ
ン電極を形成する部分の層間絶縁膜にコンタクトホール
７を開孔する。 （ｅ）開孔したコンタクトホールを利用してソース電極
８とドレイン電極９を形成する。

【０００７】なお、以上はあくまでも製造方法の概略の
一例であり、実際には用途や必要に応じて電界集中防止
のためゲート電極近傍に２段階の濃度に分けて不純物元
素のイオンを打ち込んだり、打ち込む（ドーピング）不
純物元素にも種々の選択がなされたり、更には打ち込ん
だ不純物元素の活性化のための熱処理等をしているのは
勿論である。

【０００８】また、基板上には多数のＴＦＴが上下、左
右に何段、何列にも並んで形成されるのも勿論である。

【０００９】

【発明が解決しようとする課題】さて、上記従来例で
は、ゲート電極を所望のパターンに形成するのは、フォ
トリソグラフィーによって形成したレジストをマスクと
して、ウェットエッチングによっていた。

【００１０】しかしながら、将来の高品質映像化への要
求のもと、そして画素の高密度化、トランジスタの小型
化のもとで、幅が２μｍの配線を実現するためには、エ
ッチング量（寸法出し）の制御が難しい（現時点で、
１、２μｍの誤差が生じうる）。このため、ウェットエ
ッチングではオーバーエッチ量を見込むと実現不可能で
あり、どうしてもドライエッチングが必須である。

【００１１】また、特に２０インチクラス以上の大きな
高精細表示面（パネル）を実現するためには、配線材料
としては比抵抗で５μΩ・ｃｍ程度である必要がある。

【００１２】１５インチクラス以下の大きさの高精細表
示面の実現においても、１０μΩ・ｃｍ以下である必要
がある。

【００１３】そして、ドライエッチングが可能かつ電気
抵抗が小さいという両方の条件を満たすような電極材料
はＡｌまたは１ａｔ％（原子％）程度の低濃度の添加物
を有するＡｌ合金である。

【００１４】しかし、それらのＡｌ系の材料は、ＴＦＴ
アレイの高温（４５０℃）プロセス、具体的には非晶質
シリコンの溶融、再結晶等、その前処理としての水素の
追い出し、その後処理としてのダングリングボンドへの
水素の結合等の熱処理時に、ヒロック（表面に突起物が
生じる現象）を多発する。そして、それを原因としてゲ
ート電極とソース電極のクロス部でゲートとソース間の
ショートや断線を引き起こし、歩留まりが低下する。
（なお、これらについては、権田俊一監修、多賀等編集
「薄膜作製応用ハンドブック（１９９５）」（株）エヌ
・ティー・エス刊に詳しく記載されている。このため、
これ以上の詳細な説明は省略する。）このため、単にド
ライエッチングが可能、電気抵抗が小さいというだけで
なく、ＴＦＴアレイの高温プロセスでヒロックが発生し
ない。そしてこれは当然のことであるが安価で信頼性も
高い、そして取扱いも容易なアルミ系合金の開発が望ま
れていた。

【００１５】またこのため、かかるＡｌ合金となす、そ
して勿論安価、取扱い容易な添加材、混合物や化合物の
開発、発見が望まれていた。

【００１６】

【課題を解決するための手段】本発明は、以上の課題に
鑑み、歩留まりよく大面積の液晶表示装置を製造するこ
とが可能な薄膜トランジスタ用のＡｌ系の配線、電極材
料、特に混合、添加する元素を提供することを目的とし
てなされたものである。

【００１７】上記目的を達成するため、本発明のゲート
電極を構成する導電性薄膜は、Ａｌを主成分とし、副成
分として結晶粒界に偏析してヒロックやボイド発生を防
止する金属元素と、Ａｌと合金を形成してヒロックやボ
イドの発生防止を行う半導体系元素（半導体元素や長周
期律表にて１つ端寄りや１つ２つ中央寄り、一つ下等こ
れに近い位置にある元素）を含むことを特徴とするもの
である。具体的には、以下の構成としている。

【００１８】請求項１記載の発明においては、Ａｌと固
溶もしくは結合して合金を形成してヒロックやボイドの
発生防止を行う半導体系元素と、Ａｌ合金の結晶粒界に
偏析してヒロックやボイド発生を防止する金属元素とを
含むことを特徴としている。

【００１９】上記構成により、以下の作用がなされる。

【００２０】半導体系元素は、Ａｌと固溶若しくは化学
結合してＡｌ合金を形成してヒロックやボイドの発生防
止を行う。

【００２１】金属元素は、Ａｌ合金の結晶粒界に偏析し
てヒロックやボイド発生を防止する。

【００２２】請求項２記載の発明においては、金属元素
は、Ｍｇ、長周期律表第４周期３ａ族Ｓｃから１ｂ族銅
まで、第５周期３ａ族Ｙから８族Ｐｄまで、第６周期４
ａ族Ｈｆから８族Ｐｔまでのうちの少くとも１つであ
り、半導体系元素は、Ｃ、Ｓｉ、Ｐ、Ｚｎ、Ｇａ、Ｇ
ｅ、Ａｓ、Ｃｄ、Ｉｎ、Ｓｎ、Ｓｂ、Ｈｇ、Ｔｌ、Ｐ
ｂ、Ｂｉの少くとも１つ、そして、本願出願時点の廃棄
物処理や環境等の面から好ましくはＳｉ、Ｚｎ、Ｇａ、
Ｇｅ、Ｉｎ、Ｓｎの少くとも一つであることを特徴とし
ている。

【００２３】上記構成により、以下の作用がなされる。

【００２４】金属元素は、Ｍｇ、第４周期３ａ族Ｓｅか
ら１ｂ族銅まで、第５周期３ａ族Ｙから８族Ｐｄまで、
第６周期４ａ族Ｈｆから８族Ｉｒまでのうちの少くとも
１つから選択される。

【００２５】半導体系元素は、Ｓｉ、通常はＺｎ、Ｇ
ａ、Ｇｅ、Ｉｎ、Ｓｎの少くとも１つから選択される。

【００２６】ただし、将来の産業、技術の発達や他の何
等かの効果、目的をも兼ねてＣ、Ｐ、Ａｓ、Ｃｄ、Ｓ
ｂ、Ｈｇ、Ｔｌ、Ｐｂ、Ｂｉが選択されることもある。

【００２７】従って、いずれにしろランタノイド、アク
チノイド等と異なり、一般に安価、取扱い容易、実績が
あり、勿論ドライエッチングも可能である。

【００２８】請求項３記載の発明においては、金属元素
が、Ｚｒ，Ｈｆ，Ｃｕ，Ｔｉ，Ｍｏ，Ｗ，Ｆｅ，Ｃｒ及
びＭｎ中から選ばれた少くとも１種の元素であり、半導
体系元素が、Ｓｉ及びＧｅ中から選ばれた少くとも１種
の元素であることを特徴としている。

【００２９】上記構成により、以下の作用がなされる。

【００３０】金属元素として、Ｚｒ，Ｈｆ，Ｃｕ，Ｔ
ｉ，Ｍｏ，Ｗ，Ｆｅ，Ｃｒ及びＭｎ中から少くとも１種
の元素が選ばれる（含む、これら元素が複数種添加、混
合される）。

【００３１】半導体系元素として、Ｓｉ及びＧｅの少く
とも１種から選ばれる。

【００３２】請求項４記載の発明においては、Ｔｉ、Ｃ
ｕを除く金属元素を実験でその効果が有るのを推定しう
る最大範囲たる０．４ａｔ（ａｔｏｍ、原子）％以上
２．７ａｔ％以下、好ましくは同じく実験で推定しうる
範囲たる０．５ａｔ％以上２．５ａｔ％以下、更に好ま
しくは実験で確かめられた１．５ａｔ％程度（この値の
＋−１０％）含有し、半導体系元素を実験でその効果が
有るのを推定しうる最大範囲たる０．４ａｔ％以上１．
７ａｔ％以下、好ましくは同じく実験で推定しうる範囲
たる好ましくは０．５ａｔ％以上１．５ａｔ％以下、更
に好ましくは実験で確かめられた１ａｔ％程度（この値
の＋−１０％）含有していることを特徴としている。

【００３３】上記構成により、以下の作用がなされる。

【００３４】Ｔｉ、Ｃｕを除く金属元素は、０．４ａｔ
％以上２．７ａｔ％以下、好ましくは０．５ａｔ％以上
２．５ａｔ％以下、更に好ましくは１．５ａｔ％程度含
有含有される。

【００３５】半導体系元素は、０．４ａｔ％以上１．７
ａｔ％以下、好ましくは０．５ａｔ％以上１．５ａｔ％
以下、更に好ましくは１ａｔ％程度含有される。

【００３６】請求項５記載の発明においては、金属元素
としてＴｉを０．５ａｔ％以上０．５５ａｔ％以下若し
くは１．２ａｔ％以上２．５ａｔ％以下含有し、半導体
系元素を０．４ａｔ％以上１．７ａｔ％以下含有してい
る。

【００３７】上記構成により、以下の作用がなされる。

【００３８】Ｔｉは熱プロセスで変質し易く、ドライエ
ッチングが困難となる。しかし、０．５ａｔ％以上０．
５５ａｔ％以下ならそう困難でない。

【００３９】また、実験の結果、１．５ａｔ％でも良好
であった。このため、実験から技術的に外挿しうる１．
２ａｔ％以上２．５ａｔ％以下程度としている。

【００４０】また、半導体系元素は、０．４ａｔ％以上
１．７ａｔ％以下、好ましくは０．５ａｔ％以上１．５
ａｔ％以下、更に好ましくは１ａｔ％程度としている。

【００４１】請求項６記載の発明においては、金属元素
として、本来濃度が増加するとドライエッチングが困難
な筈のＣｕを０．７５ａｔ％以上２．１５ａｔ％以下含
有し、半導体系元素を０．４ａｔ％以上１．７ａｔ％以
下含有していることを特徴としている。

【００４２】上記構成により、以下の作用がなされる。

【００４３】金属元素として、Ｃｕを０．７５ａｔ％以
上２．１５ａｔ％以下、好ましくは１ａｔ％以上２ａｔ
％以下、更に好ましくは実験で確かめた１．５ａｔ％含
有している。

【００４４】また、半導体元素を、０．４ａｔ％以上
１．７ａｔ％以下、好ましくは０．５ａｔ％以上１．５
ａｔ％以下、更に好ましくは１ａｔ％程度としている。

【００４５】請求項７記載の発明においては、金属元素
として、Ｚｒを０．４ａｔ％以上１．７ａｔ％以下、好
ましくは０．５ａｔ％以上１．５ａｔ％以下含有し、半
導体系元素として、Ｓｉを０．４ａｔ％以上１．７ａｔ
％、好ましくは０．５ａｔ％以上１．５ａｔ％以下含有
していることを特徴としている。

【００４６】上記構成により、以下の作用がなされる。

【００４７】Ｚｒを、金属元素として０．４ａｔ％以上
１．７ａｔ％以下、好ましくは０．５ａｔ％以上１．５
ａｔ％以下含有する。

【００４８】Ｓｉを、半導体系元素として０．４ａｔ％
以上１．７ａｔ％、好ましくは０．５ａｔ％以上１．５
ａｔ％含有する。

【００４９】請求項８記載の発明においては、金属元素
として、Ｚｒを０．４ａｔ％以上１．７ａｔ％以下含有
し、半導体系元素の役を担う元素として、本来は半導体
とはほど遠い純粋の金属であるＣｕを０．１ａｔ％以上
１ａｔ％以下含有していることを特徴としている。

【００５０】上記構成により、以下の作用がなされる。

【００５１】金属元素として、Ｚｒを０．４ａｔ％以上
１．７ａｔ％以下、好ましくは０．５ａｔ％以上１．５
ａｔ％以下、更に好ましくは１ａｔ％前後含有してい
る。

【００５２】また、半導体系元素として、本来は半導体
系ではないが、Ｃｕを０．１ａｔ％以上１ａｔ％以下、
好ましくは０．４ａｔ％以上０．７ａｔ％以下、更に好
ましくは、０．５ａｔ％程度含有している。

【００５３】請求項９記載の発明においては、請求項１
から請求項８記載の発明のＡｌを主成分とする導電性薄
膜材料を４００℃以上に曝して、Ａｌを主成分とする各
原料元素相互若しくはＡｌを主成分とする合金金素の粒
界相互の接触を良好ならしめたことにより、その電気比
抵抗が１０μΩ・ｃｍ以下であることを特徴としてい
る。

【００５４】上記構成により、以下の作用がなされる。

【００５５】請求項１から請求項８記載の発明のＡｌを
主成分とする導電性薄膜材料を４００℃以上、好ましく
は４５０℃以上に曝して、Ａｌを主成分とする各原料元
素相互若しくはＡｌを主成分とする合金金素の粒界相互
の接触を良好ならしめたことにより、その電気比抵抗が
１０μΩ・ｃｍ以下としている。これにより、特に１６
インチ、好ましくは１５インチ以下のかなり大型の液晶
表示パネル用の基板に形成された薄膜トランジスタ用の
導電性薄膜材料として適したものとなる。

【００５６】請求項１０記載の発明においては、請求項
１から請求項９記載の発明におけるＡｌを主成分とする
導電性薄膜材料を４００℃以上、好ましくは４５０℃以
上に曝して、Ａｌを主成分とする各原料元素相互若しく
はＡｌを主成分とする合金金素の粒界相互の接触を良好
ならしめたことにより、その電気比抵抗が５μΩ・ｃｍ
以下であることを特徴としている。

【００５７】上記構成により、以下の作用がなされる。

【００５８】請求項１から請求項９記載のＡｌを主成分
とする導電性薄膜材料を４００℃以上に曝して、Ａｌを
主成分とする各原料元素相互若しくはＡｌを主成分とす
る合金元素の粒界相互の接触を良好ならしめたことによ
り、その電気比抵抗が５μΩ・ｃｍ以下である。これに
より、特に２０インチ、好ましくは１８インチ以上の大
型の液晶表示パネル用の基板に形成された薄膜トランジ
スタ用の導電性薄膜材料として適したものとなる。

【００５９】請求項１１記載の発明においては、材料
は、請求項１から請求項１０記載の発明のＡｌを主成分
とする導電性薄膜材料であり、幅は、４μｍ以下である
ことを特徴としている。

【００６０】上記構成により、以下の作用がなされる。

【００６１】材料は、請求項１から請求項１０記載のＡ
ｌを主成分とする導電性薄膜材料であり、幅は、４μｍ
以下である。

【００６２】以上の他、基板上に形成された多結晶シリ
コンからなる半導体の注入した不純物の活性化や注入に
より生じた欠陥の治癒のため行なう熱処理温度（本来
は、シリコンの再結晶温度やこれに近い８００〜９００
度前後が好ましいが、基板の材質の耐熱上限等から定ま
る。なお、ガラス基板の場合には、熱収縮等より定ま
り、上限は６００度である。）、基板の大きさ（大きい
程配線の電気抵抗は大となる）等を考慮して、金属元素
や半導体系元素の含有量（率）や導電性薄膜の幅が定め
られる（一般的に、金属元素の含有量が多いと電気抵抗
は大となる）。

【００６３】

【実施の形態】以下、本発明をその実施の形態に基づい
て説明する。

【００６４】（第１の実施の形態）以下、本発明の導電
性薄膜について、薄膜形成後エッチング及び３００〜４
５０℃の真空熱処理を行った後でシート抵抗を測定して
評価した結果を、以下の表形式の記載１（記載スペース
の都合で、本来の表でなく、明細書本文の記載とす
る。）に示す。

【００６５】本表（形式の記載）１の項目は左より右へ
導電膜の組成、ヒロック発生の有無、熱処理後の比抵抗
（その値、単位はμΩ・ｃｍ）の適否、ウエットエッチ
ング（ＷＨ）の可否、ドライエッチング（ＤＨ）の可
否、導電膜材料としての総合評価（適否）である。

【００６６】また、組成であるが、主材料はアルミニウ
ムであり、これへの添加、混合物の原子パーセントを示
している。

【００６７】次に、真空熱処理であるが、３００〜４５
０℃は、ガラス基板上に形成した非晶質シリコン膜から
の水素の追い出し、ポリシリコン膜のダングリング等の
熱処理における温度及びアルミニウムの融点（６６０
℃）を考慮したものである。

【００６８】従って、アルミニウムの融点の絶対温度の
２／３（一般的に、金属はこの温度でクリープ等各種の
物理的、機械的性質に大きな影響が出てくる）＋５０
（余裕）（＝４００）℃以上であるならば、導電膜の電
気抵抗を少なくするという面からは充分な温度と思われ
る。

【００６９】図２に、不純物濃度を０〜３％まで変化さ
せた場合の比抵抗と熱処理温度との関係を示す。本図か
らも、４００℃以上ならば問題ないのがわかる。また、
１時間は、上記各シリコン膜の熱処理に要する時間を考
慮したものである。なお実際の基板の熱処理において
は、４５０℃より高温の場合にそうであるが、その時間
も１時間より短くしてよいものと判断される。

【００７０】 〔表（形式の記載）１〕 導電膜組成 ヒロック 比抵抗 ＷＨ ＤＨ 総合評価 3.0 ％Ｚｒ × × ○ ○ × 3.0 ％Ｚｒ−0.5 ％Ｓｉ ○ × ○ ○ × 3.0 ％Ｚｒ−1.0 ％Ｓｉ ○ × ○ ○ × 3.0 ％Ｚｒ−1.5 ％Ｓｉ ○ × ○ ○ × 3.0 ％Ｚｒ−2.0 ％Ｓｉ △ △ ○ ○ × 2.5 ％Ｚｒ × △ × ○ × 2.5 ％Ｚｒ−0.5 ％Ｓｉ ○ △ ○ ○ △ 2.5 ％Ｚｒ−1.0 ％Ｓｉ ○ △ ○ ○ △ 2.5 ％Ｚｒ−1.5 ％Ｓｉ ○ △ ○ ○ △ 2.5 ％Ｚｒ−2.0 ％Ｓｉ △ △ × ○ × 2.0 ％Ｚｒ × △ ○ ○ × 2.0 ％Ｚｒ−0.5 ％Ｓｉ ○ △ ○ ○ △ 2.0 ％Ｚｒ−1.0 ％Ｓｉ ○ △ ○ ○ △ 2.0 ％Ｚｒ−1.5 ％Ｓｉ ○ △ ○ ○ △ 2.0 ％Ｚｒ−2.0 ％Ｓｉ △ △ × ○ × 1.5 ％Ｚｒ × ○ ○ ○ × 1.5 ％Ｚｒ−0.5 ％Ｓｉ ○ ○ ○ ○ ○ 1.5 ％Ｚｒ−1.0 ％Ｓｉ ○ ○ ○ ○ ○ 1.5 ％Ｚｒ−1.5 ％Ｓｉ ○ ○ ○ ○ ○ 1.5 ％Ｚｒ−2.0 ％Ｓｉ △ ○ × ○ × 1.0 ％Ｚｒ × ○ ○ ○ × 1.0 ％Ｚｒ−0.5 ％Ｓｉ ○ ○ ○ ○ ○ 1.0 ％Ｚｒ−1.0 ％Ｓｉ ○ ○ ○ ○ ○ 1.0 ％Ｚｒ−1.5 ％Ｓｉ ○ ○ ○ ○ ○ 1.0 ％Ｚｒ−2.0 ％Ｓｉ △ ○ × ○ × 0.5 ％Ｚｒ × ○ ○ ○ × 0.5 ％Ｚｒ−0.5 ％Ｓｉ ○ ○ ○ ○ ○ 0.5 ％Ｚｒ−1.0 ％Ｓｉ ○ ○ ○ ○ ○ 0.5 ％Ｚｒ−1.5 ％Ｓｉ ○ ○ ○ ○ ○ 0.5 ％Ｚｒ−2.0 ％Ｓｉ △ ○ × ○ × Ａｌのみ × ○ ○ ○ × 0.5 ％Ｓｉ × ○ ○ ○ × 1.5 ％Ｓｉ △ ○ ○ ○ △ 2.0 ％Ｓｉ ○ ○ × ○ × ＷＨ ウエットエッチングの可否は、○、×で示す。

【００７１】ＤＨ ドライエッチチングの可否は、
○、×で示す。

【００７２】ヒロックに関して ○・・・４５０℃真空
熱処理１時間でヒロックなし。

【００７３】△・・・３００℃でヒロックなし。

【００７４】×・・・３００℃でヒロック発生。

【００７５】比抵抗に関して ○・・・５Ω・ｃｍ以
下。

【００７６】（熱処理後） △・・・５μΩ・ｃｍ
以上１０Ω・ｃｍ未満。

【００７７】×・・・１０μΩ・ｃｍ以上。

【００７８】上記表（形式の記載）１より明らかなよう
に、Ｚｒの含有量が０．５ａｔ％以上１．５ａｔ％以下
であり、Ｓｉの含有量が０．５ａｔ％以上１．５ａｔ％
以下である場合に、４５０℃以上の熱処理をすることに
より、電気抵抗が５μΩ・ｃｍ以下でヒロックの発生な
しとする事ができる。

【００７９】なお、以上の試験をなした電極材料のなか
には比抵抗が５μΩ・ｃｍ以上１０μΩ・ｃｍ以下のも
のもあるが、これら材料も液晶表示装置がそう大寸法で
なければ充分使用に耐えるものと判断される。

【００８０】なおまた、上記総合評価が○や△の場合に
おけるＺｒの２．５％、０．５％は比較的高温での耐蝕
性や腐蝕性あるいは電気抵抗についての性質であり、低
温での脆性破壊や原子力配管での粒界腐蝕等と異なり、
鋭い境界部や変化点を有したり、そう厳格なものとは思
われない。このため、物理的、化学的あるいは金属学的
常識よりして各２．７％、０．４％までの範囲としても
問題はないと判断される。同じく、各２．５％、０．５
％までの範囲とすれば、まず問題はないと判断される。

【００８１】特に、実験にて確認されたＺｒの含有量が
０．５ａｔ％以上１．５ａｔ％以下である場合には、そ
の＋−１０％ならまず問題はないと判断される。また、
相手方の元素がたとえ実験で確認されていない元素であ
っても類似した性質を有するならば、Ｚｒの含有量が
０．５ａｔ％以上１．５ａｔ％以下である場合には、ま
ず問題はないであろう。

【００８２】同じく、Ｓｉの１．５％、０．５％も同様
に１．７％、０．４％としても問題はないと判断され
る。特に、Ｓｉの含有量が０．５ａｔ％以上１．５ａｔ
％以下である場合には、その＋−１０％ならまず問題は
ないと判断される。（なおこの場合には、やはり相手方
の元素が類似した性質を有するならば、まず問題はない
であろう。）更に、材料比の制御や基板の広さや製造
（ＤＥやＷＨ）の容易性等他の条件の面からは、これら
の方が都合がよい（楽）場合も多いであろう。

【００８３】（第２の実施の形態）先の第１の実施の形
態と同様の方法で、以下の表形式の記載２に示す組成の
導電性薄膜を形成し、同様の評価試験を行った。その結
果を示す。

【００８４】なお、本表（形式の記載）の記載形式は先
の表（形式の記載）１と同じである。

【００８５】また、熱処理の温度、時間の意義も同様で
ある。

【００８６】 〔表（形式の記載）２〕 導電膜組成 ヒロック 比抵抗 ＷＨ ＤＨ 総合評価 1.5 ％Ｚｒ−1.0 ％Ｇｅ ○ ○ ○ ○ ○ 1.0 ％Ｇｅ × ○ ○ ○ × 1.5 ％Ｃｕ−1.0 ％Ｓｉ ○ ○ ○ ○ ○ 1.5 ％Ｈｆ−1.0 ％Ｓｉ ○ ○ ○ ○ ○ 1.5 ％Ｔｉ−1.0 ％Ｓｉ ○ ○ ○ ○ ○ 1.5 ％Ｍｏ−1.0 ％Ｓｉ ○ ○ ○ ○ ○ 1.5 ％Ｗ −1.0 ％Ｓｉ ○ ○ ○ ○ ○ 1.5 ％Ｆｅ−1.0 ％Ｓｉ ○ ○ ○ ○ ○ 1.5 ％Ｃｒ−1.0 ％Ｓｉ ○ ○ ○ ○ ○ 1.5 ％Ｍｎ−1.0 ％Ｓｉ ○ ○ ○ ○ ○ 1.5 ％Ｔｉ × ○ ○ ○ × 1.5 ％Ｔｉ−1.0 ％Ｇｅ ○ ○ ○ ○ ○ 1.5 ％Ｃｒ × ○ ○ ○ × 1.5 ％Ｃｒ−1.0 ％Ｇｅ ○ ○ ○ ○ ○ ＷＨ ウエットエッチングの可否は、○、×で示す。

【００８７】ＤＨ ドライエッチングの可否は、○、
×で示す。

【００８８】ヒロックに関して ○・・・４５０℃真空
熱処理１時間でヒロックなし。

【００８９】×・・・３００℃でヒロック発生。

【００９０】比抵抗に関して ○・・・５Ω・ｃｍ以
下。

【００９１】（熱処理後） ×・・・１０μΩ・ｃ
ｍ以上。

【００９２】本表より明らかなように、Ｚｒの代わりに
Ｈｆ，Ｃｕ，Ｔｉ，Ｍｏ，Ｗ，Ｆｅ，Ｃｒ，Ｍｎを用い
ても、またＳｉの代わりにＧｅを用いても両者を同時に
添加することによって４５０℃以上の熱処理をすること
により、電気抵抗が５μΩ・ｃｍ以下でヒロックの発生
なしとする事ができた。

【００９３】本願発明者らはこれらの組み合わせにおい
ても、それぞれの元素の添加量を変えた実験を行った
が、表１、表２のＺｒとＳｉの場合と同様に元素Ａの含
有量が０．５ａｔ％以上１．５ａｔ％以下であり，元素
Ｂの含有量が０．５ａｔ％以上１．５ａｔ％である場合
に良好な導電性薄膜が得られた。

【００９４】なお、上記Ｗ、Ｍｏ等の高融点金属元素に
おいても、実験した０．５ａｔ％以上１．５ａｔ％以
下、特に表に示す１．５ａｔ％程度でなくても、０．４
〜２．７％程度、少くとも０．５％〜２．５％の範囲内
ならば、優れた性質を有するものと判断される。

【００９５】半導体元素のＳｉやＧｅについても、０．
４〜１．７％程度、少くとも０．５％〜１．５％の範囲
内ならば優れた性質を有するものと判断される。

【００９６】特に、実験で確認した１．０％程度なら
ば、相手方元素はこれまた拡げても問題ないであろう。

【００９７】（第３の実施の形態）以下、本発明に係る
導電性薄膜材料を配線に用いた薄膜トランジスタの製造
方法の実施の形態について、図面を参照しながら説明す
る。なお、本発明の主要部は材料にあるため、図面その
ものは従来技術の製造方法の説明に使用した図１を流用
する。 （ａ）ガラス等の透光性基板１上にＳｉＯ₂ からなる下
地絶縁膜２を常圧ＣＶＤ法において４５０℃で厚さが２
００ｎｍになるように形成する。

【００９８】この後、その上面にａ−Ｓｉ（アモルファ
スシリコン）とＨ₂ （水素）を使用してプラズマＣＶＤ
装置にて２７０℃で膜厚５０ｎｍのａ−Ｓｉ膜を形成
し、エッチングにて所定の形状にパターニングする。

【００９９】更に、この基板上に形成したａ−Ｓｉを、
波長３０８ｎｍのＸｅＣｌエキシマレーザーを用いて溶
融、結晶化を行い、半導体層となるポリシリコン層３を
形成する。 （ｂ）ポリシリコン層上にＳｉＯ₂ からなるゲート絶縁
膜４をＥＣＲ−ＣＶＤ法にて３００℃で厚さ１００ｎｍ
に形成する。その後、本発明の電極材料たるＡｌ−０．
５ａｔ％Ｚｒ−０．５ａｔ％Ｓｉからなる導電膜を２０
０ｎｍの厚さに形成する。更に、このＡｌ合金膜を、フ
ォトリソグラフィーとエッチングにて所定の形状にして
ゲート電極５を形成する。 （ｃ）ポリシリコン層にイオンドーピング法にてリンや
ボロン等の不純物を注入することにより、チャンネル領
域３１をはさんでソース領域３２及びドレイン領域３３
とＬＤＤ領域を形成する。 （ｄ）ＳｉＯ₂ からなる層間絶縁膜６を３５０℃のｐ−
ＣＶＤ法にて４００ｎｍ製膜する。

【０１００】更に、この層間絶縁膜にコンタクトホール
７を開孔する。 （ｅ）Ｔｉ膜及びＡｌ膜をそれぞれ８０ｎｍ、３５０ｎ
ｍになるように形成する。更に、このＴｉ及びＡｌ膜を
各々ドライエッチングとウェットエッチングで所定の形
状に形成してソース電極７とドレイン電極８とし、ポリ
シリコンＴＦＴが完成する。

【０１０１】なお、以上の他、勿論前述の各種処理をお
こなった。

【０１０２】以上のようにして製造されたＴＦＴは、Ａ
ｌ基配線の性能が優れていることもあり、大面積高精細
画質の液晶表示装置用として非常に優れた性能を示し
た。

【０１０３】（第４の実施の形態）先の第３の実施の形
態と同様に、ゲート電極に本発明の電極材料たるＡｌ−
１．０ａｔ％Ｈｆ−１．０ａｔ％Ｓｉからなる導電膜を
２００ｎｍの厚さに形成した後、ＳｉＯ₂ からなる層間
絶縁膜６を４５０℃の常圧ＣＶＤ法にて４００ｎｍ製膜
し、以下同様の方法でポリシリコンＴＦＴを製造した。

【０１０４】本材料を使用したＴＦＴも、先の第３の実
施の形態のものと同様に優れた性能を示した。

【０１０５】（第５の実施の形態）本実施の形態は、先
の第１の実施の形と同じく金属元素としてＺｒを使用す
るのは共通するが、半導体系元素に換えて純粋な金属元
素であるＣｕを使用する点が異なる。

【０１０６】実験は、Ｚｒが１ａｔ％、Ｃｕが０．５ａ
ｔ％の場合のみ行なったが、耐ヒロック性、電気比抵
抗、ウエットエッチング性及びドライエッチング性の全
てに良好であった。

【０１０７】以上、本発明を幾つかの実施の形態に基づ
いて説明してきたが、本発明は何もこれらに限定されな
いのは勿論である。すなわち、例えば以下のようにして
もよい。 １）表に示した金属元素はＺｒ、Ｈｆ、Ｆｅ等であった
が、それらに換えて長周期律表で近い位置にあるため、
物理的、化学的性質の近い、Ｍｇ、第４周期３ａ族Ｓｃ
から１ｂ銅まで、第５周期３ａ族Ｙから８族Ｐｄまで、
第６周期４ａ族Ｈｆから８族Ｐｔまでのうちの少くとも
１つとしている。あるいは、Ｚｒ等の一部に換えて、微
量を何か他の目的と併せて添加している。

【０１０８】同じく、半導体系元素は、Ｃ、Ｓｉ、Ｐ、
Ｚｎ、Ｇａ、Ｇｅ、Ａｓ、Ｃｌ、Ｉｎ、Ｓｎ、Ｓｂ、Ｈ
ｇ、Ｔｌ、Ｐｂ、Ｂｉの少くとも１つとしている。 ２）半導体としてｐｏｌｙ−Ｓｉを用いたが単結晶Ｓ
ｉ、Ｓｉ−Ｇｅ化合物の多結晶体や単結晶体を用いてい
る。 ３）ゲート絶縁層の形成方法として、プラズマダメージ
の少ないＥＣＲ−ＣＶＤ法を用いている。

【０１０９】また、製膜方法としては、常圧ＣＶＤ、ス
パッタ、減圧ＣＶＤ法等を用いている。 ４）絶縁層として、ＴａＯｘ、Ａｌ₂ Ｏ₃ 等の絶縁膜の
積層膜を採用している。 ５）不純物注入後の熱処理に、高温かつ短時間を加える
等して、熱に弱いアルミ系配線用金属の高熱による不都
合発生を防止しつつシリコンの良好な不純物との結合、
回復を図る等している。

【０１１０】

【発明の効果】以上説明してきたように、本発明におい
ては、Ａｌ合金に添加物としてＺｒ，Ｈｆ，Ｃｕ，Ｔ
ｉ，Ｍｏ，Ｗ，Ｆｅ，Ｃｒ，Ｍｎなどの金属元素とＳ
ｉ，Ｇｅなどの半導体系元素を用いた導電性薄膜をゲー
ト配線電極として用いることにより、多数の薄膜トラン
ジスタを広いガラス基板に形成する際の高温プロセスに
おいてもヒロックを発生することがなく且つ低抵抗であ
るため、トランジスタ特性及び歩留まりのよい薄膜トラ
ンジスタを形成することができる。

【０１１１】具体的には従来技術の材料で製造したもの
と比較すると、ＴＦＴアレイの高温プロセスでのヒロッ
クの多発が生じないため、それを原因とするゲートとソ
ース間のショートや断線がなく、このため歩留まりを従
来の５０％から８０％に向上することができる。

【０１１２】また、ランタノイド、アクチノイド等一般
に高価、取扱いも困難、更に充分に処理方法も開発され
ているとは言いがたい元素を使用しないため、製造も容
易である。

【図面の簡単な説明】

【図１】 薄膜トランジスタの製造の概略工程とこれに
伴う断面の変化を示した図である。

【図２】 比抵抗と熱処理温度の関係を示す図である。

【符号の説明】

１ 透光性ガラス基板 ２ 下地絶縁膜 ３ ポリＳｉ半導体層 ３１ チャンネル領域 ３２ ソース領域 ３３ ドレイン領域 ４ ゲート絶縁膜（ＳｉＯ₂ ） ５ ゲート電極（Ａｌ及びＡｌ合金またはＴａ） ６ 層間絶縁膜（ＳｉＯ₂ ） ７ コンタクトホール ８ ソース電極（Ａｌ／Ｔｉ） ９ ドレイン電極

フロントページの続き Ｆターム(参考） 2H092 HA06 JA24 JA37 KA04 KA05 KA10 MA05 MA07 MA13 MA18 MA19 MA27 MA30 NA29 PA01 4M104 AA01 AA08 AA09 BB02 BB03 BB14 BB38 BB39 BB40 CC05 DD37 DD43 DD55 DD79 FF13 FF22 GG09 GG14 GG16 HH03 HH16 HH20 5F033 HH09 LL09 VV06 VV15 WW01 WW04 XX16 5F110 AA26 BB01 DD02 DD13 EE03 EE06 EE11 FF02 GG02 GG13 HJ13 PP03 QQ04

Claims (11)

【特許請求の範囲】
1. 【請求項１】 Ａｌと固溶もしくは結合して合金を形成
   してヒロックやボイドの発生防止を行う半導体系元素
   と、 Ａｌ合金の結晶粒界に偏析してヒロックやボイド発生を
   防止する金属元素とを含むことを特徴とするＡｌを主成
   分とする導電性薄膜材料。
2. 【請求項２】 前記金属元素は、 Ｍｇ、第４周期３ａ族Ｓｃから１ｂ族銅まで、第５周期
   ３ａ族Ｙから８族Ｐｄまで、第６周期４ａ族Ｈｆから８
   族Ｐｔまでのうちの少くとも１つであり、 前記半導体系元素は、 Ｃ、Ｓｉ、Ｐ、Ｚｎ、Ｇａ、Ｇｅ、Ａｓ、Ｃｄ、Ｉｎ、
   Ｓｎ、Ｓｂ、Ｈｇ、Ｔｌ、Ｐｂ、Ｂｉの少くとも１つで
   あることを特徴とする請求項１記載の導電性薄膜材料。
3. 【請求項３】 前記金属元素が、 Ｚｒ，Ｈｆ，Ｃｕ，Ｔｉ，Ｍｏ，Ｗ，Ｆｅ，Ｃｒ及びＭ
   ｎ中から選ばれた少くとも１種の元素であり、 前記半導体系元素が、 Ｓｉ及びＧｅ中から選ばれた少くとも１種の元素である
   ことを特徴とする請求項１若しくは請求項２記載のＡｌ
   を主成分とする導電性薄膜材料。
4. 【請求項４】 Ｔｉ、Ｃｕを除く前記金属元素を０．４
   ａｔ％以上２．７ａｔ％以下含有し、 前記半導体系元素を０．４ａｔ％以上１．７ａｔ％以下
   含有していることを特徴とする請求項１、請求項２若し
   くは請求項３記載のＡｌを主成分とする導電性薄膜材
   料。
5. 【請求項５】 前記金属元素としてＴｉを０．５５ａｔ
   ％以下若しくは１．２ａｔ％以上２．５ａｔ％以下含有
   し、 前記半導体系元素を０．４ａｔ％以上１．７ａｔ％以下
   含有していることを特徴とする請求項１若しくは請求項
   ２記載のＡｌを主成分とする導電性薄膜材料。
6. 【請求項６】 前記金属元素としてＣｕを０．７５ａｔ
   ％以上２．１５ａｔ％以下含有し、 前記半導体系元素を０．４ａｔ％以上１．７ａｔ％以下
   含有していることを特徴とする請求項１若しくは請求項
   ２記載のＡｌを主成分とする導電性薄膜材料。
7. 【請求項７】 前記金属元素として、 Ｚｒを０．４ａｔ％以上１．７ａｔ％以下含有し、 前記半導体系元素として、 Ｓｉを０．４ａｔ％以上１．７ａｔ％含有していること
   を特徴とする請求項１、請求項２若しくは請求項３記載
   のＡｌを主成分とする導電性薄膜材料。
8. 【請求項８】 前記金属元素として、 Ｚｒを０．４ａｔ％以上１．７ａｔ％以下含有し、 前記半導体系元素の役を担う元素として、 Ｃｕを０．１ａｔ％以上１ａｔ％以下含有していること
   を特徴とする請求項１記載の導電性薄膜材料。
9. 【請求項９】 請求項１、請求項２、請求項３、請求項
   ４、請求項５、請求項６、請求項７若しくは請求項８記
   載のＡｌを主成分とする導電性薄膜材料を４００℃以上
   に曝して、Ａｌを主成分とする各原料元素相互若しくは
   Ａｌを主成分とする合金金素の粒界相互の接触を良好な
   らしめたことにより、その電気比抵抗が１０μΩ・ｃｍ
   以下であることを特徴とする基板に形成された薄膜トラ
   ンジスタ用の導電性薄膜材料。
10. 【請求項１０】 請求項１、請求項２、請求項３、請求
    項４、請求項５、請求項６、請求項７、請求項８若しく
    は請求項９記載のＡｌを主成分とする導電性薄膜材料を
    ４００℃以上に曝して、Ａｌを主成分とする各原料元素
    相互若しくはＡｌを主成分とする合金金素の粒界相互の
    接触を良好ならしめたことにより、その電気比抵抗が５
    μΩ・ｃｍ以下であることを特徴とする基板に形成され
    た薄膜トランジスタ用の導電性薄膜材料。
11. 【請求項１１】 材料は、 請求項１、請求項２、請求項３、請求項４、請求項５、
    請求項６、請求項７、請求項８、請求項９若しくは請求
    項１０記載のＡｌを主成分とする導電性薄膜材料であ
    り、 幅は、 ４μｍ以下であることを特徴とする基板上にパターン形
    成された薄膜トランジスタ用の配線。