TW202028105A - 奈米雙晶結構 - Google Patents

奈米雙晶結構 Download PDF

Info

Publication number
TW202028105A
TW202028105A TW108101986A TW108101986A TW202028105A TW 202028105 A TW202028105 A TW 202028105A TW 108101986 A TW108101986 A TW 108101986A TW 108101986 A TW108101986 A TW 108101986A TW 202028105 A TW202028105 A TW 202028105A
Authority
TW
Taiwan
Prior art keywords
nano twin
twin structure
substrate
nano
patent application
Prior art date
Application number
TW108101986A
Other languages
English (en)
Other versions
TWI731293B (zh
Inventor
何政恩
黃保欽
楊政憲
李承宇
Original Assignee
元智大學
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 元智大學 filed Critical 元智大學
Priority to TW108101986A priority Critical patent/TWI731293B/zh
Priority to CN201910609449.0A priority patent/CN111463185B/zh
Priority to US16/705,138 priority patent/US11439007B2/en
Publication of TW202028105A publication Critical patent/TW202028105A/zh
Application granted granted Critical
Publication of TWI731293B publication Critical patent/TWI731293B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Composite Materials (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一種奈米雙晶結構，沉積於基底的表面上。所述奈米雙晶結構包括至少一區塊，且所述區塊含有多個奈米雙晶。每一奈米雙晶具有面心立方晶體結構。所述多個奈米雙晶沿[111]晶軸方向進行堆疊。所述奈米雙晶結構的少於50%的表面以(111)面作為擇優取向。

Description

奈米雙晶結構
本發明是有關於一種奈米雙晶結構。
一般來說，金屬材料的機械強度會隨著其晶粒尺寸的縮小而提高。特別是，當晶粒尺寸縮小至奈米（nanometer）等級時，金屬材料可具有高硬度（hardness）及低楊氏係數（Young’s modulus）等材料特性。奈米雙晶銅（nanotwinned Cu）是目前已發展出來的奈米等級雙晶結構材料，其具有抗電遷移（electromigration）、抗熱疲勞（thermal fatigue）、高機械強度（例如：拉伸強度及硬度）、良好的導電性（conductivity）、高耐腐蝕性（(corrosion behavior）、良好的散熱性（heat dissipation)、及良好的熱穩定性（thermal stability）等。因此，奈米雙晶銅正被積極評估可用來取代一般電鍍銅於鍍通孔（plating through hole，PTH）、通孔/盲孔填充（through-/blind-hole filling）、矽晶穿孔（through silicon via，TSV）填充或導線（interconnect）結構等領域的應用。
然而，以電鍍（electroplating）製造奈米雙晶銅往往需靠脈衝電鍍（pulse electroplating）方式鍍製，此種製造技術成本高昂，且較電鍍效率較差。此外，脈衝方式也僅能製造出細小而無規則性的奈米雙晶結構。在習知技術中，藉由直流（direct current，DC）電鍍方式則需搭配陰極待鍍物或電鍍液的旋轉及底材特殊晶種層（seed layer）的限制，並且主要僅能鍍製出排列整齊的具有(111)面的奈米雙晶結構。基於以上限制，奈米雙晶銅較難全面實於現行工業中。
本發明提供一種奈米雙晶結構，其少於50%的表面以(111)面作為擇優取向。
本發明的奈米雙晶結構沉積於基底的表面上，其包括至少一區塊（domain），其中所述區塊含有多個奈米雙晶，且每一奈米雙晶具有面心立方（faced-centered cubic，FCC）晶體結構，所述多個奈米雙晶沿[111]晶軸方向進行堆疊，且所述奈米雙晶結構的少於50%的表面以(111)面作為擇優取向。
在本發明的奈米雙晶結構的一實施例中，所述奈米雙晶結構包括多個所述區塊，且相鄰的所述區塊的[111]晶軸例如實質上互相平行。
在本發明的奈米雙晶金屬結構的一實施例中，所述奈米雙晶金屬結構包括多個所述區塊，且相鄰的所述區塊的[111]晶軸例如不互相平行。
在本發明的奈米雙晶結構的一實施例中，所述奈米雙晶結構的材料例如為金、鈀、銀、鉑、銅、鐵、銦、鎳、鉛或上述元素之組合。
在本發明的奈米雙晶結構的一實施例中，所述奈米雙晶結構的材料更包括鋅、鎢、鈷、磷、鈦、鉍、錫或上述元素之組合。
在本發明的奈米雙晶結構的一實施例中，所述區塊的形狀例如為多角形、柱狀、橢圓形或其組合。
在本發明的奈米雙晶結構的一實施例中，所述奈米雙晶結構例如設置於基板上。
在本發明的奈米雙晶結構的一實施例中，所述基板例如為導電基板。
在本發明的奈米雙晶結構的一實施例中，所述導電基板例如為金屬基板或石墨基板。
在本發明的奈米雙晶結構的一實施例中，所述基板例如為絕緣基板，且所述奈米雙晶結構與所述絕緣基板之間設置有導電層。
在本發明的奈米雙晶結構的一實施例中，所述絕緣基板例如為印刷電路板、矽基板、化合物半導體基板、玻璃基板、石英基板、塑膠基板或上述之組合。
在本發明的奈米雙晶結構的一實施例中，所述奈米雙晶結構例如設置於基板的開孔中，且所述奈米雙晶結構與所述開孔的孔壁之間例如設置有導電層。
在本發明的奈米雙晶結構的一實施例中，所述開孔例如為通孔或盲孔。
在本發明的奈米雙晶結構的一實施例中，更包括設置於所述奈米雙晶結構與所述導電層之間的過渡層，其中所述過渡層包含雜晶粒或所述奈米雙晶與雜晶粒的組合。
在本發明的奈米雙晶結構的一實施例中，所述過渡層的厚度例如不超過500微米。
在本發明的奈米雙晶結構的一實施例中，所述導電層的材料例如為碳、金、鈀、銀、鉑、銅、鐵、鈷、鎳、磷、鈦、鎢、錫、鉛、鉍、銦、鋅、上述元素之組合或銦錫氧化物（indium tin oxide，ITO）。
基於上述，在本發明的奈米雙晶結構中，少於50%的表面以(111)面作為擇優取向。當本發明的奈米雙晶結構應用於鍍通孔、通孔/盲孔填充物、矽晶穿孔填充物、導線結構或散熱元件等時，由本發明實施例的奈米雙晶結構所形成的構件可具有抗電遷移特性、高機械強度及良好的散熱能力。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
本發明實施例的奈米雙晶結構可應用於現行的各種電子元件中。舉例來說，本發明實施例的奈米雙晶結構可用以形成作為電子封裝體的連接構件之金屬導電柱、導線、內連線結構、鍍通孔、通孔/盲孔填充物、矽晶穿孔填充物、GaN穿孔（through-GaN via）填充物、玻璃穿孔（through-glass-via，TGV）填充物、重佈線層（redistribution layer，RDL）或散熱元件等。如此一來，由本發明實施例的奈米雙晶結構所形成的構件可具有抗電遷移特性、高機械強度及良好之散熱能力。
本實施例的奈米雙晶結構可藉由直流電鍍、脈衝電鍍、脈衝-反脈衝電鍍、超音波電鍍、高速擺盪電鍍、電磁旋轉電鍍等方式來形成，且無特定陽極的需求。此外，電鍍時所使用的電鍍液可為有機酸或無機酸，例如：硫酸、甲基磺酸或其混合物。此外，電鍍液中還可含有添加劑，例如：明膠、表面活性劑及雙晶生長劑等。電鍍時的電流密度例如介於0.05 A/dm2 （ASD）至100 A/dm2 之間。以下將對本發明實施例的奈米雙晶結構進行詳細的說明。
第一實施例
在本實施例中，奈米雙晶結構沉積於基底的表面上。奈米雙晶結構包括多個區塊，每一區塊含有沿[111]晶軸方向進行堆疊的多個奈米雙晶，且至少一部分相鄰的區塊之[111]晶軸實質上互相平行。也就是說，在本實施例的奈米雙晶結構中，可以是全部的相鄰的區塊的[111]晶軸皆為實質上互相平行，或者可以是一部分的相鄰的區塊的[111]晶軸為實質上互相平行，而其它的相鄰的區塊的[111]晶軸不互相平行。這些區塊的形狀可以是多角形、柱狀、橢圓形或其組合。此外，奈米雙晶結構的表面並未以(111)面作為擇優取向。奈米雙晶的材料可為銅、金、鈀、銀、鉑、銅、鐵、銦、鎳、鉛或上述元素之組合，且其中亦可混雜微量元素（例如：鋅、鎢、鈷、磷、鈦、鉍、錫等）。當奈米雙晶的材料為銅時，一般稱為奈米雙晶銅。
在本實施例中，奈米雙晶結構設置（沉積）於絕緣基板上，且奈米雙晶結構與絕緣基板之間設置有導電層。絕緣基板例如是印刷電路板（包括介電層以及設置於其中的線路層）、矽基板、化合物半導體基板（例如：III-V族元素半導體基板）、玻璃基板、石英基板、塑膠基板或上述之組合。導電層的材料例如是碳、金、鈀、銀、鉑、銅、鐵、鈷、鎳、磷、鈦、鎢、錫、鉛、鉍、銦、鋅或上述元素之組合，或者導電層的材料也可以是其它具導電性材料，例如：銦錫氧化物（indium tin oxide，ITO）。
此外，在本實施例中，奈米雙晶結構與導電層之間具有過渡層（transition layer），且過渡層包含雜晶粒或同時包含雜晶粒與奈米雙晶，但本發明不限於此。在其它實施例中，奈米雙晶結構與導電層之間也可不具有過渡層。一般來說，過渡層的厚度不超過500微米。
特別一提的是，在其它實施例中，上述的奈米雙晶結構也可以設置於導電基板上並與導電基板接觸，而不需要額外設置導電層。導電基板例如是金屬基板或石墨基板。
圖1A為依照本發明第一實施例的奈米雙晶結構的立體示意圖。圖1B為本發明第一實施例的奈米雙晶結構影像，此影像是藉由聚焦離子束顯微鏡所拍攝。圖1C為圖1B中的其中一個區塊的放大圖。圖1D為圖1C所示的區塊之反極圖。
請同時參照圖1A、圖1B、圖1C與圖1D，本實施例的奈米雙晶結構100為奈米雙晶銅結構，其設置（沉積）於印刷電路板102上，且奈米雙晶結構100與印刷電路板102之間設置有導電層104。此外，奈米雙晶結構100與導電層104之間具有過渡層106。在圖1A中，為了使圖示清楚呈現奈米雙晶結構，省略了印刷電路板102、導電層104與過渡層106。
奈米雙晶結構100包括多個柱狀區塊108。這些區塊108含有多個沿[111]晶軸方向進行堆疊的奈米雙晶銅。如圖1A與圖1C所示，在每一個區塊108中，奈米雙晶銅的雙晶皆沿[111]晶軸方向進行堆疊，且雙晶間的夾角約為60°（亦即å3雙晶界）。
此外，在奈米雙晶結構100中，相鄰的區塊108之間具有晶界112。在奈米雙晶結構100的這些區塊108中，至少一部分的相鄰的區塊108的[111]晶軸互相平行或實質上互相平行。舉例來說，由圖1A可以看出，位於左側的兩個區塊108的[111]晶軸實質上互相平行。此外，在奈米雙晶結構100的這些區塊108中，也包含了[111]晶軸不互相平行的區塊108。舉例來說，由圖1A可以看出，位於左側的區塊108與位於右側的區塊108的[111]晶軸彼此不互相平行。
另外，由圖1D的反極圖可以看出，奈米雙晶結構100的區塊108的表面以(101)面作為擇優取向。由於在奈米雙晶結構100中，每個區塊108具有實質上相同的結構，因此使得奈米雙晶結構100的整個表面以(101)面作為擇優取向（非以(111)面作為擇優取向），其不同於一般的奈米雙晶銅結構（整個表面的50%以上以(111)面作為擇優取向）。
如前文所述，當印刷電路板102替換為導電基板時，則可省略導電層104而使得奈米雙晶結構100與導電基板接觸，且奈米雙晶結構100與導電基板之間不具有過渡層106。
第二實施例
在本實施例中，奈米雙晶結構沉積於基底的表面上。奈米雙晶結構包括多個區塊，每一區塊含有沿[111]晶軸堆疊的多個奈米雙晶，且相鄰的區塊的[111]晶軸不互相平行。這些區塊的形狀可以是多角形、柱狀、橢圓形或其組合。此外，奈米雙晶結構的表面並未以(111)面作為擇優取向。奈米雙晶的材料可為金、鈀、銀、鉑、銅、鐵、銦、鎳、鉛或上述元素之組合，且其中可混雜微量元素（例如：鋅、鎢、鈷、磷、鈦、鉍、錫等）。
在本實施例中，奈米雙晶結構設置（沉積）於導電基板上並與導電基板接觸，且奈米雙晶結構與導電基板之間不具有過渡層。導電基板例如是金屬基板或石墨基板。
在其它實施例中，上述的奈米雙晶結構也可以設置（沉積）於絕緣基板上，且奈米雙晶結構與絕緣基板之間設置有導電層。絕緣基板例如是印刷電路板（包括介電層以及設置於其中的線路層）、矽基板、化合物半導體基板（例如：III-V族元素半導體基板）、玻璃基板、石英基板、塑膠基板或上述之組合。導電層的材料例如是碳、金、鈀、銀、鉑、銅、鐵、鈷、鎳、磷、鈦、鎢、錫、鉛、鉍、銦、鋅或上述元素之組合，或者導電層的材料也可以是其它具導電性材料，例如：銦錫氧化物。
圖2A為依照本發明第二實施例的奈米雙晶結構之電子背向散射繞射的IQ影像疊合雙晶界圖。圖2B為圖2A中的第一區塊的反極圖。圖2C為圖2A中的第二區塊的反極圖。
請同時參照圖2A、圖2B與圖2C，本實施例的奈米雙晶結構200為奈米雙晶銅金屬結構，其設置（沉積）於金屬基板206上並與金屬基板206接觸。
奈米雙晶結構200包括2個柱狀區塊（例如：第一區塊202與第二區塊204）。第一區塊202與第二區塊204之間具有晶界208。第一區塊202與第二區塊204各自含有沿[111]晶軸方向進行堆疊的多個奈米雙晶銅。在第一區塊202中，奈米雙晶銅的雙晶平面202a沿[111]晶軸方向進行堆疊，亦即這些奈米雙晶銅沿[111]晶軸方向進行堆疊。在第二區塊204中，奈米雙晶銅的雙晶平面204a沿[111]晶軸方向進行堆疊，亦即這些奈米雙晶銅沿[111]晶軸方向進行堆疊。此外，由圖2A可以明顯看出，第一區塊202的[111]晶軸與第二區塊204的[111]晶軸互相不平行。
由圖2B的第一區塊202的反極圖以及圖2C的第二區塊204的反極圖可以看出，第一區塊202的整個表面以及第二區塊204的整個表面皆未以(111)面作為擇優取向，其不同於一般的奈米雙晶結構（整個表面的50%以上以(111)面作為擇優取向）。
如前文所述，在其它實施例中，當金屬基板206替換為絕緣基板時，則奈米雙晶結構200與絕緣基板之間設置有導電層，且奈米雙晶結構200與導電層之間可具有過渡層。
第三實施例
在本實施例中，前述的奈米雙晶結構除了設置（沉積）於基板的表面上之外，還可設置（沉積）於基板的開孔中。舉例來說，基板例如是包括介電層以及設置於其中的線路層的印刷電路板，而基板中的開孔例如是形成於介電層中用以製作導通元件的開孔（例如：通孔或盲孔）。
圖3A為依照本發明實施例的具有奈米雙晶結構的盲孔的剖面示意圖。圖3B為依照本發明實施例的具有奈米雙晶結構的盲孔的橫截面影像，此影像是藉由聚焦離子束顯微鏡所拍攝。請同時參照圖3A與圖3B，奈米雙晶結構300設置（沉積）於基板302的表面上以及基板302的開孔中。詳細地說，基板302可包括底材302a、位於底材302a上的金屬箔302b（例如：銅箔）與位於金屬箔302b上的介電層302c，其中介電層302c中具有用以製作導通元件的開孔304（盲孔）。此外，介電層302c的表面上、開孔304的側壁上以及底部處（開孔304所暴露出的金屬箔302b上）均設置有導電層306。奈米雙晶結構300具有第一部分300a與第二部分300b。奈米雙晶結構300可具有與奈米雙晶結構100或奈米雙晶結構200相同的結構。奈米雙晶結構300的第一部分300a可如同第一實施例設置於介電層302c的表面上的導電層306上，且奈米雙晶結構300的第二部分300b可設置於開孔304中的導電層306上。導電層306例如與導電層104相同。奈米雙晶結構300的第二部分300b中鄰近金屬箔302b的部分可如同第二實施例而設置於金屬箔302b上，亦即金屬箔302b可直接作為導電層。
在開孔304為盲孔的實施例中，奈米雙晶結構300的第二部分300b不會與金屬箔302b接觸，因此奈米雙晶結構300的第二部分300b的下部則設置於盲孔底部處的介電層302c上，且與介電層302c之間具有導電層。
第四實施例
本實施例的奈米雙晶結構可如同前文所述而設置（沉積）在各種基板上。在本實施例中，奈米雙晶結構沉積於基底的表面上。奈米雙晶結構包括多個區塊，每一區塊含有沿[111]晶軸方向進行堆疊的多個奈米雙晶，且相鄰的區塊的[111]晶軸可實質上互相平行或不互相平行。這些區塊的形狀可以是多角形、柱狀、橢圓形或其組合。此外，奈米雙晶結構的少於50%的表面以(111)面作為擇優取向。奈米雙晶的材料可為金、鈀、銀、鉑、銅、鐵、銦、鎳、鉛或上述元素之組合，且其中可混雜微量元素（例如：鋅、鎢、鈷、磷、鈦、鉍、錫等）。
圖4A為依照本發明第四實施例的奈米雙晶結構，此影像係藉由聚焦離子束顯微鏡所拍攝之。圖4B為圖4A中的第一區塊的反極圖。圖4C為圖4A中的第二區塊的反極圖。
請同時參照圖4A、圖4B與圖4C，本實施例的奈米雙晶結構400為奈米雙晶銅金屬結構，其設置（沉積）於印刷電路板402上，且奈米雙晶結構400與印刷電路板402之間設置有導電層404。此外，奈米雙晶結構400與導電層404之間具有過渡層406。印刷電路板402、導電層404以及過渡層406分別與印刷電路板102、導電層104以及過渡層106相同，於此不另行贅述。
奈米雙晶結構400包括多個柱狀區塊（包括多個第一區塊407與至少一個第二區塊408）。第一區塊407與第二區塊408之間以及各第一區塊407之間具有晶界409。第一區塊407與第二區塊408各自含有沿[111]晶軸方向進行堆疊的多個奈米雙晶銅，即奈米雙晶銅的雙晶平面410沿[111]晶軸方向進行堆疊。第一區塊407的[111]晶軸與第二區塊408的[111]晶軸可實質上互相平行或不互相平行。
此外，由圖4B的第一區塊407的反極圖以及圖4C的第二區塊408的反極圖可以看出，第一區塊407的整個表面未以(111)面作為擇優取向，而第二區塊408的表面則以(111)面作為擇優取向，且使得奈米雙晶結構400的少於50%的表面以(111)面作為擇優取向，因此不同於一般的奈米雙晶結構（整個表面的50%以上以(111)面作為擇優取向）。
綜上所述，在本發明的奈米雙晶結構中，少於50%的表面以(111)面作為擇優取向。當本發明的奈米雙晶結構應用於電子封裝體的連接構件之金屬導電柱、導線、內連線結構、鍍通孔、通孔/盲孔填充物、矽晶穿孔填充物、GaN穿孔填充物、玻璃穿孔填充物、重佈線層或散熱元件等時，所形成的構件可具有良好的抗電遷移特性、高機械強度以及良好之散熱特性。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100、200、300、400:奈米雙晶結構 102、402:印刷電路板 104、306、404:導電層 106、406:過渡層 108、202、204、407、408:區塊 110、202a、204a、410:雙晶平面 112、208、409:晶界 206:導電基板 300a:第一部分 300b:第二部分 302:基板 302a:底材 302b:金屬箔 302c:介電層 304:開孔
圖1A為依照本發明第一實施例的奈米雙晶結構的立體示意圖。 圖1B為本發明第一實施例的奈米雙晶結構的聚焦離子束（focused ion beam，FIB）影像圖。 圖1C為圖1B中的區塊的放大圖。 圖1D為圖1C所示的區塊的反極圖（inverse pole figure，IPF）。 圖2A為依照本發明第二實施例的奈米雙晶結構的電子背向散射繞射（electron backscatter diffraction，EBSD）之影像特性（image quality，IQ）疊合雙晶界（twin boundaries）分佈圖。 圖2B為圖2A中的第一區塊的反極圖。 圖2C為圖2A中的第二區塊的反極圖。 圖3A為依照本發明實施例的具有奈米雙晶結構的盲孔的剖面示意圖。 圖3B為依照本發明第三實施例的具有奈米雙晶結構的盲孔的由聚焦離子束顯微鏡所拍攝的影像。 圖4A為依照本發明第四實施例的奈米雙晶結構的電子背向散射繞射之影像特性疊合雙晶界分佈圖。 圖4B為圖4A中的第一區塊的反極圖。 圖4C為圖4A中的第二區塊的反極圖。
100:奈米雙晶結構
108:區塊
110:雙晶平面
112:晶界

Claims (19)

  1. 一種奈米雙晶結構，沉積於基底的表面上，所述奈米雙晶結構包括至少一區塊，且所述區塊含有多個奈米雙晶，其中每一奈米雙晶具有面心立方晶體結構，所述多個奈米雙晶沿[111]晶軸方向進行堆疊，且所述奈米雙晶結構的少於50%的表面以(111)面作為擇優取向。
  2. 如申請專利範圍第1項所述的奈米雙晶結構，其中所述奈米雙晶結構包括多個所述區塊，且相鄰的所述區塊的[111]晶軸實質上互相平行。
  3. 如申請專利範圍第1項所述的奈米雙晶結構，其中所述奈米雙晶結構包括多個所述區塊，且相鄰的所述區塊的[111]晶軸不互相平行。
  4. 如申請專利範圍第1項所述的奈米雙晶結構，其中所述奈米雙晶的材料包括金、鈀、銀、鉑、銅、鐵、銦、鎳、鉛或上述元素之組合。
  5. 如申請專利範圍第4項所述的奈米雙晶結構，其中所述奈米雙晶的材料更包括鋅、鎢、鈷、磷、鈦、鉍、錫或上述元素之組合。
  6. 如申請專利範圍第1項所述的奈米雙晶結構，其中所述區塊的形狀包括多角形、柱狀、橢圓形或其組合。
  7. 如申請專利範圍第1項所述的奈米雙晶結構，其中所述奈米雙晶結構設置於基板上。
  8. 如申請專利範圍第7項所述的奈米雙晶結構，其中所述基板包括導電基板。
  9. 如申請專利範圍第8項所述的奈米雙晶結構，其中所述導電基板包括金屬基板或石墨基板。
  10. 如申請專利範圍第7項所述的奈米雙晶結構，其中所述基板包括絕緣基板，且所述奈米雙晶結構與所述絕緣基板之間設置有導電層。
  11. 如申請專利範圍第10項所述的奈米雙晶結構，其中所述絕緣基板包括印刷電路板、矽基板、化合物半導體基板、玻璃基板、石英基板、塑膠基板或上述之組合。
  12. 如申請專利範圍第10項所述的奈米雙晶結構，其中所述導電層的材料包括碳、金、鈀、銀、鉑、銅、鐵、鈷、鎳、磷、鈦、鎢、錫、鉛、鉍、銦、鋅、上述元素之組合或銦錫氧化物。
  13. 如申請專利範圍第10項所述的奈米雙晶結構，更包括過渡層，設置於所述奈米雙晶結構與所述導電層之間，其中所述過渡層包含雜晶粒或所述奈米雙晶與雜晶粒的組合。
  14. 如申請專利範圍第13項所述的奈米雙晶結構，其中所述過渡層的厚度不超過500微米。
  15. 如申請專利範圍第1項所述的奈米雙晶結構，其中所述奈米雙晶結構設置於基板的開孔中，且所述奈米雙晶結構與所述開孔的孔壁之間設置有導電層。
  16. 如申請專利範圍第15項所述的奈米雙晶結構，其中所述導電層的材料包括碳、金、鈀、銀、鉑、銅、鐵、鈷、鎳、磷、鈦、鎢、錫、鉛、鉍、銦、鋅、上述元素之組合或銦錫氧化物。
  17. 如申請專利範圍第15項所述的奈米雙晶結構，其中所述開孔包括通孔或盲孔。
  18. 如申請專利範圍第15項所述的奈米雙晶結構，更包括過渡層，設置於所述奈米雙晶結構與所述導電層之間，其中所述過渡層包含雜晶粒或所述奈米雙晶與雜晶粒的組合。
  19. 如申請專利範圍第18項所述的奈米雙晶結構，其中所述過渡層的厚度不超過500微米。
TW108101986A 2019-01-18 2019-01-18 奈米雙晶結構 TWI731293B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW108101986A TWI731293B (zh) 2019-01-18 2019-01-18 奈米雙晶結構
CN201910609449.0A CN111463185B (zh) 2019-01-18 2019-07-08 纳米双晶结构
US16/705,138 US11439007B2 (en) 2019-01-18 2019-12-05 Nanotwinned structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108101986A TWI731293B (zh) 2019-01-18 2019-01-18 奈米雙晶結構

Publications (2)

Publication Number Publication Date
TW202028105A true TW202028105A (zh) 2020-08-01
TWI731293B TWI731293B (zh) 2021-06-21

Family

ID=71608450

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108101986A TWI731293B (zh) 2019-01-18 2019-01-18 奈米雙晶結構

Country Status (3)

Country Link
US (1) US11439007B2 (zh)
CN (1) CN111463185B (zh)
TW (1) TWI731293B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI746383B (zh) * 2021-03-05 2021-11-11 國立陽明交通大學 摻雜金屬元素的奈米雙晶銅金屬層、包含其之基板及其製備方法
TWI753798B (zh) * 2021-03-16 2022-01-21 財團法人工業技術研究院 基底穿孔結構及其製造方法、重佈線層結構及其製造方法
TWI789864B (zh) * 2021-08-09 2023-01-11 國立陽明交通大學 電性連接結構及其製備方法
TWI803984B (zh) * 2021-09-22 2023-06-01 樂鑫材料科技股份有限公司 金屬薄膜表面奈米孿晶結構及其形成方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI686518B (zh) * 2019-07-19 2020-03-01 國立交通大學 具有奈米雙晶銅之電連接結構及其形成方法
US11901585B2 (en) * 2019-11-23 2024-02-13 Apple Inc. Nanotwin copper components
TWI709667B (zh) * 2019-12-06 2020-11-11 添鴻科技股份有限公司 奈米雙晶銅金屬層及其製備方法及包含其的基板
US20220108975A1 (en) * 2020-10-05 2022-04-07 Stmicroelectronics S.R.L. Silver nanoparticles synthesis method for low temperature and pressure sintering
TWI756106B (zh) * 2021-04-15 2022-02-21 樂鑫材料科技股份有限公司 固晶接合結構及其形成方法
CN115812002A (zh) * 2021-07-15 2023-03-17 北京科技大学 在陶瓷涂层中形成具有可调体积分数的纳米孪晶区
TWI819339B (zh) 2021-07-20 2023-10-21 樂鑫材料科技股份有限公司 接合結構的形成方法
US11973034B2 (en) * 2021-08-25 2024-04-30 Applied Materials, Inc. Nanotwin copper materials in semiconductor devices
CN115786997B (zh) * 2021-09-10 2023-08-25 宁德时代新能源科技股份有限公司 电解铜箔及其制备方法、负极极片、二次电池
CN114875461B (zh) * 2022-04-21 2023-05-26 中国科学院深圳先进技术研究院 一种纳米孪晶铜电镀液、电镀方法、纳米孪晶铜材料及应用
TWI810087B (zh) * 2022-10-11 2023-07-21 欣興電子股份有限公司 具有低晶界密度的電路板和其形成方法
CN115802598B (zh) * 2023-01-31 2023-10-31 博睿光电(泰州)有限公司 一种陶瓷基板及其制作方法和应用

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001011685A (ja) 1999-06-30 2001-01-16 Mitsui Mining & Smelting Co Ltd 電解銅箔およびその製造方法
TWI223867B (en) * 2001-10-26 2004-11-11 Applied Materials Inc Method for forming a metal interconnect on a substrate
CN1234914C (zh) 2002-11-01 2006-01-04 中国科学院金属研究所 一种超高强度超高导电性纳米孪晶铜材料及制备方法
AU2003275517A1 (en) 2002-11-01 2004-05-25 Institute Of Metal Research Chinese Academy Of Sciences A nano icrystals copper material with super high strength and conductivity and method of preparing thereof
CN100503880C (zh) 2007-03-08 2009-06-24 复旦大学 一种纳米尺度孪晶铜薄膜的制备方法
CN102400188B (zh) 2010-09-10 2014-10-22 中国科学院金属研究所 一种<111>织构纳米孪晶Cu块体材料及制备方法
US8557507B2 (en) 2010-11-05 2013-10-15 California Institute Of Technology Fabrication of nano-twinned nanopillars
KR101255548B1 (ko) 2011-02-24 2013-04-17 한양대학교 에리카산학협력단 나노쌍정 구조가 형성된 구리재료의 형성방법
TWI419985B (zh) * 2011-10-11 2013-12-21 Nat Univ Tsing Hua 高密度雙晶金屬薄膜的製作方法
TWI432613B (zh) * 2011-11-16 2014-04-01 Univ Nat Chiao Tung 電鍍沉積之奈米雙晶銅金屬層及其製備方法
TWI476878B (zh) * 2012-05-10 2015-03-11 Univ Nat Chiao Tung 包含有具優選方向成長之ＣｕＳｎ晶粒之電性連接結構及其製備方法
TWI455663B (zh) * 2012-10-16 2014-10-01 Univ Nat Chiao Tung 具有雙晶銅線路層之電路板及其製作方法
TWI490962B (zh) * 2013-02-07 2015-07-01 Univ Nat Chiao Tung 電性連接結構及其製備方法
TWI521104B (zh) * 2014-05-02 2016-02-11 國立交通大學 奈米雙晶鎳金屬層、其製備方法、及包含其之電性連接結構、基板及封裝結構
TWI507548B (zh) * 2014-07-24 2015-11-11 Univ Nat Chiao Tung 具有優選排列方向之金膜、其製備方法、及包含其之接合結構
TWI545231B (zh) * 2014-12-11 2016-08-11 國立交通大學 具有大晶粒之銅薄膜、包含其之銅箔基板、以及該銅箔基板之製備方法
CN106298634A (zh) * 2015-05-15 2017-01-04 中国科学院金属研究所 一种定向生长纳米孪晶铜的通孔填充方法及其应用
CN106876294A (zh) * 2017-03-03 2017-06-20 中国科学院上海微系统与信息技术研究所 纳米孪晶铜布线层的制备方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI746383B (zh) * 2021-03-05 2021-11-11 國立陽明交通大學 摻雜金屬元素的奈米雙晶銅金屬層、包含其之基板及其製備方法
TWI753798B (zh) * 2021-03-16 2022-01-21 財團法人工業技術研究院 基底穿孔結構及其製造方法、重佈線層結構及其製造方法
US12087665B2 (en) 2021-03-16 2024-09-10 Industrial Technology Research Institute Through substrate via structure and manufacturing method thereof, redistribution layer structure and manufacturing method thereof
TWI789864B (zh) * 2021-08-09 2023-01-11 國立陽明交通大學 電性連接結構及其製備方法
TWI803984B (zh) * 2021-09-22 2023-06-01 樂鑫材料科技股份有限公司 金屬薄膜表面奈米孿晶結構及其形成方法

Also Published As

Publication number Publication date
US20200236782A1 (en) 2020-07-23
TWI731293B (zh) 2021-06-21
CN111463185B (zh) 2022-03-08
CN111463185A (zh) 2020-07-28
US11439007B2 (en) 2022-09-06

Similar Documents

Publication Publication Date Title
TWI731293B (zh) 奈米雙晶結構
TWI490962B (zh) 電性連接結構及其製備方法
TWI432613B (zh) 電鍍沉積之奈米雙晶銅金屬層及其製備方法
KR102433117B1 (ko) 나노-트윈 구리 층, 이를 제조하는 방법, 그리고 이를 포함하는 기판
TWI455663B (zh) 具有雙晶銅線路層之電路板及其製作方法
TWI521104B (zh) 奈米雙晶鎳金屬層、其製備方法、及包含其之電性連接結構、基板及封裝結構
US20030025182A1 (en) Metal article coated with tin or tin alloy under tensile stress to inhibit whisker growth
US20070275262A1 (en) Reducing formation of tin whiskers on a tin plating layer
JP2022008700A (ja) 半導体構造およびその製造方法
US11578417B2 (en) Nano-twinned crystal film prepared by water/alcohol-soluble organic additives and method of fabricating the same
TWI844761B (zh) 雙晶銅金屬層、具有其之基板及其製備方法
US10329681B2 (en) Copper-silver dual-component metal electroplating solution and electroplating method for semiconductor wire
WO2018097184A1 (ja) 電解ニッケル（合金）めっき液
US12087665B2 (en) Through substrate via structure and manufacturing method thereof, redistribution layer structure and manufacturing method thereof
US12037670B2 (en) Nano-twinned Cu—Ni alloy layer and method for manufacturing the same
TWI569391B (zh) 線路結構及其製備方法
KR20060040022A (ko) 반도체 장치용 금속 기판 및 이를 위한 도금액과 도금 방법