KR102433117B1 - 나노-트윈 구리 층, 이를 제조하는 방법, 그리고 이를 포함하는 기판 - Google Patents

나노-트윈 구리 층, 이를 제조하는 방법, 그리고 이를 포함하는 기판 Download PDF

Info

Publication number
KR102433117B1
KR102433117B1 KR1020200167881A KR20200167881A KR102433117B1 KR 102433117 B1 KR102433117 B1 KR 102433117B1 KR 1020200167881 A KR1020200167881 A KR 1020200167881A KR 20200167881 A KR20200167881 A KR 20200167881A KR 102433117 B1 KR102433117 B1 KR 102433117B1
Authority
KR
South Korea
Prior art keywords
nano
copper layer
substrate
grains
columnar
Prior art date
Application number
KR1020200167881A
Other languages
English (en)
Other versions
KR20210072709A (ko
Inventor
시흐-훙 바이
야오-충 첸
종-씨유안 첸
시흐-춘 충
Original Assignee
켐리더 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 켐리더 코포레이션 filed Critical 켐리더 코포레이션
Publication of KR20210072709A publication Critical patent/KR20210072709A/ko
Application granted granted Critical
Publication of KR102433117B1 publication Critical patent/KR102433117B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/60—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape characterised by shape
    • C30B29/605—Products containing multiple oriented crystallites, e.g. columnar crystallites
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60—Electroplating characterised by the structure or texture of the layers
    • C25D5/615—Microstructure of the layers, e.g. mixed structure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D21/00—Processes for servicing or operating cells for electrolytic coating
    • C25D21/10—Agitating of electrolytes; Moving of racks
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/18—Electroplating using modulated, pulsed or reversing current
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60—Electroplating characterised by the structure or texture of the layers
    • C25D5/615—Microstructure of the layers, e.g. mixed structure
    • C25D5/617—Crystalline layers
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B7/00—Single-crystal growth from solutions using solvents which are liquid at normal temperature, e.g. aqueous solutions
    • C30B7/12—Single-crystal growth from solutions using solvents which are liquid at normal temperature, e.g. aqueous solutions by electrolysis
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/188—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by direct electroplating
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/10—Electrodes, e.g. composition, counter electrode
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B5/00—Non-insulated conductors or conductive bodies characterised by their form
    • H01B5/14—Non-insulated conductors or conductive bodies characterised by their form comprising conductive layers or films on insulating-supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0726—Electroforming, i.e. electroplating on a metallic carrier thereby forming a self-supporting structure

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Composite Materials (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electroplating And Plating Baths Therefor (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

나노-트윈 구리 층(nano-twinned copper layer) 부피의 50% 이상이 복수의 주상 결정립(columnar crystal grains)을 포함하고, 복수의 주상 결정립들은 서로 연결되며, 복수의 주상 결정립 중 적어도 70%가 [111] 결정축의 방향으로 적층된 복수의 나노-트윈(nano-twins)에 의해 형성되고, 두 인접한 주상 결정립 사이의 각도는 20° 내지 60°인 나노-트윈 구리 층이 개시된다. 또한, 나노-트윈 구리 층의 제조 방법 및 나노-트윈 구리 층을 포함하는 기판 역시 개시된다.

Description

나노-트윈 구리 층, 이를 제조하는 방법, 그리고 이를 포함하는 기판{NANO-TWINNED COPPER LAYER, METHOD FOR MANUFACTURING THE SAME, AND SUBSTRATE COMPRISING THE SAME}
본 발명은, 나노-트윈 구리 층(NANO-TWINNED COPPER LAYER), 이를 제조하는 방법, 그리고 이를 포함하는 기판에 관한 것이다.
본 발명은, 특히, 특정 결정립 배열(crystal grains arrangement)을 갖는 나노-트윈 구리 층(nano-twinned copper layer), 이를 제조하는 방법, 그리고 이를 포함하는 기판에 관한 것이다.
아울러, 본 출원은, 2019.12.06. 자로 출원된 대만 특허출원 제108144788호에 따른 우선권을 주장하며, 대만 출원 발명의 내용은 본 출원에 참조로 포함된다.
전자 장치의 신뢰성은 주로 전도성 라인의 전자 이동 방지 능력(anti-electromigration ability)과 관련이 있다. 전도성 라인의 전자 이동 방지 능력을 향상시킬 수 있는 한 가지 개발된 방법으로는, 나노-트윈 금속 구조(nano-twinned metal structures)를 전도성 라인에 추가하는 것이다. 이에 따라, 금속 이온이 전자의 흐름 방향을 따라 전자 이동을 할 때 나노-트윈 금속 구조의 트윈 바운더리(twin boundaries)는 전자 이동되는 금속 이온의 손실률을 지연시킬 수 있다. 따라서, 전도성 라인의 보이드(voids) 형성 속도가 감소될 수 있고, 전자 장치의 수명이 향상될 수 있다. 즉, 전도성 라인에 더 많은 나노-트윈 금속 구조가 포함됨에 따라 전도성 라인의 전자 이동 방지 능력이 향상될 수 있다.
현재 알려진 나노-트윈 구리 구조(nano-twinned copper structure)에서, 나노-트윈 결정립(nano-twinned crystal grains)은 표면 상에서 수직 성장한 주상 결정립(columnar crystal grains)이다. 이러한 종류의 나노-트윈 구리 구조가 우수한 특성을 갖는다고 하더라도, 전자 장치에 또 다른 옵션을 제공하기 위해서는 현재 알려진 나노-트윈 구리 구조의 특성과는 다른 특성을 갖는 새로운 나노-트윈 구리 구조가 필요하다.
본 발명은, 상술한 문제점을 고려하여 창안된 것으로서, 현재 알려진 나노-트윈 구리 구조의 특성과는 다른 특성을 갖는 새로운 나노-트윈 구리 구조를 제공하는 것을 일 목적으로 한다.
다만, 본 발명이 해결하고자 하는 기술적 과제는 상술한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래에 기재된 발명의 설명으로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명은, 나노-트윈 구리 층, 그 제조 방법 및 이를 포함하는 기판에 관한 것으로서, 상기 나노-트윈 구리 층은 더 나은 연신율을 가지며 나노-트윈 구리 층을 이용한 전자 제품의 신뢰성을 크게 개선시킬 수 있다.
본원은, 나노-트윈 구리 층 부피의 50% 이상이 복수의 주상 결정립(columnar crystal grains)을 포함하고, 복수의 주상 결정립들은 서로 연결되며, 복수의 주상 결정립 중 적어도 70%가 [111] 결정축의 방향으로 적층된 복수의 나노-트윈(nano-twins)에 의해 형성되고, 두 인접한 주상 결정립 사이의 각도는 20° 내지 60°인 나노-트윈 구리 층을 제공한다.
(111) 주상 결정립을 갖는 통상적인 나노-트윈 구리 층에 있어서, 인접한 주상 결정립 사이의 각도는 대부분 대략 0° 이다. 본 발명에서 제공하는 신규한 나노-트윈 구리 층에 있어서, 인접한 주상 결정립 사이의 각도는 20° 내지 60°일 수 있으므로 본원의 나노-트윈 구리 층의 구조는 종래의 나노-트윈 구리 층의 구조와는 다르다. 또한, 실험 결과는, 두 인접한 주상 결정립 사이의 각도가 20° 내지 60°일 수 있는 나노-트윈 구리 층의 연신율이 인접한 주상 결정립 간의 각도가 대부분 대략 0° 인 나노-트윈 구리 층의 연신율보다 더 낫다는 것을 보여준다. 따라서, 본원에 의해 제공되는 나노-트윈 구리 층은, 우수한 전자 이동 방지 능력(anti-electromigration ability) 뿐만 아니라 종래의 나노-트윈 구리 층(인접한 주상 결정립 사이의 각도가 대부분 0° 근처인 것)과 비교하여 더 우수한 연신율 또한 갖는 것이다. 따라서, 본 발명의 나노-트윈 구리 층의 적용 분야는 더 확장될 수 있다.
본원발명에 있어서, 주상 결정립(columnar crystal grains) 중 적어도 70%는 나노-트윈(nano-twins)의 적층 방향(즉, 성장 방향)인 종축(longitude axis)을 갖는다. 상기 나노-트윈 구리 층은, 나노-트윈 구리 층의 표면에 수직인 두께 방향을 갖는다. 여기서, 주상 결정립의 [111] 결정축과 상기 종축(longitude axis)이 이루는 각도는 0° 내지 20°이다. 즉, 주상 결정립의 [111] 결정축과 나노-트윈의 적층 방향(즉, 성장 방향)이 이루는 각도는 0° 내지 20°이다. 또한, 주상 결정립 중 하나의 종축(longitude axis)의 방향과 나노-트윈 구리 층의 두께 방향이 이루는 각도는 20° 내지 60°이다. 본 발명의 일 예에서, 주상 결정립의 [111] 결정 축과 나노-트윈의 적층 방향(즉, 성장 방향)이 이루는 각도는 실질적으로 대략 0°이다.
본 발명에서, 나노-트윈 구리 층의 두께는 필요에 따라 조절 가능하다. 본 발명의 일 예에서, 나노-트윈 구리 층의 두께는 0.1 μm 내지 500 μm 범위일 수 있다. 본 발명의 또 다른 예에서, 나노-트윈 구리 층의 두께는 0.8 μm 내지 200 μm 범위일 수 있다. 본 발명의 또 다른 추가 예에서, 나노-트윈 구리 층의 두께는 1 μm 내지 20 μm 범위일 수 있다. 다만, 본 발명은 이에 한정되는 것은 아니다.
본 발명에 있어서, 나노-트윈 구리 층의 주상 결정립 중 적어도 70%는 복수의 나노-트윈을 적층하여 형성된다. 본 발명의 일 예에서, 나노-트윈 구리 층의 주상 결정립 중 적어도 90%가 복수의 나노-트윈을 적층하여 형성된다. 본 발명의 다른 예에서, 나노-트윈 구리 층의 주상 결정립 중 대부분이 복수의 나노-트윈을 적층하여 형성된다.
본 발명에 있어서, 나노-트윈 구리 층의 주상 결정립 중 적어도 70%는, [111] 결정축의 배향으로 적층된 다수의 나노-트윈에 의해 형성된다. 본 발명의 일 예에 있어서, 나노-트윈 구리 층의 다수의 주상 결정립 중 적어도 90%는, [111] 결정축의 방향으로 적층된 다수의 나노-트윈에 의해 형성된다. 본 발명의 또 다른 실시에에 있어서, 나노-트윈 구리 층의 다수의 주상 결정립 각각은, [111] 결정축의 방향으로 적층된 다수의 나노-트윈에 의해 형성된다.
본 발명에 있어서, 단축(minor axis) 상의 나노-트윈 구리 층의 복수의 주상 결정립의 길이는 각각 0.1 μm 내지 50 μm 범위이다. 본 발명의 일 예에 있어서, 단축(minor axis) 상의 다수의 주상 결정립의 길이는 각각 0.1 μm to 내지 30 μm 범위일 수 있다. 본 발명의 또 다른 예에 있어서, 단축 상의 복수의 주상 결정립의 길이는 각각 0.1 μm 내지 20 μm 범위이다. 본 발명의 또 다른 추가적인 예에 있어서, 단축 상의 복수의 주상 결정립의 길이는 각각 0.1 μm 내지 10 μm 범위일 수 있다. 본 발명에 있어서, “단축 상의 결정립의 길이”라는 용어는, 주상 결정립의 적층 방향에 실질적으로 수직인 방향에서의 주상 결정립의 길이를 의미한다. 또한, “실질적으로 수직”이라는 용어는, 두 방향 사이의 각도가 85° 내지 90° 범위일 수 있으며, 바람직하게는 90° 임을 의미한다. 또한, 본 발명의 일 예에 있어서, “단축 상의 주상 결정립의 길이”라는 용어는, 주상 결정립의 폭을 지칭하는 것일 수 있다.
본 발명에 있어서, 나노-트윈 구리 층의 주상 결정립의 두께는 각각 0.01 μm 내지 500 μm 범위일 수 있다. 본 발명의 일 예에 있어서, 주상립의 두께는 각각 0.1 μm 내지 200 μm 범위일 수 있다. 본 발명의 또 다른 예에 있어서, 주상 결정립의 두께는 각각 0.1 μm 내지 150 μm 범위일 수 있다. 본 발명의 또 다른 추가 예에 있어서, 주상 결정립의 두께는 각각 0.1 μm 내지 100 μm 범위일 수 있다. 본 발명의 또 다른 추가 예에 있어서, 주상 결정립의 두께는 각각 1 μm 내지 50 μm 범위일 수 있다.
본 발명의 나노-트윈 구리 층은, 전착 공정(electrodeposition process)에 의해 제조될 수 있다. 여기서, 본 발명은, 다음의 단계들을 포함하는 전술한 나노-트윈 구리 층을 제조하기 위한 방법을 제공한다:
양극, 음극, 도금 용액 및 전원 공급 장치를 포함하는 전착 시스템을 제공하는 단계(전원 공급 장치는 양극 및 음극에 전기적으로 연결되고, 양극 및 음극은 도금 용액에 침지됨); 전착 시스템의 제한 전류 밀도의 0.8 내지 1.0 배의 제1 전류 밀도로 전착을 수행하는 단계; 및 음극 표면 상에 상기 나노-트윈 구리 층을 성장시키기 위해, 전착 시스템의 제한 전류 밀도의 0.1 내지 0.6 배의 제2 전류 밀도로 전착을 수행하는 단계(여기서, 도금 용액은 구리 이온 소스, 산 및 염화물 이온 소스를 포함함).
본 발명의 방법에 있어서, 전착은 우선적으로 더 높은 전류 밀도(즉, 제1 전류 밀도)로 수행되는데, 이는 막 형성보다 핵 형성에 더 적합한 전착 조건이다. 그 후, 전착은 더 낮은 전류 밀도(즉, 제2 전류 밀도)로 수행되는데, 이는 핵 형성보다 막 형성에 더 적합한 조건이다. 이에 따라, 인접한 두 개의 주상 결정립 사이의 각도가 20° 내지 60°인 본 발명의 나노-트윈 구리 층을 얻을 수 있다.
특히, 보다 높은 전류 밀도(즉, 제1 전류 밀도)에서 전착을 수행하면, 도금 용액 내의 Cu 이온이 음극 표면에 빠르게 축적되어 시드 층을 형성한다. 시드 층은, 복수의 Cu 핵(나노-트윈 Cu 핵(nano-twinned Cu nuclei)도 포함)을 포함할 수 있다. Cu 이온이 음극 표면에 빠르게 축적되어 Cu 핵을 형성하면 전해조의 도금 용액에 Cu 이온 농도 구배가 형성될 수 있다. 여기서 Cu 이온 농도는 음극 표면에서 가장 낮고, 음극 표면에서 멀어질수록 점차 증가한다. 또한, 형성된 Cu 핵은 입자이기 때문에 Cu 이온 농도 구배는 구형 또는 반구형 분포일 수 있다. Cu 핵을 포함하는 시드 층을 형성 한 후, 낮은 전류 밀도(즉, 제2 전류 밀도)에서 전착이 수행되고, 나노-트윈 구리 결정립(nano-twinned copper crystal grains)이 성장하여 Cu 핵의 표면 상에 적층된다. 이 때, 나노-트윈 구리 결정립의 성장은 구형 또는 반구형 이온 농도 구배의 법선 방향을 따라 이루어지므로, 두 인접한 주상 결정립 사이의 각도는 비교적 크다. 그 후, 전착은 더 낮은 전류 밀도(즉, 제2 전류 밀도)에서 연속적으로 수행되고, 전해조의 서로 다른 영역의 Cu 이온의 농도는 시간이 지남에 따라 크게 다르지 않으며(동일할 수도 있음), 이에 따라 나노-트윈 구리 결정립(nano-twinned Cu crystal grains)은 꾸준히 그리고 지속적으로 형성될 수 있다.
도금액에서, 전착된 Cu를 형성하기 위한 최대 전류 밀도는 Cu 이온이 음극 표면에 공급될 수 있는 최대 속도로 정의되며, 이러한 최대 전류 밀도를 제한 전류 밀도라고 한다. 제한 전류 밀도는 Cu 이온 농도, 교반 속도 및 도금 용액의 온도와 관련이 있다. 음극 표면에 Cu 이온 농도 구배를 형성하기 위해, 인가되는 전류는 상이한 Cu 이온 농도, 교반 속도 및 도금 용액의 온도에 따라 달라질 수 있는데, 이는 제한 전류 밀도의 수준과 높은 관련성이 있다. 따라서, 본 발명에 있어서, 제1/제2 전류 밀도에 대한 제한 전류 밀도의 비율은 전착에 필요한 전류 밀도를 정의하기 위해 이용된다.
본 발명의 방법에 있어서, 제한 전류 밀도에 대한 제1 전류 밀도의 비율은 0.8 내지 1.0 범위일 수 있다. 본 발명이 일 에에서, 전류 제한 밀도에 대한 제1 전류 밀도의 비율은 0.8 내지 0.95 범위일 수 있다.
본 발명의 방법에 있어서, 제한 전류 밀도에 대한 제2 전류 밀도의 비율은 0.1 내지 0.6 범위일 수 있다. 본 발명의 일 예에 있어서, 제한 전류 밀도에 대한 제2 전류 밀도의 비율은 0.2 내지 0.6 범위일 수 있다.
본 발명의 방법에 있어서, 제1 전류 밀도로의 전착 시간은 1 내지 20초 범위일 수 있다. 본 발명의 일 예에 있어서, 제1 전류 밀도로의 전착 시간은 1 내지 10초 범위일 수 있다. 이 때, 제1 전류 밀도로의 전착을 위한 시간은 너무 길 수 없다. 이 시간이 너무 길어지면, 두 인접한 주상 결정립 사이의 각도가 20° 내지 60° 인 나노-트윈 구리 층(nano-twinned copper layer)을 얻기 어렵다. 제2 전류 밀도에서의 전착 시간은, 나노-트윈 구리 층의 필요 두께에 따라 조절될 수 있으며, 특별히 제한되지 않는다.
본 발명의 방법에 있어서, 전착이 더 높은 전류 밀도(즉, 제1 전류 밀도)에서 수행되는 경우, 시드 층이 형성될 수 있다. 따라서, 본 발명의 나노-트윈 구리 층은 시드 층을 더 포함할 수 있으며, 시드 층의 부피는, 나노-트윈 구리 층의 1% 내지 50%, 1% 내지 30%, 또는 1% 내지 10% 일 수 있다.
본 발명의 방법에 있어서, 염화물 이온은 나노-트윈 Cu 결정립이 바람직한 배향을 갖도록 하기 위해 결정립의 성장 방향을 좋게(to fine the growth direction of the crystal grains) 하는데 이용될 수 있다. 산은 전해질의 농도를 증가시키고 전착 속도를 증가시키기 위해 유기산(organic acid) 또는 무기산(inorganic acid)일 수 있다. 산의 예로는, 황산(sulfuric acid), 메탄술폰산(methanesulfonic acid) 또는 이들의 조합을 들 수 있다. 도금액의 산의 농도는, 80 g/L 내지 120 g/L 범위일 수 있다. 또한, 구리 이온 소스는, 예를 들어 황산 구리(copper sulfate) 또는 구리 메틸설포네이트(copper methylsulfonate)와 같은 구리 염(copper salt)일 수 있다. 도금 용액의 Cu 이온 농도는 20 g/L 내지 100 g/L 범위일 수 있다. 본 발명의 예에 있어서, 도금 용액의 Cu 이온 농도는 30 g/L to 80 g/L 범위일 수 있다. 본 발명의 또 다른 예시에 있어서, 도금 용액의 Cu 이온 농도는 40 g/L to 70 g/L 범위일 수 있다. Cu 이온의 농도가 너무 높으면, 두 인접한 주상 결정립 사이의 각도가 20° 내지 60°인 나노-트윈 구리 층을 얻기가 어렵다. 또한, 도금 용액은, 예를 들어 젤라틴(gelatin), 계면 활성제(surfactants) 또는 격자 개질제(lattice modification agents)와 같은 첨가제를 선택적으로 더 포함할 수 있다.
본 발명의 방법에 있어서, 전착은 직류 전착, 펄스 전착, 또는 둘 모두에 의해 상호 교환적으로 수행될 수 있다.
본 발명의 방법에 있어서, 전착 시에 음극 또는 도금 용액을 50 내지 1500 rpm으로 교반하여 결정립의 성장 방향 및 성장 속도를 향상시킬 수 있다.
본 발명의 방법에 있어서, 음극(cathode)은 그 위에 형성된 금속 층을 갖는 기판 또는 금속 기판일 수 있다. 예를 들어, 기판은 실리콘 기판, 유리 기판, 석영 기판, 금속 기판, 플라스틱 기판, 인쇄회로 기판, III-V족 물질 기판, 또는 이들의 적층 기판일 수 있다.
따라서, 본 발명은, 다음을 포함하는 나노-트윈 구리 층을 갖는 기판을 추가적으로 제공한다: 기판; 그리고 상기 기판의 표면에 배치되거나 기판에 매립된 상기 나노-트윈 구리 층. 상기 기판의 예시는 위에서 언급 하였으며, 그에 대한 설명은 반복하지 않는다.
본 발명에 있어서, 나노-트윈 구리 층은 기계적 물성, 전자 이동 방지 능력(anti-electromigration ability) 및 연신율이 우수하여 실리콘 비아 관통(through silicon vias), 패키징 기판의 핀 관통 홀(pin through holes), 각종 금속 라인, 3D-IC 기판 회로 등에 사용될 수 있으며, 집적 회로 산업 발달에 도움이 된다.
본 발명의 그 밖에 다른 새로운 특징들은, 첨부된 도면과 함께 제공될 다음의 상세한 설명으로부터 보다 명확해질 것이다.
본 발명의 일 측면에 따르면, 현재 알려진 나노-트윈 구리 구조의 특성과는 다른 특성을 갖는 신규한 나노-트윈 구리 구조를 제공할 수 있게 된다.
본 명세서에 첨부되는 다음의 도면들은 본 발명의 바람직한 실시예를 예시하는 것이며, 후술되는 발명의 상세한 설명과 함께 본 발명의 기술사상을 더욱 이해시키는 역할을 하는 것이므로, 본 발명은 그러한 도면에 기재된 사항에만 한정되어 해석되어서는 아니 된다.
도 1은, 본 발명에 이용된 전착 시스템을 나타내는 개략도이다.
도 2는, 전착 시스템의 제한 전류 밀도를 측정하기 위해 본 발명에 이용되는 전착 시스템의 전위 대 전류 밀도의 플롯(plot)이다.
도 3은, 본 발명의 제1 실시예에서 제조된 나노-트윈 구리 층의 단면 확대 이온빔 사진(cross-sectional focused ion beam photo)이다.
도 4는, 본 발명의 제1 비교예에서 제조된 나노-트윈 구리 층의 단면 확대 이온빔 사진(cross-sectional focused ion beam photo)이다.
도 5는, 본 발명의 제1 실시예와 제1 비교예에서 제조된 나노-트윈 구리 층의 응력(stress) 대 연신율의 플롯(plot)이다.
도 6은, 본 발명에서 사용되는 다른 전착 시스템을 나타내는 개략도이다.
도 7은, 본 발명의 제3 비교예에서 제조된 나노-트윈 구리 층의 단면 확대 이온빔 사진(cross-sectional focused ion beam photo)이다.
도 8은, 본 발명이 제6 실시예 및 제3 비교예에서 제조된 나노-트윈 구리 층의 응력(stress) 대 연신율의 플롯(plot)이다.
본 발명의 서로 다른 실시예들이 다음 설명에서 제공된다. 이들 실시예들은, 본 발명의 기술적 내용을 설명하기 위한 것이지, 본 발명의 범위를 제한하는 것은 아니다. 실시예에서 설명된 특징은 적절한 수정, 대체, 조합 또는 분리에 의해 다른 실시예에도 적용될 수 있다.
본 명세서에서 구성 요소가 하나의 구성 요소를 갖는다고 기술하는 경우, 구성 요소가 하나 이상의 구성 요소를 가질 수 있음을 의미하는 것이고, 달리 명시하지 않는 이상은 구성 요소가 하나의 구성 요소만을 갖는 것을 의미하지 않음에 유의해야 한다.
또한, 본 명세서에서, “첫 번째” 또는 “두 번째”와 같은 서수는 동일한 명칭을 가진 복수의 요소를 구별하기 위해 사용되는 것이며, 달리 명시되지 않는 이상은 구성 요소 상호 간의 수준, 순위, 실행 순서, 또는 제조 순서를 의미하는 것이 아니다. “첫 번째” 요소와 “두 번째” 요소는 동일한 구성 요소에 함께 존재할 수도 있고, 대안적으로 서로 다른 구성 요소에 각각 존재할 수도 있다. 더 큰 서수로 설명된 요소의 존재가 더 작은 서수로 설명된 다른 요소의 존재를 의미하는 것은 아니다.
또한, 본 명세서에서, “위”, “아래”, “왼쪽”, “오른쪽”, “앞”, “뒤”, 또는 “중간”과 같은 용어와, “~상에”, “~위에”, “~아래”, “~밑에”, 또는 “~사이”와 같은 용어는 복수의 요소 간의 상대적인 위치를 설명하는데 사용되는 것이며, 설명된 상대적 위치는 이동, 회전 또는 반사를 포함하는 것으로 해석할 수 있다.
또한, 본 명세서에서 어떠한 요소가 다른 요소 “상에” 배열된다고 기술되었을 때, 달리 특정된 경우를 제외하고는 어떠한 요소가 다른 요소와 접촉하는 것을 본질적으로 의미하지는 않는다. 이러한 해석은, “~상에”와 유사한 다른 경우에도 적용된다.
또한, 본 명세서에 있어서, 값(value)은 달리 명시되지 않는 이상 해당 값의 ±10%, 특히 해당 값의 ±5% 이내의 범위를 포함하는 것으로 해석될 수 있다. 범위는 달리 명시되지 않는 이상 더 작은 엔드포인트(endpoint), 사분위 수(quartile), 중앙값(median), 더 큰 사분위 수(quartile), 더 큰 엔드포인트(endpoint)로 구성되는 것으로 해석될 수 있다.
제1 실시예
도 1은, 본 발명의 제1 실시예에 이용된 전착 시스템을 나타내는 개략도이다. 전착 시스템(1)은, 도금액(13)에 침지되고 직류 전원(15)에 각각 연결되는 양극(11) 및 음극(12)을 포함한다. 여기서, 상기 양극(11)은, 인 구리 벌크(phosphorous copper bulk)이고, 음극(12)은 티타늄 기판이다. 도금 용액(13)은, CuSO4(Cu 이온 농도는 30 g/L), HCl(Cl 이온의 농도는 50 mg/L) 및 H2SO4 (100 g/L)를 포함한다.
전착은 20ASD의 전류 밀도에서 6초 동안 직류로 수행되었고, 이어서 300초 동안 12ASD의 전류 밀도에서 직류로 수행되었다. 나노-트윈 구리(nano-twinned copper)는 음극(12)의 표면 상에서 성장시켰다. 상기 음극(12) 또는 도금 용액(13)을 대략 800 rpm으로 교반하였다. 또한, 수득된 나노-트윈 구리 층(nano-twinned copper layer)(14)의 두께는 약 10 μm 였다.
여기에 사용된 전착 시스템의 전류 밀도는, 사용된 전착 시스템의 제한 전류 밀도를 얻기 위해 인가된 전위를 지속적으로 증가시킴으로써 800 rpm를 기록하였다. 이용된 전착 시스템의 전류 제한 밀도는 도 2에 나타난 바와 같이 21.6ASD 였다.
도 3은 본 발명의 실시예에서 제조된 나노-트윈 구리 층의 단면 확대 이온 빔 사진(cross-sectional focused ion beam photo)이다. 도 3에 나타나듯이, 수득된 나노-트윈 구리 층에 있어서, 나노-트윈 구리 층 부피의 50% 이상이 복수의 주상 결정립(columnar crystal grains)을 포함하고, 주상 결정립들은 서로 연결된다. 도 3에 나타난 바와 같이, 주상 결정립은 복수의 층을 이룬 나노-트윈(nano-twins)에 의해 형성되고, 나노-트윈은 나노-트윈 구리 층의 표면까지 확장된다. 따라서, 나노-트윈의 (111) 면은 나노-트윈 구리 층의 표면 상에 노출된다. 본 발명의 실시예에 있어서, 나노-트윈 구리 층의 모든 표면은 거의 (111) 면이다. 또한, [111] 결정 축은, (111) 면에 수직인 축이고, 주상 결정립 중 70% 이상이 [111] 결정축의 방향으로 적층된 나노-트윈(nano-twins)에 의해 형성된다. 본 발명의 실시예에 있어서, 거의 모든 주상 결정립은 [111] 결정축의 방향으로 적층된 나노-트윈에 의해서 형성된다.
특히, 도 3에 나타난 바와 같이, 본 발명의 실시예에 있어서, 두 인접한 주상 결정립 사이에 포함되는 각도는 0° 가 아니며, 20° 내지 60°이다. 또한, 단축(minor axis) 상의 주상 결정립들의 길이는 각각 0.5 μm 내지 3 μm이고, 주상 결정립들의 두께는 각각 2 μm 내지 5 μm 이다.
제1 비교예
여기서 사용된 나노-트윈 구리 층 성장을 위한 공정은, 전착이 12ASD의 전류 밀도에서 직류로 300초 동안 직접 수행되었다는 점을 제외하고는, 제1 실시예에서 기술된 것과 유사하다.
도 4는, 본 발명의 비교예에서 제조된 나노-트윈 구리 층의 단면 확대 이온 빔 사진(cross-sectional focused ion beam photo)이다. 도 3 및 도 4에 나타나듯이, 제1 실시예와 제1 비교예의 나노-트윈 구리 층 간의 차이는, 제1 실시예의 나노-트윈 구리 층에서는 두 인접한 주상 결정립 사이에 포함되는 각도가 20° 내지 60°인 반면, 제1 비교예의 나노-트윈 구리 층에서는 두 인접한 주상 결정립 사이에 포함되는 각도가 0°에 근접한다는 것이다.
인장 시험(Tensile test)
수득된 나노-트윈 구리 층을 기판에서 벗겨내고 IPC-TM-650 테스트법으로 테스트를 했다. 수득된 나노-트윈 구리 층을 폭 12.7mm, 길이 150mm의 스트립으로 절단하였다. INSTRON 4465 인장 시험기가 사용되었다. 게이지 길이는 50mm로 설정하고 변형률(strain rate)은 5 mm/min 로 설정하였다.
Figure 112020131226045-pat00001
표 1 및 도 5에 나타나듯이, 제1 비교예의 나노-트윈 구리 층과 비교하여, 제1 실시예의 나노-트윈 구리 층은 증가된 연신율을 갖는다.
제2-제5 실시예 및 제2 비교예
여기서는 제1 실시예에 이용된 전착 시스템이 이용되었다. 도금 용액의 Cu 이온 농도, 교반 속도 및 전착 온도를 조정하여 다른 제한 전류 밀도를 얻었다. 상이한 전류 밀도를 갖는 분할된 전착을 사용하여 본 실시예의 나노-트윈 구리 층을 얻었다. 수득된 나노-트윈 구리 층을 단면 확대 이온 빔 사진으로 관찰하여 인접한 두 주상 결정립 사이에 포함된 각도가 20° 내지 60°인지 여부를 확인하였다.
Figure 112020131226045-pat00002
제6 실시예 및 제3 비교예
도 6은, 본 실시예 및 비교예에서 사용한 다른 전착 시스템을 나타내는 개략도이다. 전착 시스템은 다음을 포함한다: 도금 용액에 침지되고 직류 전원(15)에 각각 연결되는 양극(11) 및 음극(12). 여기서, 양극(11)은 차원 안정 양극(DSA: dimensional stable anode)으로, 이는 메쉬 구조를 가지며 IrO2 로 코팅된 Ti 메쉬 구조에 의해 형성된다. 음극(12)은, 회전된 Ti 롤이었다. 전착 과정에서 음극(12)의 회전 속도는 800 rpm 이었다. 사용된 도금 용액은, CuSO4 (Cu 이온 농도는 60 g/L), HCl (Cl 이온 농도는 30 mg/L), H2SO4 (90 g/L) 및 격자 개질제(lattice modification agent)(2 ml/L)를 포함한다. 전착 온도는 50°C 였다. 전착을 위한 전류 밀도와 시간은 아래의 표 3에 기재되어 있다.
전착 후, 나노-트윈 구리(nano-twinned copper)는 음극(12) 표면에 성장하였고, 수득된 나노-트윈 구리 층의 두께는 대략 12 μm 였다. 수득된 나노-트윈 구리 층을 벗겨 내고 상기 인장 시험에 의해 시험하고 금속 조직 관찰법(metallographic observation)으로 관찰하였다. 인장 시험의 결과가 아래의 표 3 및 도 8에 나타나 있으며, 제3 비교예에서 제조된 나노-트윈 구리 층의 단면 확대 이온 빔 사진(cross-sectional focused ion beam photo)이 도 7에 나타나 있다.
Figure 112020131226045-pat00003
제6 실시예에서 제조된 나노-트윈 구리 층의 단면 확대 이온 빔 사진(cross-sectional focused ion beam photo)(도면으로 도시되지는 않음)은 인접한 두 주상 결정립 사이에 포함되는 각도가 20° 내지 60° 임을 나타내며, 결정립은 나노-트윈(nano-twins)을 포함한다. 그러나, 제3 비교예에서 제조된 나노-트윈 구리 층의 단면 확대 이온 빔 사진(도 7에 도시됨)은 수득된 결정립이 나노-트윈을 포함하고 있음에도 불구하고 주상 결정립(columnar crystal grains)이 아니고 바람직한 배향을 갖지 못함을 나타낸다. 또한, 표 3 및 도 8에 나타난 인장 시험의 결과는, 나노-트윈 주상 결정립(nano-twinned columnar crystal grains )들이 고도로 교차된 제6 실시예의 나노-트윈 구리 층이, 바람직한 배향을 갖지 못하는 비-주상 나노-트윈 결정립(non-columnar nano-twinned crystal grains)을 갖는 제3 비교예의 나노-트윈 구리 층과 비교하여, 더 나은 인장 강도 및 연신율을 갖는다는 것을 나타낸다.
본 발명의 나노-트윈 구리 층은, 인접한 두 주상 결정립 사이에 포함되는 각도가 20° 내지 60°라는 특징을 갖는다. 또한, 본 발명의 나노-트윈 구리 층은, 향상된 연신율을 갖는다. 따라서, 본 발명의 나노-트윈 구리 층의 적용은 더욱 확대될 수 있다.
본 발명은 그 실시예와 관련하여 설명되었으나, 이 후 청구되는 개시 내용이 사상 및 범위를 벗어나지 않고 많은 다른 가능한 수정 및 변형이 이루어질 수 있음을 이해해야 한다.

Claims (16)

  1. 나노-트윈 구리 층(nano-twinned copper layer)의 부피의 50% 이상이 복수의 주상 결정립(columnar crystal grains)을 포함하고, 복수의 주상 결정립은 서로 연결되며, 복수의 주상 결정립 중 적어도 70%가 [111] 결정축의 방향으로 적층된 복수의 나노-트윈(nano-twins)에 의해 형성되고, 두 인접한 주상 결정립 사이의 각도는 20° 내지 60°이고,
    상기 복수의 주상 결정립 중 하나의 종축(longitude axis)의 방향과 나노-트윈 구리 층의 두께 방향이 이루는 각도는 20° 내지 60°인 나노-트윈 구리 층.
  2. 제1항에 있어서,
    나노-트윈 구리 층의 두께는 0.1 μm 내지 500 μm 범위인 나노-트윈 구리 층.
  3. 제1항에 있어서,
    복수의 주상 결정립 각각은, [111] 결정축의 방향으로 적층된 복수의 나노-트윈에 의해 형성되는 나노-트윈 구리 층.
  4. 제1항에 있어서,
    단축(minor axis) 상의 복수의 주상 결정립의 길이는 각각 0.1 μm 내지 50 μm 범위인 나노-트윈 구리 층.
  5. 제1항에 있어서,
    복수의 주상 결정립의 두께는, 각각 0.01 μm 내지 500 μm 범위인 나노-트윈 구리 층.
  6. 양극(anode), 음극(cathode), 도금 용액(plating solution) 및 전원 공급 장치를 포함하는 전착 시스템을 제공하는 단계(전원 공급 장치는 양극 및 음극에 전기적으로 연결되고, 양극 및 음극은 도금 용액에 침지됨);
    전착 시스템의 제한 전류 밀도의 0.8 내지 1.0 배인 제1 전류 밀도로 전착을 수행하는 단계; 및
    전착 시스템의 제한 전류 밀도의 0.1 내지 0.6 배인 제2 전류 밀도로 전착을 수행하여 음극 표면에 나노-트윈 구리 층(nano-twinned copper layer)을 성장시키는 단계;
    를 포함하며,
    나노-트윈 구리 층 부피의 50% 이상은 복수의 주상 결정립(columnar crystal grains)을 포함하고, 상기 복수의 주상 결정립은 서로 연결되며, 상기 복수의 주상 결정립 중 적어도 70%는 [111] 결정축의 방향으로 적층되는 복수의 나노-트윈(nano-twins)에 의해 형성되고, 두 인접한 주상 결정립 사이의 각도는 20° 내지 60° 인 나노-트윈 구리 층의 제조 방법.
  7. 제6항에 있어서,
    제1 전류 밀도에서의 전착 시간은 1초 내지 20초 범위인 것을 특징으로 하는 나노-트윈 구리 층의 제조 방법.
  8. 제6항에 있어서,
    상기 전착은, 직류 전착, 펄스 전착, 또는 둘 모두에 의해 상호 교환적으로 수행되는 나노-트윈 구리 층의 제조 방법.
  9. 제6항에 있어서,
    상기 음극은, 그 위에 형성된 금속 층을 갖는 기판 또는 금속 기판인 나노-트윈 구리 층의 제조 방법.
  10. 제9항에 있어서,
    상기 기판은, 실리콘 기판, 유리 기판, 석영 기판, 금속 기판, 플라스틱 기판, 인쇄회로 기판, III-V족 물질 기판, 또는 이들의 적층 기판인 나노-트윈 구리 층의 제조 방법.
  11. 기판; 및
    상기 기판의 표면에 배치되거나 기판에 매립된 나노-트윈 구리 층(nano-twinned copper layer);
    을 포함하며,
    나노-트윈 구리 층 부피의 50% 이상은 복수의 주상 결정립(columnar crystal grains)을 포함하고, 상기 복수의 주상 결정립은 서로 연결되며, 상기 복수의 주상 결정립 중 적어도 70%는 [111] 결정축 방향으로 적층되는 복수의 나노-트윈(nano-twins)에 의해 형성되고, 두 인접한 주상 결정립 사이의 각도는 20° 내지 60° 이고,
    상기 복수의 주상 결정립 중 하나의 종축(longitude axis)의 방향과 나노-트윈 구리 층의 두께 방향이 이루는 각도는 20° 내지 60°인 나노-트윈 구리 층을 갖는 기판.
  12. 제11항에 있어서,
    상기 기판은, 실리콘 기판, 유리 기판, 석영 기판, 금속 기판, 플라스틱 기판, 인쇄회로 기판, III-V족 물질 기판, 또는 이들의 적층 기판인 나노-트윈 구리 층을 갖는 기판.
  13. 제11항에 있어서,
    상기 나노-트윈 구리 층의 두께는 0.1 μm 내지 500 μm 범위인 나노-트윈 구리 층을 갖는 기판.
  14. 제11항에 있어서,
    복수의 주상 결정립 각각은 [111] 결정축 방향으로 적층되는 복수의 나노-트윈(nano-twins)에 의해 형성되는 나노-트윈 구리 층을 갖는 기판.
  15. 제11항에 있어서,
    단축(monor axis) 상의 복수의 주상 결정립의 길이는 각각 0.1 μm 내지 50 μm 범위인 나노-트윈 구리 층을 갖는 기판.
  16. 제11항에 있어서,
    복수의 주상 결정립의 두께는 각각 0.01 μm 내지 500 μm 범위인 나노-트윈 구리 층을 갖는 기판.
KR1020200167881A 2019-12-06 2020-12-03 나노-트윈 구리 층, 이를 제조하는 방법, 그리고 이를 포함하는 기판 KR102433117B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW108144788 2019-12-06
TW108144788A TWI709667B (zh) 2019-12-06 2019-12-06 奈米雙晶銅金屬層及其製備方法及包含其的基板

Publications (2)

Publication Number Publication Date
KR20210072709A KR20210072709A (ko) 2021-06-17
KR102433117B1 true KR102433117B1 (ko) 2022-08-16

Family

ID=74202298

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200167881A KR102433117B1 (ko) 2019-12-06 2020-12-03 나노-트윈 구리 층, 이를 제조하는 방법, 그리고 이를 포함하는 기판

Country Status (5)

Country Link
US (1) US11242619B2 (ko)
JP (1) JP7055183B2 (ko)
KR (1) KR102433117B1 (ko)
CN (1) CN112921370B (ko)
TW (1) TWI709667B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI746383B (zh) * 2021-03-05 2021-11-11 國立陽明交通大學 摻雜金屬元素的奈米雙晶銅金屬層、包含其之基板及其製備方法
TWI803857B (zh) * 2021-04-23 2023-06-01 樂鑫材料科技股份有限公司 接合結構及其形成方法
TWI766752B (zh) * 2021-07-08 2022-06-01 國立陽明交通大學 鋰電池電極及包含其的鋰電池
US11634830B2 (en) * 2021-08-25 2023-04-25 Applied Materials, Inc. Electrochemical depositions of nanotwin copper materials
CN114086224B (zh) * 2021-12-21 2023-04-28 中国科学院深圳先进技术研究院 一种孪晶铜材料及制备方法和用途
CN114908386B (zh) * 2022-05-18 2024-05-28 江西理工大学 极薄多层结构型纳米孪晶铜箔及其制备方法和应用

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108677213A (zh) * 2018-05-31 2018-10-19 中国科学院金属研究所 一种通过改变金属材料梯度纳米孪晶结构提高材料力学性能的方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2003275517A1 (en) 2002-11-01 2004-05-25 Institute Of Metal Research Chinese Academy Of Sciences A nano icrystals copper material with super high strength and conductivity and method of preparing thereof
JP2004179297A (ja) * 2002-11-26 2004-06-24 Renesas Technology Corp 半導体集積回路装置
JP2006108464A (ja) * 2004-10-07 2006-04-20 Kyoden:Kk 鉛フリーはんだに対応した銅配線基板
TWI432613B (zh) * 2011-11-16 2014-04-01 Univ Nat Chiao Tung 電鍍沉積之奈米雙晶銅金屬層及其製備方法
TWI476878B (zh) * 2012-05-10 2015-03-11 Univ Nat Chiao Tung 包含有具優選方向成長之ＣｕＳｎ晶粒之電性連接結構及其製備方法
WO2014030779A1 (ko) * 2012-08-22 2014-02-27 한양대학교 에리카산학협력단 나노쌍정 구조가 형성된 구리재료의 형성방법 및 이에 의해 제조된 구리재료
TWI455663B (zh) * 2012-10-16 2014-10-01 Univ Nat Chiao Tung 具有雙晶銅線路層之電路板及其製作方法
TWI490962B (zh) * 2013-02-07 2015-07-01 Univ Nat Chiao Tung 電性連接結構及其製備方法
US10985378B2 (en) * 2018-09-12 2021-04-20 Industrial Technology Research Institute Electrolyzed copper foil and current collector of energy storage device
TWI731293B (zh) * 2019-01-18 2021-06-21 元智大學 奈米雙晶結構

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108677213A (zh) * 2018-05-31 2018-10-19 中国科学院金属研究所 一种通过改变金属材料梯度纳米孪晶结构提高材料力学性能的方法

Also Published As

Publication number Publication date
TWI709667B (zh) 2020-11-11
CN112921370B (zh) 2024-04-19
JP7055183B2 (ja) 2022-04-15
KR20210072709A (ko) 2021-06-17
US20210172086A1 (en) 2021-06-10
JP2021105211A (ja) 2021-07-26
TW202122639A (zh) 2021-06-16
US11242619B2 (en) 2022-02-08
CN112921370A (zh) 2021-06-08

Similar Documents

Publication Publication Date Title
KR102433117B1 (ko) 나노-트윈 구리 층, 이를 제조하는 방법, 그리고 이를 포함하는 기판
CN111463185B (zh) 纳米双晶结构
US8836121B2 (en) Circuit board with twinned CU circuit layer and method for manufacturing the same
US10094033B2 (en) Electrodeposited nano-twins copper layer and method of fabricating the same
TWI490962B (zh) 電性連接結構及其製備方法
JP2015029027A (ja) プリント配線板
JP2001200386A (ja) ビアフィリング方法
KR20030074215A (ko) 주석 도금 방법
JP5578697B2 (ja) 銅充填方法
TWI521104B (zh) 奈米雙晶鎳金屬層、其製備方法、及包含其之電性連接結構、基板及封裝結構
JP3124523B2 (ja) 銅メッキ方法
Lin et al. The ultrahigh-rate growth of nanotwinned copper induced by thiol organic additives
US20050087447A1 (en) Electric copper plating liquid and process for manufacturing semiconductor integrated circuit device using same
US11578417B2 (en) Nano-twinned crystal film prepared by water/alcohol-soluble organic additives and method of fabricating the same
JP2013053362A (ja) エッチング性に優れた回路形成用銅箔、この銅箔を使用した銅張積層板及びプリント配線板
JP4472673B2 (ja) 銅配線の製造方法及び銅めっき用電解液
KR20230108201A (ko) 나노-쌍정(NANO-TWINNED) Cu-Ni 합금층 및 그 제조 방법
US20220259754A1 (en) Twinned copper layer, substrate having the same and method for preparing the same
TWI844761B (zh) 雙晶銅金屬層、具有其之基板及其製備方法
KR102178158B1 (ko) 관통공이 매립된 Si 기판의 제조방법
WO2017199835A1 (ja) 電解ニッケル（合金）めっき液
US20180355499A1 (en) Manufacturing method of ultra-large copper grains without heat treatment
KR101596437B1 (ko) 플립칩 패키지 구리 필라의 제조 방법과 이를 위한 동계 전기도금액
CN113046796A (zh) 一种纳米双晶层的制备方法和一种纳米双晶层

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant