TWI521104B - 奈米雙晶鎳金屬層、其製備方法、及包含其之電性連接結構、基板及封裝結構 - Google Patents

Description

奈米雙晶鎳金屬層、其製備方法、及包含其之電性連接 結構、基板及封裝結構

本發明係關於一種電鍍沉積之奈米雙晶鎳金屬層、其製備方法及包含其之電性連接結構、基板及封裝結構，尤指一種包括一以電鍍沉積形成之表面具有(111)優選方向之奈米雙晶鎳金屬層、其製備方法及包含其之電性連接結構、基板及封裝結構。

金屬材料的機械強度會隨著其結晶晶粒尺寸降至奈米等級大小而有所提升。此外，某些奈米等級之金屬薄膜更可具有特別高的硬度、楊式係數等機械性質。因此，具有奈米結晶性質之雙晶金屬，則很適合應用作為如直通矽晶穿孔(TSV,through silicon via)、半導體晶片中之內連線(interconnect)、封裝基板之引脚通孔(pin through hole)、金屬導線(如，銅導線(copper interconnect))、或基板線路等之金屬材料。

從電性的角度來說，影響電子元件可靠度的重要因素是導線的抗電遷移能力(anti electro-migration ability)。過去的研究中，有三種方法可以提升導線抗電遷移性。第一種方法是改變導線晶格結構，使其導線內部的晶粒結構具有[111]優選方向，則可大幅增加電遷移阻抗(electro-migration resistance)，而減緩因電遷移而形成孔洞的發生率。第二種方法是增加晶粒的尺寸，使得晶粒邊界(Grain boundary)數量減少，降低原子的遷移路徑。第三種方法則是在導體內添加具有奈米雙晶結構的金屬，當原子沿著電子流動的方向而產生電遷移時，遷移到雙晶晶界時原子流失速度會延遲一段時間。利用這個原理，奈米雙晶也可以讓導線中的空孔形成速率減慢，直接改善電子元件使用壽命。換言之，導線內部奈米雙晶密度越高，抗電遷移能力就越高。

關於雙晶金屬材料之製備方式，一般係以物理氣相沉積(PVD)或是脈衝電鍍技術(pulse plating)來形成奈米雙晶金屬結構。然而習知技術所製備的雙晶材料，只能形成細小而無規則性的奈米雙晶，且生產成本昂貴。在半導體與電子產品的量產上，應用程度並不大。因此現階段這些方法仍未能應用於工業量產。

因此，微電子領域極需一種具有優選方向的奈米雙晶金屬層，以獲得最佳的導線抗電遷移性。同時又具備優異的機械性質，其製備方法必須兼具高速低成本以及相容於半導體製程，如此才能直接取代傳統導線或接點材料的應用價值。

本發明之主要目的係在提供一種奈米雙晶鎳金屬層及其製備方法，其能以低生產成本且並透過與半導體製程完全相容之方法製作出具有優選方向之奈米雙晶鎳金屬層。

本發明之另一目的係在提供一種包含前述電性連接結構之電性連接結構、基板及封裝結構，因所包含之奈米雙晶鎳金屬層具有良好的抗電遷移性、硬度以及楊式係數，故包含此奈米雙晶鎳金屬層之基板及封裝結構具有優異的產品可靠度。

為達成上述目的，本發明提供一種奈米雙晶鎳金屬層之製備方法，包括：提供一電鍍裝置，裝置包括一陽極、一陰極、一電鍍液、以及一電力供應源，電力供應源係分別與陽極及陰極連接，且陽極及陰極係浸泡於電鍍液中，其中電力供應源係直流電電鍍供應源、或高速脈衝電鍍供應源、或直流電鍍與高速脈衝電鍍二者交互使用；以及使用電力供應源提供電力進行電鍍，由陰極之一表面成長奈米雙晶鎳金屬層，其中當使用直流電電鍍供應源時，其電流密度為1 ASD-12 ASD，當使用高速脈衝電鍍供應源時，其電流密度為3 ASD-5ASD。此外，電鍍液係包括有：一鎳的鹽化物、一酸、以及一氯離子來源。

經由前述電鍍製程，則可得到本發明之電鍍沉積之奈米雙晶鎳金屬層，其中，奈米雙晶鎳金屬層之50%以上的體積包括複數個鎳晶粒，鎳晶粒彼此間係互相連接，每一鎳晶粒係由複數個奈米雙晶鎳沿著[111]晶軸方向 堆疊而成，相鄰之鎳晶粒間之堆疊方向之夾角係0至20度，且奈米雙晶鎳金屬層之至少60%的表面係(111)面。

本發明之電鍍沉積之奈米雙晶鎳金屬層具有與以往習知技術完全不同的結構；特別是，其具備高度[111]優選方向的鎳晶粒以及高密度的奈米雙晶鎳，且整體金屬材料內的奈米雙晶鎳密度超越習知技術所生產者，而能達成最優異的抗電遷移特性以及機械性質，並適用於各種電子元件所需要的實用尺寸，具有量產價值。除此之外，本發明中之奈米雙晶鎳金屬層之應用領域並無侷限，其可單獨使用或與一基材合併使用。舉例來說，因鎳係為一磁性材料，故後續可將本發明之奈米雙晶鎳金屬層圖案化以作為一磁性基材；或者，本發明之奈米雙晶鎳金屬層圖案化可作為一表面保護層，以保護如預定材料，如做為銅基材之表面保護層；或者，本發明之奈米雙晶鎳金屬層更可用於電性連接結構上。

本發明係以電鍍方法製作出具有優選方向之奈米雙晶鎳金屬層，此奈米雙晶鎳金屬層至少有60%的表面面積是(111)面，亦即奈米雙晶鎳金屬層之表面有包含60%以上係顯露出奈米雙晶鎳之(111)面；且鎳晶粒之晶軸[111]方向與成長方向(亦即，奈米雙晶鎳堆疊方向)的夾角在20度之內，且該些鎳晶粒較佳係具有實質上相同之[111]方向。更具體而言，每一鎳晶粒中有複數個層狀奈米雙晶鎳，且奈米雙晶鎳係次序的以(111)平面堆疊，而形成有優選方向的鎳晶粒。

於本發明之製備方法中，電鍍沉積之奈米雙晶鎳金屬層之厚度可依據電鍍時間長短進行調整，且所製得之奈米雙晶鎳金屬層較佳厚度範圍約0.01μm-5μm，更佳約0.1μm-4μm，且最佳約1μm-3μm。當厚度超過5μm時，則奈米雙晶鎳金屬層中具有之[111]優選方向之雙晶鎳比例將會降低，甚至變成不具優選方向之奈米雙晶鎳金屬層。

於本發明中，至少50%之鎳晶粒係具有一縱向軸(longitude axis)，該縱向軸係該奈米雙晶鎳之堆疊方向，該奈米雙晶鎳金屬層具有一厚度方向，該厚度方向係垂直該奈米雙晶鎳金屬層之表面，該鎳晶粒之[111]晶軸與該縱向軸夾角為0至20度，且該鎳晶粒之縱向軸之方向與該奈米雙晶鎳金屬層之厚度方向實質相同。

本發明之上述電鍍沉積之奈米雙晶鎳金屬層中，奈米雙晶鎳金屬層之至少60%的表面係(111)面；較佳地該奈米雙晶鎳金屬層之至少80%的表面係(111)面；更佳地該奈米雙晶鎳金屬層之90%的表面係(111)面；且最佳地該奈米雙晶鎳金屬層之100%的表面係(111)面，亦即奈米雙晶鎳金屬層所顯露之所有表面皆為(111)面。

此外，本發明之上述電鍍沉積之奈米雙晶鎳金屬層中，較佳至少70%之鎳晶粒係由複數個奈米雙晶鎳堆疊而成，且更佳至少90%之鎳晶粒係由複數個奈米雙晶鎳堆疊而成。

再者，本發明之上述電鍍沉積之奈米雙晶鎳金 屬層中，較佳鎳晶粒之直徑較佳可為0.001μm-5μm，更佳可為0.01μm-3μm；鎳晶粒厚度較佳可為0.01μm-5μm，更佳可為1μm-3μm。

於本發明之製作方法中，陰極較佳為一表面具有一奈米雙晶銅晶種層之基板。藉此，於本發明所得之奈米雙晶鎳金屬層中，可更包括一奈米雙晶銅晶種層，層疊於該奈米雙晶鎳金屬層下。其中，奈米雙晶銅晶種層之50%以上的體積包括複數個銅晶粒，銅晶粒彼此間係互相連接，每一銅晶粒係由複數個奈米雙晶銅沿著[111]晶軸方向堆疊而成，相鄰之銅晶粒間之堆疊方向之夾角係0至20度。

藉由使用奈米雙晶銅作為成長奈米雙晶鎳之晶種層時，鎳原子可依奈米雙晶銅之表面方向沉積，而形成本發明之奈米雙晶鎳層；故若要製作出表面具有優選方向之奈米雙晶鎳層，則奈米雙晶銅金屬層之表面較佳亦同時具有優選方向。因此，於奈米雙晶銅晶種層中，至少50%之銅晶粒具有一縱向軸，縱向軸係銅晶粒之堆疊/生長(或是長軸)方向，同時雙晶銅晶種層具有一厚度方向，厚度方向係垂直雙晶銅晶種層之表面，銅晶粒之[111]晶軸與該縱向軸夾角較佳為0至20度，且同晶粒之縱向軸之方向係與雙晶銅晶種層之厚度方向較佳為實質上相同。此外，奈米雙晶銅晶種層至少有50%的表面面積是(111)面，亦即奈米雙晶銅晶種層之表面有包含50%以上係顯露出奈米雙晶之(111)面；較佳為至少90%的表面係(111)面；且更佳為100%的表面係(111)面，即所有表面皆為(111)面。

此外，本發明之奈米雙晶銅晶種層中，較佳至少70%之銅晶粒係由複數個奈米雙晶銅堆疊而成，且更佳至少90%之銅晶粒係由複數個奈米雙晶銅堆疊而成。

再者，本發明之奈米雙晶銅晶種層中，銅晶粒之直徑較佳可為0.1μm-50μm，更佳可為1μm-10μm；銅晶粒厚度較佳可為0.01μm-500μm，更佳可為0.1μm-200μm。

在此，奈米雙晶銅晶種層之厚度並無特別限制，可依照需求選擇；且其範圍較佳為約0.1μm-500μm，更佳為0.8μm-200μm，再更佳為1μm-20μm。當奈米雙晶銅晶種層之厚度超過一定厚度時，除了作為成長奈米雙晶鎳金屬層之晶種層外，亦可與奈米雙晶鎳金屬層一起作為電性連接元件之一部分。

於本發明中，奈米雙晶銅晶種層亦可以與前述製備奈米雙晶鎳金屬層之相同方法製備，只要電鍍液中之鎳的鹽化物以銅的鹽化物取代即可。

於本發明之製備奈米雙晶鎳金屬層或奈米雙晶銅晶種層之電鍍製程中，電鍍液中之氯離子主要功能之一係可用以微調整晶粒成長方向，使雙晶金屬具有結晶優選方向。此外，其酸可為一有機或無機酸，以增加電解質濃度而提高電鍍速度，例如可使用硫酸、甲基磺酸、或其混合，此外，電鍍液中的酸之濃度較佳可為80-120g/L。此外，電鍍液須同時包含有金屬離子來源(亦即，銅或鎳之鹽化物，例如，硫酸銅/硫酸鎳或甲基磺酸銅/甲基磺酸鎳)。 該電鍍液較佳的組成中，也可更包括一添加物係選自由：明膠(gelatin)、介面活性劑、晶格修整劑(lattice modification agent)、及其混合所組成之群組，用以調整此些添加物質可用以微調整晶粒成長方向。

此外，於本發明所使用之電鍍製程中，電力供應源較佳係直流電電鍍供應源、或高速脈衝電鍍供應源、或直流電鍍與高速脈衝電鍍二者交互使用為之，可使雙晶金屬層形成速率提升。當該步驟(B)中使用直流電電鍍供應源時，電流密度較佳可為1 ASD-12 ASD，最佳可為2ASD-10ASD(例如，8ASD)。當該步驟(B)中使用高速脈衝電鍍供應源時，其操作條件較佳為：T_on/T_off(sec)為0.1/2-0.1/0.5之間(例如，0.1/2、0.1/1、或0.1/0.5)，電流密度為1-25ASD(最佳可為5ASD)。在此條件下進行電鍍，奈米雙晶金屬之成長速率以實際通電時間計算，較佳可為0.22μm/min-2.64μm/min。例如，當該步驟(B)中電鍍之電流密度為8ASD時，該雙晶金屬之成長速率可至1.5μm/min-2μm/min(例如，1.76μm/min)。此外，當電鍍進行時，該陰極或該電鍍液係可以50到1500rpm之轉速旋轉，以幫助雙晶成長方向及速率。

因此，本發明之雙晶金屬之製備方法遠比習知技術所使用的物理氣相沉積法或脈衝電鍍法的時間更短，沉積效率與速度更快。無需使用昂貴的氣相沉積設備，故生產成本可因此大幅下降。

此外，藉由前述方法所製得之本發明電鍍沉積 之奈米雙晶鎳金屬層，具有優秀的機械性質與抗電遷移(electro-migration)特性，可應用於製備三維積體電路(3D-IC)之直通矽晶穿孔、封裝基板之引脚通孔、各種金屬導線、或基板線路等處，對於積體電路工業之應用發展非常有貢獻。

因此，本發明更提供一包括奈米雙晶鎳金屬層之電性連接結構，其包括如前述之電鍍沉積之奈米雙晶鎳金屬層。

此外，本發明之包含奈米雙晶鎳金屬層之電性連接結構，可應用於一般之基板或封裝基板。其中，當應用於一般基板時，具有奈米雙晶鎳金屬層之基板，包括：一基板；以及如前述之電性連接結構，配置於基板之表面或內部。當應用於封裝基板時，則可做為一接點；故所得到之用以電性連接一第一基板及一第二基板之封裝結構，則包括：一第一基板；一第二基板；以及一接點，設於該第一基板與該第二基板間，且包括如前述之電性連接結構。

前述之基板、第一基板及第二基板並無特殊限制，可為矽基板、玻璃基板、石英基板、金屬基板、塑膠基板、印刷電路板、銅箔基板、三五族材料基板、或三維積體電路(3D-IC)板。

1‧‧‧電鍍裝置

11‧‧‧陽極

12‧‧‧陰極

13‧‧‧電鍍液

14‧‧‧奈米雙晶銅晶種層

15‧‧‧直流電供應源

16‧‧‧銅晶粒

161,261‧‧‧奈米雙晶平面

162,262‧‧‧晶界

24‧‧‧奈米雙晶鎳層

26‧‧‧鎳晶粒

31‧‧‧第一基板

32‧‧‧奈米雙晶鎳層

321‧‧‧第一接合面

33‧‧‧第二基板

341‧‧‧第二接合面

361,362‧‧‧夾具

D1,D2‧‧‧直徑

L1,L2‧‧‧高度

T1,T2‧‧‧厚度

圖1係本發明實施例1之電鍍裝置示意圖。

圖2係本發明實施例1之奈米雙晶銅晶種層之聚焦離 子束(Focused Ion Beam)剖面圖。

圖3係本發明實施例1之奈米雙晶銅晶種層之柱狀晶粒之俯視EBSD分析結果圖。

圖4係本發明實施例1之奈米雙晶鎳金屬層之聚焦離子束剖面圖。

圖5係本發明實施例1之奈米雙晶鎳金屬層之穿透式電子顯微鏡分析圖。

圖6係本發明實施例2之奈米雙晶鎳金屬層之聚焦離子束剖面圖。

圖7係本發明實施例2之奈米雙晶鎳金屬層之柱狀晶粒之俯視(plan-view)X光分析結果圖。

圖8A至圖8C係為本發明實施例4之具有雙晶鎳之電性連接結構之封裝基板製備流程剖面示意圖。

以下係藉由特定的具體實施例說明本發明之實施方式，熟習此技藝之人士可由本說明書所揭示之內容輕易地了解本發明之其他優點與功效。本發明亦可藉由其他不同的具體實施例加以施行或應用，本說明書中的各項細節亦可針對不同觀點與應用，在不悖離本創作之精神下進行各種修飾與變更。

[實施例1]

首先，先製備奈米雙晶銅晶種層。在此，提供一如圖1所示之電鍍裝置1，電鍍裝置1包括有陽極11、陰極12，係浸泡於電鍍液13中並分別連接至一直流電供應源 15(在此係使用Keithley 2400)。在此，陽極11使用之材料為金屬銅、磷銅或惰性陽極(如鈦鍍白金)；陰極12使用之材料為表面鍍有銅晶種層之矽基板，亦可選擇使用表面鍍有導電層及晶種層之玻璃基板、石英基板、金屬基板、塑膠基板、或印刷電路板等。電鍍液13係包括有硫酸銅(銅離子濃度為20-60g/L)、氯離子(濃度為10-100ppm)、以及甲基磺酸(濃度為80-120g/L)，並可添加其他界面活性劑或晶格修整劑(如BASF Lugalvan 1-100ml/L)。選擇性地，本實施例之電鍍液13更可包含有有機酸(例如，甲基磺酸)、或明膠(gelatin)等，或以上的混合物用調整晶粒結構與尺寸。

接著，以2-10ASD的電流密度之直流電進行電鍍，由陰極12開始朝著箭頭所指之方向(如圖1所示)成長奈米雙晶銅。矽基板或溶液有施予約50到1500rpm之轉速。成長過程中，雙晶之(111)面以及奈米雙晶銅晶種層之平面係約垂直於電場的方向，並以約1.76μm/min的速率成長雙晶銅。成長完成之奈米雙晶銅晶種層包括有複數個銅晶粒，該銅晶粒由複數個雙晶銅所組成，奈米雙晶延伸到表面，因此表面所顯露的同樣是(111)面。電鍍完成後得到的奈米雙晶銅晶種層14厚度約20μm。[111]晶軸係為垂直(111)面之軸。

圖2係本實施例以8ASD所製得之雙晶銅之聚焦離子束(Focused Ion Beam,FIB)剖面圖。如圖2所示，本實施例所製得之奈米雙晶銅晶種層14之50%以上的體積包括有複數個柱狀銅晶粒16彼此間係互相連接，而每一銅晶 粒16中有複數個層狀奈米雙晶銅沿著[111]晶軸方向堆疊而成，因此本發明之奈米雙晶銅晶種層14整體則包含有非常多的奈米雙晶銅。此些柱狀銅晶粒16之直徑D1之範圍係約為0.5μm至8μm且高度L1約為2μm至20μm，奈米雙晶平面161(水平條紋)與(111)平面平行，雙晶晶粒間是晶界162，銅之(111)平面垂直於厚度T方向，且雙晶銅晶種層14之厚度T1約為20μm。相鄰之銅晶粒16間堆疊方向(幾乎等同於[111]晶軸)之夾角係0至20度以內。

本實施例中，雙晶銅晶種層14之厚度T1可依據電鍍時間長短進行調整，其範圍為約0.1μm-500μm。

圖3是使用電子背向散射分析儀(Electron backscatter diffraction,EBSD)來分析其表面晶粒方向的結果，所有的表面晶粒方向都在[111]方向附近，也就是呈現深灰色；且經統計後，偏離[111]方向角度在10度以內(<10度)之晶粒比例為90%以上。因此，本實施例所得到之雙晶銅晶種層14具有(111)優選方向，且甚至幾乎雙晶銅晶種層14之所有表面係(111)面。

於本實施例中，奈米雙晶銅晶種層14係以電鍍方式製作；然而，於其他實施例中，奈米雙晶銅晶種層14可以物理氣相沉積或是脈衝電鍍技術等習知技術製備，只要奈米雙晶銅晶種層14之表面有(111)之優選方向即可。

接著，使用前述所製得之形成有奈米雙晶銅晶種層之基板進行奈米雙晶鎳金屬層電鍍沉積。在此，亦使用如圖1所示之電鍍裝置1進行奈米雙晶鎳金屬層之沉 積。其中，陽極11使用之材料為惰性陽極(如鈦鍍白金)；陰極12使用表面形成有前述奈米雙晶銅晶種層14之基板；電鍍液13之成分亦與前述形成奈米雙晶銅晶種層14之電鍍液成分相似，除了硫酸銅以氨基磺酸鎳(sulfamate nickel)(鎳離子濃度為20-60g/L)所取代。

接著，脈衝電鍍法進行鍍膜。前述之奈米雙晶銅晶種層14之基板(即，陰極12)或溶液有施予約0到1500rpm之轉速；於本實施例中，轉速為600rpm。T_on/T_off為0.1/0.9(sec)下，電流密度控制在5ASD，由陰極開始朝著箭頭所指之方向(如圖1所示)成長雙晶鎳(鍍6000循環)。雙晶(111)平面垂直於電場的方向，並以0.183μm/min的速率成長雙晶鎳。成長完成之雙晶鎳包括有複數個柱狀晶粒，該柱狀晶粒中有複數個層狀奈米雙晶鎳，電鍍完成後得到的奈米雙晶鎳層24厚度可約0.01μm-5μm；於本實施例中奈米雙晶鎳層24厚度為約2μm-3μm之間。成長完成之奈米雙晶鎳層24包括有複數個鎳晶粒，該鎳晶粒由複數個雙晶鎳所組成，奈米雙晶延伸到表面，因此表面所顯露的同樣是(111)面；且[111]晶軸係為垂直(111)面之軸。

圖4係本實施例以5ASD所製得之雙晶鎳之聚焦離子束剖面圖。如圖4所示，本實施例所製得之奈米雙晶鎳層24之50%以上的體積包括有複數個柱狀鎳晶粒26彼此間係互相連接，而每一鎳晶粒26中有複數個層狀奈米雙晶銅沿著[111]晶軸方向堆疊而成，因此本發明之奈米雙晶鎳層24整體則包含有非常多的奈米雙晶鎳。此些柱狀鎳 晶粒之直徑D2之範圍係約為0.5μm至3μm且高度L2約為2μm至3μm，奈米雙晶平面261(水平條紋)與(111)平面平行，雙晶晶粒間是晶界262，鎳之(111)平面垂直於厚度T2方向，且奈米雙晶鎳層24之厚度T2約為3.5μm。相鄰之鎳晶粒26間堆疊方向(幾乎等同於[111]晶軸)之夾角係0至20度以內。

本實施例中，奈米雙晶鎳層24之厚度T2可依據電鍍時間長短進行調整，其範圍為約0.01μm-5μm。

此外，圖5係本實施例之雙晶鎳之穿透式電子顯微鏡分析圖。如圖5所示，本實施例所製得之奈米雙晶鎳具有高密度奈米雙晶。

經分析後，本實施例之奈米雙晶鎳層所有的表面晶粒方向都在[111]方向附近，且偏離[111]方向角度在15度以內(<15度)之晶粒比例為90%以上。因此，本實施例所得到之奈米雙晶鎳層24具有(111)優選方向，且甚至幾乎奈米雙晶鎳層24之所有表面係(111)面。

經由前述製程後，則可得到本實施例之包含奈米雙晶鎳金屬層之電性連接結構，其包括如前述之電鍍沉積之奈米雙晶鎳金屬層24，且更包括如前述之奈米雙晶銅晶種層14，層疊於奈米雙晶鎳金屬層24下，如圖1所示。

[實施例2]

本實施例之奈米雙晶鎳層係以與前述實施例1相同製程製備；其聚焦離子束剖面圖係如圖6所示。其中，本實施例所製得之奈米雙晶鎳層24亦具有與實施例1相同 之特徵，除了柱狀鎳晶粒之直徑D2之範圍係約為0.5μm至2.5μm、高度L2約為2μm至3μm且厚度T2約為4μm。

此外，更將本實施例之奈米雙晶鎳層進行X光分析，結果係如圖7所示。其中，X光是從電鍍之鎳表面入射。由圖7可看到，鍍層晶粒具有[111]晶軸之優選方向(preferred orientation)(如圖7中標示之「Ni(111)」所示)。圖中的Si(004)是矽基板的繞射峰，而Cu(111)為奈米雙晶銅晶種層。鎳的其他平面繞射峰都沒有出現，顯示本實施例所製得之鎳具有[111]晶軸。此外，經分析後，本實施例之奈米雙晶鎳層所有的表面晶粒方向都在[111]方向附近，且偏離[111]方向角度在15度以內(<15度)之晶粒比例為90%以上。因此，本實施例所得到之奈米雙晶鎳層24具有(111)優選方向，且甚至幾乎奈米雙晶鎳層24之所有表面係(111)面。

[實施例3]

本實施例所使用電鍍液以及方法均與實施例2相同，不同處是在基板表面以半導體製程做好線路溝渠以及深寬比為1：3的微孔洞(圖未示)，奈米雙晶鎳金屬層以電鍍方式填滿孔洞而形成內連接線(interconnect)。

[實施例4]

圖8A至圖8C係為本實施例之具有雙晶鎳之電性連接結構之製備流程剖面示意圖。

如圖8A所示，首先提供一第一基板31及一第二基板33，其上方分別形成有如實施例1或實施例2所示之奈米雙晶鎳層32,34，且第一基板31及第二基板33分別 為一晶圓。在此，為了簡潔說明，僅以示意圖表示第一基板31及第二基板3之結構，其線路、主動元件、被動元件或其他部分並未揭示於圖式中。

接著，如圖8B所示，將第一基板31與第二基板33置於夾具361,362上，並使奈米雙晶鎳層32,34之第一接合面321與第二接合面341相對，以進行接合製程。

最後，如圖8C所示，則可得到本實施例之封裝結構，包括：一第一基板31；一第二基板33；以及一接點25，設於第一基板31與第二基板33間。

上述實施例僅係為了方便說明而舉例而已，本發明所主張之權利範圍自應以申請專利範圍所述為準，而非僅限於上述實施例。

24‧‧‧奈米雙晶鎳層

26‧‧‧鎳晶粒

261‧‧‧奈米雙晶平面

262‧‧‧晶界

D2‧‧‧直徑

L2‧‧‧高度

T2‧‧‧厚度

Claims (17)

1. 一種電鍍沉積之奈米雙晶鎳金屬層，其中該奈米雙晶鎳金屬層之50%以上的體積包括複數個鎳晶粒，該複數個鎳晶粒彼此間係互相連接，該每一鎳晶粒係由複數個奈米雙晶鎳沿著[111]晶軸方向堆疊而成，相鄰之該鎳晶粒間之堆疊方向之夾角係0至20度，且該奈米雙晶鎳金屬層之至少60%的表面係(111)面；其中該奈米雙晶鎳金屬層之厚度為0.01μm-5μm；以及該鎳晶粒之直徑係0.001μm-5μm；其中，包括一奈米雙晶銅晶種層，層疊於該奈米雙晶鎳金屬層下，其中該奈米雙晶銅晶種層之50%以上的體積包括複數個銅晶粒，該複數個銅晶粒彼此間係互相連接，該每一銅晶粒係由複數個奈米雙晶銅沿著[111]晶軸方向堆疊而成，相鄰之該銅晶粒間之堆疊方向之夾角係0至20度。
2. 如申請專利範圍第1項所述之奈米雙晶鎳金屬層，其中至少50%之該鎳晶粒係具有一縱向軸(longitude axis)，該縱向軸係該奈米雙晶鎳之堆疊方向，該奈米雙晶鎳金屬層具有一厚度方向，該厚度方向係垂直該奈米雙晶鎳金屬層之表面，該鎳晶粒之[111]晶軸與該縱向軸夾角為0至20度，且該鎳晶粒之縱向軸之方向與該奈米雙晶鎳金屬層之厚度方向實質相同。
3. 如申請專利範圍第1項所述之奈米雙晶鎳金屬層，其中該奈米雙晶鎳金屬層之所有表面係(111)面。
4. 如申請專利範圍第1項所述之奈米雙晶鎳金屬層，其中至少70%之該鎳晶粒係由複數個奈米雙晶鎳堆疊而成。
5. 如申請專利範圍第1項所述之奈米雙晶鎳金屬層，其中，該鎳晶粒之厚度係0.01μm-5μm。
6. 如申請專利範圍第1項所述之奈米雙晶鎳金屬層，其中該奈米雙晶銅晶種層之至少90%的表面係(111)面。
7. 如申請專利範圍第6項所述之奈米雙晶鎳金屬層，其中該奈米雙晶銅晶種層之所有表面係(111)面。
8. 如申請專利範圍第1項所述之奈米雙晶鎳金屬層，其中至少70%之該銅晶粒係由複數個奈米雙晶銅堆疊而成。
9. 一種奈米雙晶鎳金屬層之製備方法，包括：提供一電鍍裝置，該裝置包括一陽極、一陰極、一電鍍液、以及一電力供應源，該電力供應源係分別與該陽極及該陰極連接，且該陽極及該陰極係浸泡於該電鍍液中，其中該電力供應源係直流電電鍍供應源、或高速脈衝電鍍供應源、或直流電鍍與高速脈衝電鍍二者交互使用，其中該陰極係一表面具有一奈米雙晶銅晶種層之基板；以及使用該電力供應源提供電力進行電鍍，由該陰極之一表面成長奈米雙晶鎳金屬層，其中當使用直流電電鍍供應源時，其電流密度為1 ASD-12 ASD，當使用高速脈衝電鍍供應源時，其電流密度為3 ASD-5ASD；其中，該電鍍液係包括有：一鎳的鹽化物、一酸、以及一氯離子來源，其中該酸係為硫酸、甲基磺酸、或其混合，該酸之濃度為80-120g/L，該奈米雙晶鎳金屬層之50%以上的 體積包括複數個鎳晶粒，該複數個鎳晶粒彼此間係互相連接，該每一鎳晶粒係由複數個奈米雙晶鎳沿著[111]晶軸方向堆疊而成，相鄰之該鎳晶粒間之堆疊方向之夾角係0至20度，且該奈米雙晶鎳金屬層之至少60%的表面係(111)面；其中該奈米雙晶鎳金屬層之厚度為0.01μm-5μm；以及該鎳晶粒之直徑係0.001μm-5μm。
10. 如申請專利範圍第9項所述之製備方法，其中該奈米雙晶鎳金屬層之所有表面係(111)面。
11. 如申請專利範圍第9項所述之製備方法，，且該鎳晶粒之厚度係0.01μm-5μm。
12. 如申請專利範圍第9項所述之製備方法，其中該電鍍液更包括一物質係選自由：明膠(gelatin)、介面活性劑、晶格修整劑、及其混合所組成之群組。
13. 如申請專利範圍第9項所述之製備方法，其中該奈米雙晶銅晶種層之50%以上的體積包括複數個銅晶粒，該複數個銅晶粒彼此間係互相連接，該每一銅晶粒係由複數個奈米雙晶銅沿著[111]晶軸方向堆疊而成，相鄰之該銅晶粒間之堆疊方向之夾角係0至20度。
14. 如申請專利範圍第13項所述之製備方法，其中該奈米雙晶銅晶種層之至少90%的表面係(111)面。
15. 一種包含奈米雙晶鎳金屬層之電性連接結構，包括一如申請專利範圍第1項至第8項中任何一項所述之奈米雙晶鎳金屬層。
16. 一種具有奈米雙晶鎳金屬層之基板，包括： 一基板；以及一如申請專利範圍第15項所述之電性連接結構，配置於該基板之表面或內部。
17. 一種用以電性連接一第一基板及一第二基板之封裝結構，包括：一第一基板；一第二基板；以及一接點，設於該第一基板與該第二基板間，且包括一如申請專利範圍第16項所述之電性連接結構。