TWI507548B - 具有優選排列方向之金膜、其製備方法、及包含其之接合結構 - Google Patents

具有優選排列方向之金膜、其製備方法、及包含其之接合結構 Download PDF

Info

Publication number
TWI507548B
TWI507548B TW103125237A TW103125237A TWI507548B TW I507548 B TWI507548 B TW I507548B TW 103125237 A TW103125237 A TW 103125237A TW 103125237 A TW103125237 A TW 103125237A TW I507548 B TWI507548 B TW I507548B
Authority
TW
Taiwan
Prior art keywords
gold
gold film
film
crystal
nano twin
Prior art date
Application number
TW103125237A
Other languages
English (en)
Other versions
TW201604293A (zh
Inventor
Chih Chen
Wei Lan Chiu
Original Assignee
Univ Nat Chiao Tung
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Univ Nat Chiao Tung filed Critical Univ Nat Chiao Tung
Priority to TW103125237A priority Critical patent/TWI507548B/zh
Priority to US14/664,316 priority patent/US20160024678A1/en
Application granted granted Critical
Publication of TWI507548B publication Critical patent/TWI507548B/zh
Publication of TW201604293A publication Critical patent/TW201604293A/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/18—Electroplating using modulated, pulsed or reversing current
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/01—Layered products comprising a layer of metal all layers being exclusively metallic
    • B32B15/018—Layered products comprising a layer of metal all layers being exclusively metallic one layer being formed of a noble metal or a noble metal alloy
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C5/00—Alloys based on noble metals
    • C22C5/02—Alloys based on gold
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/48—Electroplating: Baths therefor from solutions of gold
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48—After-treatment of electroplated surfaces
    • C25D5/50—After-treatment of electroplated surfaces by heat-treatment
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60—Electroplating characterised by the structure or texture of the layers
    • C25D5/605—Surface topography of the layers, e.g. rough, dendritic or nodular layers
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60—Electroplating characterised by the structure or texture of the layers
    • C25D5/615—Microstructure of the layers, e.g. mixed structure
    • C25D5/617—Crystalline layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/27444—Manufacturing methods by blanket deposition of the material of the layer connector in gaseous form
    • H01L2224/2745—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/27444—Manufacturing methods by blanket deposition of the material of the layer connector in gaseous form
    • H01L2224/27452—Chemical vapour deposition [CVD], e.g. laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2746—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2746—Plating
    • H01L2224/27464—Electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/325—Material
    • H01L2224/32501—Material at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Electrochemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electroplating And Plating Baths Therefor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

具有優選排列方向之金膜、其製備方法、及包含其之接合結構
本發明係關於一種具有優選排列方向之金膜、其製備方法、及包含其之接合結構，尤指一種包含複數個具有優選[111]排列方向之奈米雙晶金晶粒之金膜、其製備方法，以及包含其之接合結構。
金屬材料之硬度以及其機械性質會隨著金屬之晶粒大小而改變，舉例而言，一些具有奈米級晶粒以及具有奈米雙晶結構之金屬薄膜具有特別高硬度，藉由其高硬度，可應用於飾品或珠寶鑲嵌金屬之表面，以提升其硬度，除了不易磨損，亦可確保鑲嵌之寶石不易掉落，此外，具有奈米結晶性質之雙晶金屬，也可應用作為如直通矽晶穿孔(TSV,through silicon via)、半導體晶片中之內連線(interconnect)、封裝基板之引脚通孔(pin through hole)、金屬導線(如，銅導線(copper interconnect))、或基板線路等之金屬材料，以確保其電性接點的可靠性，並延長其使用壽命。
而從電性的角度來看，不同的晶格結構會影響其抗電遷移能力(anti electro-migration ability)，若欲提升金 屬的抗電遷移性，可藉由改變導線晶格結構，使導線內部的晶粒結構具有[111]優選方向，以大幅增加電遷移阻抗；或者，可藉由形成金屬的奈米雙晶結構，使得原子沿著電子流動的方向而產生電遷移時，於雙晶晶粒間之晶界可延遲原子流失的速度。如此一來，可減慢金屬中空孔形成的速率，以改善電子元件的使用壽命。
另外，由於現今多數電子產品的研發趨勢皆朝向更輕、更薄的方向發展，同時，對於電子產品的反應及運作速度的要求也更加嚴格，為了節省半導體晶片封裝的空間，其封裝結構由最原始的一維及二維封裝結構，發展到目前所使用的二點五維或三維的封裝結構，由於二點五維以及三維的封裝結構中，係垂直堆疊半導體晶片，為了成功的運作該些高密度堆疊之半導體晶片，其傳遞信號之路由的設計相當重要，而作為電性連接之金屬接合結構須符合窄間距化以及高接合性的要求，且須同時具有優異機械性質以及良好的導電特性，因此其使用的材料以及製程顯得相當重要。
金具有高傳導係數，相當適合作為封裝結構之電性連接金屬，然而由於習知的金材料所製備之電性接點中，金的晶粒結晶方向並無一定的趨勢，其接點表面係形成方向性零散的晶粒，故於接合時須於高溫或高壓下進行接合，而過高的溫度或壓力容易造成半導體晶片的損壞，若降低金接合之製程溫度，製程壓力則需增加，如此一來，金接合之製程將過於繁複且設備昂貴，過大的壓力也容易 導致元件的損壞，難以量產。
故目前急需一種新穎的金膜以及其製備方法，其具有優選排列方向以及奈米雙晶之結構，以及一種新穎的金接合結構以及製備方法，除了可應用於飾品業，更可應用於電子業中，以改善習知高溫及高壓製程的缺點，以提升產品良率、降低成本、並達到高效能且小體積之電子產品。
本發明係提供一種具有優選排列方向之金膜以及其製備方法，該金膜係包括複數個奈米雙晶金晶粒，可使得該金膜具有良好硬度以及機械性質，且該金膜可應用於珠寶業與金飾業，於金飾表面形成該包括複數個奈米雙晶金晶粒之金膜，可提高金飾之硬度，但不影響其外觀。
此外，根據本發明所提供之具有優選排列方向之金膜，其優異的機械性質以及其抗電遷移特性，本發明亦提供了一種具有優選排列方向之金膜之接合結構及其製備方法，以應用於電子產品中各種電性接點，其係透過控制金晶粒的成長方向，於金膜表面形成具有[111]優選方向之結晶平面。如圖1所示，圖中之金原子11係沿著[111]方向堆疊，並形成[111]結晶平面111，由於金的[111]結晶平面具有最高的面堆積密度，且金晶粒於[111]方向具有最高的自擴散速度，因此，本發明所提供之具有優選排列方向之金膜之接合結構係綜合以上兩種特點，使得具有[111]結晶平面之金膜，可於低溫低壓下達到良好的接合情況。
本發明所提供之具有優選排列方向之金膜係包括互相連接之複數個金晶粒，其中，至少50%以上之該些金晶粒係由複數個奈米雙晶金晶粒所組成，且該奈米雙晶金晶粒係由複數個奈米雙晶金沿著[111]晶軸方向堆疊而成。此外，該金膜具有一厚度方向，且垂直於該厚度方向之任一截面具有至少50%以上之面積為[111]結晶平面。
本發明所提供之具有優選排列方向之金膜之厚度可為0.05~1000μm，較佳為1~10μm，而其中，該奈米雙晶金晶粒之厚度可為0.05~1000μm，較佳為1~10μm，及直徑可為0.1~10μm，較佳為0.5~5μm。
本發明之另一目的係在於提供一種具有優選排列方向之金膜之製備方法，包括：(A)提供一電鍍裝置，該電鍍裝置可包括一陽極、一陰極、一脈衝電流供應源、以及一電鍍液，其中，該脈衝電流供應源係與該陽極以及該陰極電性連接，且該陽極及該陰極係浸泡於該電鍍液中；以及(B)使用該電力供應源提供一脈衝電流以進行電鍍，並於該陰極表面成長一金膜；其中，該金膜係包括互相連接之複數個金晶粒，且至少50%以上之該些金晶粒可由複數個奈米雙晶金晶粒所組成，而較佳係至少75%以上之該些金晶粒可由複數個奈米雙晶金晶粒所組成。此外，該奈米雙晶金晶粒係由複數個奈米雙晶金沿著[111]晶軸方向堆疊而成。另外，該電鍍液可包括一金離子、一氯離子、以及一酸。
根據本發明所提供之具有優選排列方向之金 膜之製備方法，於步驟(B)中，當電鍍進行時，該陰極或該電鍍液可以500~2000rpm之轉速旋轉，而其中係以800~1600rpm之轉述旋轉為較佳，藉以幫助雙晶成長方向及速率。
根據本發明所提供之具有優選排列方向之金膜之製備方法，於步驟(B)中，該脈衝電流供應器所提供之該脈衝電流之Ton /Toff (sec)可為0.1/1~0.1/2.0，而較佳可為0.1/1~0.1/1.6。此外，該脈衝電流之Ton /Toff (sec)可為0.1/1~0.1/2.0，而較佳係0.1/1~0.1/1.6；以及該脈衝電流之電流密度為1~100mA/cm2 ，其中較佳為1~10mA/cm2 。
根據本發明所提供之具有優選排列方向之金膜之製備方法，其中，該電鍍液可更包括至少一選自由：介面活性劑、晶格修整劑、及其混合物所組成之群組。而該電鍍液中之該酸可為一有機或無機酸，以增加電解質濃度而提高電鍍速度，該酸可為至少一選自由鹽酸、硝酸、及硫酸所組成之群組，其中又以鹽酸、硝酸為較佳，且其金離子濃度可為5~15g/L，較佳為8~12g/L。再者，該電鍍液中之該金離子係由一含金之鹽類解離而得，該含金之鹽類可為至少一選自硫酸鹽、及亞硫酸鹽所組成之群組，而其中係以亞硫酸鹽為較佳。而該電鍍液中之該氯離子之主要功能係用以微調整晶粒成長方向，使雙晶金屬具有結晶優選方向，該氯離子可由一含氯之化合物解離而得，其可為至少一選自由鹽酸(HCl)、過氯酸(HClO4 )、氯酸(HClO3 )、亞氯酸(HClO2 )、及次氯酸(HOCl)所組成之群組所提供，而其中較佳為鹽酸及氯酸。
根據本發明所提供之具有優選排列方向之金膜之製備方法，其中，電鍍沉積之金膜厚度可依據電鍍時間的長短而進行調整，其厚度範圍可為0.05~1000μm，較佳為1~10μm，而於該金膜中，該奈米雙晶金晶粒之厚度可為0.05~100μm，較佳為1~10μm，及直徑0.1~10μm，較佳為0.5~5μm。
如圖3A的聚焦離子束(FIB)剖面圖以及圖3B的立體示意圖所示，本發明所提供之具有優選方向之金膜30係由大量的晶粒31所構成，其中包括了複數個層狀奈米雙晶金晶粒311(如相鄰的一組黑線與白線構成一個雙晶結構)。其中，奈米雙晶金312係依序以[111]結晶表面堆疊，而形成具有優選方向的晶粒奈米雙晶金晶粒311。
根據以上所形成之金膜，本發明之另一目的係在提供一種具有優選排列方向之金膜之接合結構，包括：一第一基板，具有一第一金膜；一第二基板，具有一第二金膜；其中，該第一金膜與該第二金膜係彼此接合，且具有一金接合介面，該金接合介面可具有50%至100%之面積為一[111]結晶平面。
本發明所提供之接合結構中，該第一基板以及該第二基板可各自獨立選自由一半導體晶片、一電路板、一導電基板、以及各種電子元件所組成之群組。
於本發明所提供之接合結構中，該第一金膜以及該第二金膜之厚度可根據該第一基板以及該第二基板之電性連接結構設計，而藉由調控成長時的參數而控制，其 厚度可各自獨立為0.05-1000μm，其中較佳可為1-500μm。
再者，於本發明所提供之接合結構中，該第一金膜以及第二金膜係包括互相連接之複數個金晶粒。且該第一金膜以及該第二金膜至少一者中，其至少50%以上之該些金晶粒係由複數個奈米雙晶金晶粒所組成。換言之，該第一金膜以及該第二金膜中至少一者係本發明中所提供之具有優選排列方向之金膜。
本發明所提供一種具有優選排列方向之金膜接合結構可用於電性連接一第一基板以及一第二基板，其製備方法係於下文中說明，包括：(A)提供一第一基板以及一第二基板；(B)於該第一基板上形成一第一金膜，該第一金膜具有顯露之一第一金膜表面；以及於該第二基板上形成一第二金膜，該第二金膜具有顯露之一第二金膜表面，其中該第一金膜表面具有50%至100%之表面積為[111]結晶平面，且該第二金膜表面具有0%至100%之表面積為[111]結晶平面；(C)進行一接合程序，其係使該第一金膜表面與該第二金膜表面相互接觸，並施加一壓合力使得該第一金膜以及該第二金膜彼此接合，並形成一金接合介面，其中，該壓合力係1MPa以下；其中，該金接合介面具有50%至100%之表面積為[111]結晶平面。
根據本發明所提供之接合結構之製備方法，步驟(A)中，該第一基板以及該第二基板可各自獨立選自由一半導體晶片、一電路板、一導電基板、以及各種電子元件所組成之群組。
此外，根據本發明所提供之接合結構之製備方法中，於步驟(B)中，形成該第一金膜以及該第二金膜之方法並無特別的限制，可各自獨立選自由電子槍蒸鍍、直流電鍍、脈衝電鍍、物理氣相沉積、以及化學氣相沉積所組成之群組，然其中係以上述之具有優選排列方向之金膜之製備方法為較佳，即利用脈衝電鍍的方法形成具有[111]優選方向以及具有奈米雙晶金晶格之第一金膜或第二金膜。並藉由調控上述形成第一金膜以及第二金膜之製程參數，可得到厚度各自獨立為0.05-1000μm之該第一金膜以及該第二金膜，而較佳可為1-500μm，更佳可為1-10μm。此外，藉由調控形成該第一金膜以及該第二金膜之參數，可於該第一金膜或第二金膜表面提供具有[111]優選方向之結晶平面，而其中，該第一金膜表面可具有50%至100%之表面積為[111]結晶平面，較佳為75%至100%之表面積為[111]結晶平面，更佳為85%至100%之表面積為[111]結晶平面；而該第二金膜表面之結晶型態可不受限制，可具有0%至100%之表面積為[111]結晶平面，而較佳50%至100%之表面積為[111]結晶平面，更佳為75%至100%之表面積為[111]結晶平面。
於步驟(C)所進行之接合程序中，所施加之該壓合力係由該第一基板朝該第二基板方向壓合、由該第二基板朝該第二基板方向壓合、或該第一基板與該第二基板係彼此壓合，且該施加之壓合力可為0.01至1000MPa，較佳為0.1至10MPa。此外，該接合程序可於10-4 至10-2 torr 之真空度下進行，較佳可於10-4 至10-2 torr之真空度下進行。再者，步驟(C)之接合程序可於20℃至300℃的溫度下進行。再者，接合的時候並無特別的限制，只要可將兩基板經由金膜接合即可。具體而言，當接合時的環境溫度較低時，所需之接合時間則相對較長。例如，當接合溫度為150℃時，其接合時間須達1小時以上，然而當接合時的環境溫度較高時，所需之接合時間則相對較短，如當接合溫度為200℃時，僅需15分鐘即可完成接合程序。
本發明所提供之具有優選排列方向之金膜之接合結構及其製備方法中，係透過控制金晶粒成長方向，於金膜表面形成具有[111]優選方向之結晶平面，使得金膜表面接觸後進行熱壓接合程序。而當接合時，該第一金膜表面具有50%以上之表面積為[111]結晶平面，而該第二金膜表面則可為方向隨機分布之結晶平面，或較佳為50%以上之表面積為[111]結晶平面。由於[111]結晶平面為面心立方(FCC)之最高堆積面，其具有較高的擴散速度以及較低之表面能，故於接合時容易達到無接縫接合，因此只要接合之金膜表面其中一者具有[111]優選方向之結晶平面，藉由金原子在[111]結晶平面擴散速度較快的特性，即可於低溫及低壓合力下達到優異的接合結果，並大幅降低生產成本。
此外，於本發明之具有優選排列方向之金膜之接合結構及其製備方法中，第一基板及第二基板可各自獨立為一半導體晶片、一封裝基板、或一電路板；且較佳為 半導體晶片。據此，本發明之技術可應用於，例如覆晶封裝(Flip chip)、球列陣列基板(Ball grid array,BGA)、晶圓級晶片封裝(wafer level chip scale packaging,WLCSP)等常見於IBM C4技術所衍生的各種封裝技術中，尤其是具高頻與高功率元件。特別是，本發明之技術更可應用於需要高機械性質且產品可靠度之三維封裝結構上。舉例而言，當第一基板及第二基板為半導體晶片時，經接合後則可形成所謂的三維積體電路(3D-IC)；此外，亦可將三維積體電路做為第一基板，且封裝基板做為第二基板進行接合，然而，本發明並不受限於此。
11‧‧‧金原子
111‧‧‧[111]結晶平面
21‧‧‧陽極
22‧‧‧陰極
23‧‧‧電鍍液
25‧‧‧電流供應源
30‧‧‧金膜
31‧‧‧晶粒
311‧‧‧奈米雙晶金晶粒
312‧‧‧奈米雙晶金
39‧‧‧堆疊方向
67‧‧‧金接合介面
601‧‧‧第一基板
602‧‧‧第二基板
63‧‧‧第一金膜
66‧‧‧第二金膜
631‧‧‧第一金膜表面
661‧‧‧第二金膜表面
71‧‧‧第一夾具
72‧‧‧第二夾具
圖1係[111]方向結晶平面之示意圖。
圖2係本發明製備例1~3之電鍍裝置配置示意圖。
圖3A係本發明製備例1之奈米雙晶金膜之聚焦離子束(Focused Ion Beam)剖面圖。
圖3B係本發明製備例1之奈米雙晶金膜之立體示意圖。
圖4係本發明製備例1之奈米雙晶金膜之X光繞射分析結果圖。
圖5係使用電子背向散射繞射(EBSD)測定由製備例2所形成之金膜表面之結果。
圖6~圖7分別係本發明製備例2~3中，熱壓接合之步驟示意圖。
圖8係本發明實施例1所完成之金膜接合結構之剖面SEM圖。
圖9係本發明實施例1所完成之金膜接合結構之剖面SEM圖。
圖10係為本發明實施例1所完成之金膜接合結構之剖面圖。
圖11係為本發明實施例2所完成之金膜接合結構之剖面圖。
圖12係為本發明實施例3所完成之金膜接合結構之剖面圖。
圖13係為本發明測試製備例1所完成金膜之硬度對壓痕深度圖。
圖14係為本發明測試製備例3所完成金膜之硬度對壓痕深度圖。
以下係藉由特定的具體實施例說明本發明之實施方式，熟習此技藝之人士可由本說明書所揭示之內容輕易地了解本發明之其他優點與功效。本發明亦可藉由其他不同的具體實施例加以施行或應用，本說明書中的各項細節亦可基於不同觀點與應用，在不悖離本發明之精神下進行各種修飾與變更。
[製備例1]-製備包含具有優選[111]排列方向之奈米雙晶金晶粒之金膜
本製備例係提供一種利用電鍍方法製備包含 具有優選[111]排列方向之奈米雙晶金晶粒之金膜。首先，提供一如圖2所示之電鍍裝置2，電鍍裝置2包括有陽極21、陰極22，係浸泡於電鍍液23中並分別連接至一脈衝電流供應源25(KEITHLEY2400)。在此，陽極21使用之材料為白金基板或網格；陰極22使用之材料為表面鍍有金之基板，亦可選擇使用表面鍍有金屬層及晶種層之玻璃基板、石英基板、金屬基板、塑膠基板、或印刷電路板等。電鍍液23係包括有金離子(10g/L)，其係由亞硫酸金(sulfite acid gold)解離而得、氯化氫(150mL/L)、硝酸(150mL/L)、以及二次水(700mL/L)。
接著，施加一具有0.005A/cm2 電流密度，Ton /Toff (sec)為0.1s/1.4s之脈衝電流，並加入旋轉磁石(圖未示)以1200rpm的轉速攪拌電鍍液23，並由陰極22開始朝箭頭所指之方向成長金膜以完成包括複數個晶粒之金膜。圖3A係本實施例所製得之金膜之聚焦離子束(Focused Ion Beam,FIB)剖面圖，圖3B係本實施例之金膜之立體示意圖，如圖3A及3B所示，該晶粒31中係包括複數個奈米雙晶金晶粒311，且奈米雙晶金晶粒係由複數個奈米雙晶金312沿著[111]晶軸方向堆疊而成(例如，相鄰的一組黑線與白線構成一個奈米雙晶金，係以堆疊方向39堆疊而構成奈米雙晶金晶粒311。本實施例所提供之金膜30中奈米雙晶金晶粒311之厚度L係1~10μm，其直徑D為0.5~5μm。
圖4係本實施例所製得之金膜之X光分析結果圖，由圖4可看到，其大部分之金晶粒具有[111]晶軸之優 選方向(preferred orientation)(如圖4中標示之「Au(111)」所示)。
[製備例2]-製備具有優選[111]方向之金膜
本製備例係提供一種藉由電鍍方法以形成不規則之金膜。首先，提供一如製備例1相同之電鍍裝置以及電鍍液，其係如圖2所示。接著，於室溫下施加一具有5mA/cm2 電流密度，Ton /Toff (sec)為0.1s/1.0s之脈衝電流，並加入旋轉磁石(圖未示)以600rpm的轉速攪拌電鍍液23，並由陰極22開始朝箭頭所指之方向成長金膜以完成不規則排列之金膜。
接著，藉由電子背向散射繞射(EBSD)測定所形成之金膜表面，其結果係如圖5所示，可由此觀察該金膜表面之晶粒組織並正確的判定其結晶方向。經分析後，如圖5所示，本實施例所製備之金膜表面有90%以上的面積皆為[111]結晶平面。
圖6係本實施例所製得之金膜之X光分析結果圖，由圖6可看到，其大部分之金晶粒具有[111]晶軸之優選方向(preferred orientation)(如圖6中標示之「Au(111)」所示)。
[製備例3]-製備不規則排列之金膜
本製備例係提供一種藉由電鍍方法以形成不規則金膜。首先，提供一如製備例1相同之電鍍裝置以及電鍍液，其係如圖2所示。接著，將該電鍍液加熱至60℃，並施加一具有5mA/cm2 電流密度，Ton /Toff (sec)為0.1s/1.0s 之脈衝電流，並加入旋轉磁石(圖未示)以600rpm的轉速攪拌電鍍液23，並由陰極22開始朝箭頭所指之方向成長金膜以完成不規則排列之金膜。
圖7係本實施例所製得之金膜之X光分析結果圖，由圖7可看到，其金膜表面之晶粒排列包含多種方向(如圖7中標示之「Au(111)」、「Au(200)」、「Au(220)」、「Au(400)」、「Au(311)」、及「Au(222)」所示)。
[實施例1]-金膜之接合
首先，提供一第一基板以及一第二基板，並利用製備例1所述之電鍍方法於該第一基板上形成一具有優選[111]排列方向之奈米雙晶金晶粒之第一金膜。接者，於該第二基板上，利用製備例3所述之電鍍方法形成一不規則排列之第二金膜。其中，該第一金模具有約5μm之厚度，該第二金膜具有約7μm之厚度。接者，如圖8所示，分別將第一基板601與第二基板602置於夾具71、72上，並使得第一金膜表面613以及第二金膜表面661彼此相對。而後，置於真空爐管中，於10-3 torr之低真空度下，將爐管升溫至200℃並維持1小時，並施以0.78MPa之壓合力。藉由以上步驟，得到一具有優選排列方向之金膜之接合結構。
所完成之金膜接合結構係如圖9所示，包括：第一基板601，具有第一金膜63；以及第二基板602，具有第二金膜66；其中，第一金膜63與第二金膜66係彼此接合，且具有金接合介面67。
圖10係為本實施例所完成之金膜接合結構之 剖面圖，其中第一金膜61具有優選[111]排列方向之奈米雙晶金晶粒，第二金膜66係不規則排列之金膜；此結果顯示，以奈米雙晶金晶粒之金膜作為接合面時，接合處並無大面積的孔洞產生，接合情況相當良好。
[實施例2]-金膜之接合
本實施例所提供之金膜之接合方法與實施例1大致相同，其不同在於利用製備例2所述之電鍍方法於第一基板及第二基板上分別形成具有優選[111]方向之金膜，在此實施例中，該第一金膜及第二金膜之表面有50%至100%之面積為[111]結晶平面，且具有7μm之厚度。藉由實施例1所述之接合步驟，得到一具有優選排列方向之金膜之接合結構。
圖11係為本實施例所完成之金膜接合結構之剖面圖，其中第一金膜61及第二金膜66係具有優選[111]排列方向之金膜；此結果顯示，以[111]結晶平面作為接合面時，接合處並無大面積的孔洞產生，接合情況相當良好。
[實施例3]-金膜之接合
本實施例所提供之金膜之接合方法與實施例1大致相同，其不同在於利用製備例2所述之電鍍方法於第一基板形成具有優選[111]方向之金膜，以及利用製備例3所述之電鍍方法於第二基板上形成不規則排列之金膜。在此實施例中，該第一金膜之表面有50%至100%之面積為[111]結晶平面，且具有7μm之厚度。藉由實施例1所述之接合步驟，得到一具有優選排列方向之金膜之接合結構。
圖12係為本實施例所完成之金膜接合結構之剖面圖，其中第一金膜61係具有優選[111]排列方向之金膜，第二金膜66係不規則排列之金膜；此結果顯示，以[111]結晶平面作為接合面時，接合處並無大面積的孔洞產生，接合情況相當良好。
[測試例1]-硬度測試
本測試例係使用奈米壓痕儀，於上述製備例1所製備之具有優選[111]排列方向之奈米雙晶金晶粒之金膜上取九個點做硬度測試，其硬度對壓痕深度圖係如圖13所示，其所量測之硬度為1.646GPa。此外，本測試例亦使用與上述相同之硬度測試方法測試由上述製備例3所製備之不規則排列之金膜，其硬度對壓痕深度圖係如圖14所示，硬度為1.2GPa。
由本測試例之結果可明顯看出，具有優選[111]排列方向之奈米雙晶金晶粒之金膜，其硬度較不規則排列之金膜提升約33%，故在不影響金飾的外觀的情況下，可增加金飾的硬度，並且可做為電子元件之電性接點，以提升電性接點之可靠度以及耐久度。
上述實施例僅係為了方便說明而舉例而已，本發明所主張之權利範圍自應以申請專利範圍所述為準，而非僅限於上述實施例。
30‧‧‧金膜
31‧‧‧晶粒
311‧‧‧奈米雙晶金晶粒
312‧‧‧奈米雙晶金
39‧‧‧堆疊方向

Claims (23)

  1. 一種具有優選排列方向之金膜，該金膜係包括互相連接之複數個金晶粒，其中，至少50%以上之該些金晶粒係由複數個奈米雙晶金晶粒所組成，且該奈米雙晶金晶粒係由複數個奈米雙晶金沿著[111]晶軸方向堆疊而成，而該奈米雙晶金晶粒之直徑係0.1~10μm。
  2. 如申請專利範圍第1項所述之金膜，其中，該金膜具有一厚度方向，且垂直於該厚度方向之任一截面係具有至少50%以上之面積為[111]結晶平面。
  3. 如申請專利範圍第1項所述之金膜，其中，該金膜之厚度為0.05~1000μm。
  4. 如申請專利範圍第1項所述之金膜，其中，該奈米雙晶金晶粒之厚度係0.05~1000μm。
  5. 一種具有優選排列方向之金膜之製備方法，包括：(A)提供一電鍍裝置，該電鍍裝置包括一陽極、一陰極、一脈衝電流供應源、以及一電鍍液，其中，該脈衝電流供應源係與該陽極以及該陰極電性連接，且該陽極及該陰極係浸泡於該電鍍液中；以及(B)於室溫下，使用該電力供應源提供一脈衝電流以進行電鍍，並於該陰極表面成長一金膜；其中，該金膜係包括互相連接之複數個金晶粒，其中，至少50%以上之該些金晶粒係由複數個奈米雙晶金晶粒所組成，且該奈米雙晶金晶粒係由複數個奈米雙晶金沿著[111]晶 軸方向堆疊而成，而該奈米雙晶金晶粒之直徑係0.1~10μm；且該電鍍液係包括一金離子、一氯離子、以及一酸。
  6. 如申請專利範圍第5項所述之製備方法，其中，於步驟(B)中，當電鍍進行時，該陰極或該電鍍液係以100~2000rpm之轉速旋轉。
  7. 如申請專利範圍第5項所述之製備方法，其中，於步驟(B)中，該脈衝電流供應器所提供之該脈衝電流之Ton /Toff (sec)係0.1/0.4~0.1/2。
  8. 如申請專利範圍第5項所述之製備方法，其中，於步驟(B)中，該脈衝電流供應器所提供之該脈衝電流之電流密度為1~100mA/cm2 。
  9. 如申請專利範圍第5項所述之製備方法，其中，該電鍍液更包括至少一選自由：介面活性劑、晶格修整劑、及其混合物所組成之群組。
  10. 如申請專利範圍第5項所述之製備方法，其中，該電鍍液中之該酸係至少一選自由鹽酸、硝酸、及硫酸所組成之群組。
  11. 如申請專利範圍第5項所述之製備方法，其中，該電鍍液中之該酸之濃度係5~15g/L。
  12. 如申請專利範圍第5項所述之製備方法，其中，該電鍍液中之該金離子係由一含金之鹽類解離而得，該含金之鹽類係至少一選自由硫酸鹽、及亞硫酸鹽所組成之群組。
  13. 如申請專利範圍第5項所述之製備方法，其中，該電鍍液中之該氯離子之係由至少一選自由鹽酸、過氯酸、氯酸、亞氯酸、及次氯酸所組成之群組所提供。
  14. 如申請專利範圍第5項所述之製備方法，其中，該金膜之厚度為0.05~1000μm。
  15. 如申請專利範圍第5項所述之製備方法，其中，該奈米雙晶金晶粒之厚度係0.05~1000μm。
  16. 一種具有優選排列方向之金膜之接合結構，包括：一第一基板，具有一第一金膜；以及一第二基板，具有一第二金膜；其中，該第一金膜與該第二金膜係彼此接合，且具有一金接合介面，該金接合介面具有50%至100%之面積為一[111]結晶平面；其中，該第一金膜係包括互相連接之複數個金晶粒，至少50%以上之該些金晶粒係由複數個奈米雙晶金晶粒所組成，且該奈米雙晶金晶粒係由複數個奈米雙晶金沿著[111]晶軸方向堆疊而成，而該奈米雙晶金晶粒之直徑係0.1~10μm。
  17. 如申請專利範圍第16項所述之接合結構，其中，該第一金膜以及該第二金膜之厚度係各自獨立為0.05-1000μm。
  18. 如申請專利範圍第16項所述之接合結構，其中，該第一基板以及該第二基板係各自獨立選自由：一半導體晶片、一電路板、以及一導電基板所組成之群組。
  19. 如申請專利範圍第16項所述之接合結構，其中，該第一金膜表面具有50%至100%之表面積為[111]結晶平面；以及該第二金膜表面具有0%至100%之表面積為[111]結晶平面。
  20. 如申請專利範圍第16項所述之接合結構，其中，該第一金膜以及該第二金膜之係各自獨立由電子槍蒸鍍、直流電鍍、脈衝電鍍、物理氣相沉積、或化學氣相沉積所形成。
  21. 如申請專利範圍第16項所述之接合結構，其中，該第二金膜係包括互相連接之複數個金晶粒。
  22. 如申請專利範圍第21項所述之接合結構，其中，該第二金膜中，其至少50%以上之該些金晶粒係由複數個奈米雙晶金晶粒所組成。
  23. 如申請專利範圍第21項所述之接合結構，其中，該第二金膜中，該奈米雙晶金晶粒係由複數個奈米雙晶金沿著[111]晶軸方向堆疊而成，而該奈米雙晶金晶粒之直徑係0.1~10μm。
TW103125237A 2014-07-24 2014-07-24 具有優選排列方向之金膜、其製備方法、及包含其之接合結構 TWI507548B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW103125237A TWI507548B (zh) 2014-07-24 2014-07-24 具有優選排列方向之金膜、其製備方法、及包含其之接合結構
US14/664,316 US20160024678A1 (en) 2014-07-24 2015-03-20 Preferred oriented au film, method for preparing the same and bonding structure comprising the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103125237A TWI507548B (zh) 2014-07-24 2014-07-24 具有優選排列方向之金膜、其製備方法、及包含其之接合結構

Publications (2)

Publication Number Publication Date
TWI507548B true TWI507548B (zh) 2015-11-11
TW201604293A TW201604293A (zh) 2016-02-01

Family

ID=55166257

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103125237A TWI507548B (zh) 2014-07-24 2014-07-24 具有優選排列方向之金膜、其製備方法、及包含其之接合結構

Country Status (2)

Country Link
US (1) US20160024678A1 (zh)
TW (1) TWI507548B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111463185A (zh) * 2019-01-18 2020-07-28 元智大学 纳米双晶结构

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6492645B2 (ja) * 2014-12-25 2019-04-03 日亜化学工業株式会社 半導体装置および半導体装置の製造方法
US10741783B2 (en) * 2018-01-25 2020-08-11 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Light emitting device and manufacturing method for the same
CN113454766A (zh) * 2018-12-10 2021-09-28 朗姆研究公司 低温铜-铜直接接合
TWI703226B (zh) 2020-01-21 2020-09-01 樂鑫材料科技股份有限公司 銀奈米孿晶薄膜結構及其形成方法
US20220108975A1 (en) * 2020-10-05 2022-04-07 Stmicroelectronics S.R.L. Silver nanoparticles synthesis method for low temperature and pressure sintering
TWI756106B (zh) * 2021-04-15 2022-02-21 樂鑫材料科技股份有限公司 固晶接合結構及其形成方法
TWI810631B (zh) * 2021-08-20 2023-08-01 樂鑫材料科技股份有限公司 金屬奈米孿晶薄膜結構的形成方法
US11973034B2 (en) * 2021-08-25 2024-04-30 Applied Materials, Inc. Nanotwin copper materials in semiconductor devices
TWI803984B (zh) * 2021-09-22 2023-06-01 樂鑫材料科技股份有限公司 金屬薄膜表面奈米孿晶結構及其形成方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201321557A (zh) * 2011-11-16 2013-06-01 Univ Nat Chiao Tung 電鍍沉積之奈米雙晶銅金屬層及其製備方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100451279B1 (ko) * 1999-06-22 2004-10-06 닛뽕덴끼 가부시끼가이샤 구리 배선
TWI519681B (zh) * 2014-08-14 2016-02-01 國立交通大學 具有優選排列方向之奈米雙晶金膜、其製備方法、及包含其之接合結構

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201321557A (zh) * 2011-11-16 2013-06-01 Univ Nat Chiao Tung 電鍍沉積之奈米雙晶銅金屬層及其製備方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Luo X-M et al., "Nanotwin-assisted grain growth nanocrystalline gold films under cyclic loading", NATURE COMMUNICATION, 5:3021, DOI:10.1038/ncomms4021, 3/Jan/2014, pp.1-8 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111463185A (zh) * 2019-01-18 2020-07-28 元智大学 纳米双晶结构
CN111463185B (zh) * 2019-01-18 2022-03-08 元智大学 纳米双晶结构
US11439007B2 (en) 2019-01-18 2022-09-06 Yuan Ze University Nanotwinned structure

Also Published As

Publication number Publication date
TW201604293A (zh) 2016-02-01
US20160024678A1 (en) 2016-01-28

Similar Documents

Publication Publication Date Title
TWI507548B (zh) 具有優選排列方向之金膜、其製備方法、及包含其之接合結構
TWI490962B (zh) 電性連接結構及其製備方法
US10161054B2 (en) Preferably oriented nanotwinned Au film, method of preparing the same, and bonding structure comprising the same
US8957323B2 (en) Electrical connecting element having nano-twinned copper, method of fabricating the same, and electrical connecting structure comprising the same
TWI476878B (zh) 包含有具優選方向成長之ＣｕＳｎ晶粒之電性連接結構及其製備方法
JP6625674B2 (ja) ２つの金属表面を永久的に接続するための方法
TWI432613B (zh) 電鍍沉積之奈米雙晶銅金屬層及其製備方法
US20200236782A1 (en) Nanotwinned structure
CN102369309B (zh) 用于形成金微细结构体的化学镀金液以及使用该化学镀金液形成金微细结构体的方法和使用该化学镀金液的金微细结构体
CN103730445A (zh) 具有双晶铜线路层的电路板及其制作方法
TW201508099A (zh) 單晶銅、其製備方法及包含其之基板
TW201542888A (zh) 奈米雙晶鎳金屬層、其製備方法、及包含其之電性連接結構、基板及封裝結構
TWI482231B (zh) 具有奈米雙晶銅之電性連接體、其製備方法、以及包含其之電性連接結構
US20210198799A1 (en) Nano-twinned crystal film prepared by water/alcohol-soluble organic additives and method of fabricating the same
US10213986B2 (en) Electric connection and method of manufacturing the same
JP2001110832A (ja) 回路基板の実装方法及び金めっき液並びに金めっき方法
TWI789864B (zh) 電性連接結構及其製備方法
WO2018097184A1 (ja) 電解ニッケル（合金）めっき液
Liu et al. A novel through-hole filling technology for next generation organic interposer applications
CN113013085A (zh) 一种生长具有高温稳定性的纳米孪晶铜的硅通孔填充方法