TWI519681B - 具有優選排列方向之奈米雙晶金膜、其製備方法、及包含其之接合結構 - Google Patents

具有優選排列方向之奈米雙晶金膜、其製備方法、及包含其之接合結構 Download PDF

Info

Publication number
TWI519681B
TWI519681B TW103127879A TW103127879A TWI519681B TW I519681 B TWI519681 B TW I519681B TW 103127879 A TW103127879 A TW 103127879A TW 103127879 A TW103127879 A TW 103127879A TW I519681 B TWI519681 B TW I519681B
Authority
TW
Taiwan
Prior art keywords
gold film
gold
nano twin
substrate
nano
Prior art date
Application number
TW103127879A
Other languages
English (en)
Other versions
TW201606144A (zh
Inventor
陳智
邱韋嵐
周苡嘉
Original Assignee
國立交通大學
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 國立交通大學 filed Critical 國立交通大學
Priority to TW103127879A priority Critical patent/TWI519681B/zh
Priority to CN201410548282.9A priority patent/CN105332020B/zh
Priority to US14/641,614 priority patent/US9758886B2/en
Application granted granted Critical
Publication of TWI519681B publication Critical patent/TWI519681B/zh
Publication of TW201606144A publication Critical patent/TW201606144A/zh
Priority to US15/657,269 priority patent/US10161054B2/en

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/48—Electroplating: Baths therefor from solutions of gold
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/01—Layered products comprising a layer of metal all layers being exclusively metallic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/01—Layered products comprising a layer of metal all layers being exclusively metallic
    • B32B15/018—Layered products comprising a layer of metal all layers being exclusively metallic one layer being formed of a noble metal or a noble metal alloy
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C5/00—Alloys based on noble metals
    • C22C5/02—Alloys based on gold
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D21/00—Processes for servicing or operating cells for electrolytic coating
    • C25D21/10—Agitating of electrolytes; Moving of racks
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48—After-treatment of electroplated surfaces
    • C25D5/50—After-treatment of electroplated surfaces by heat-treatment

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Mechanical Engineering (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electroplating And Plating Baths Therefor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

具有優選排列方向之奈米雙晶金膜、其製備方法、及包含其之接合結 構
本發明係關於一種具有優選排列方向之金膜及其製備方法，尤指一種該厚度方向沿著[220]晶軸方向堆疊係由複數個奈米雙晶金所構成之金膜，以及其製備方法。
金屬材料之硬度以及其機械性質會隨著金屬之晶粒大小而改變，舉例而言，一些具有奈米級晶粒以及具有奈米雙晶結構之金屬薄膜具有特別高硬度。一般而言，金的硬度較低，當作為飾品時，常因為碰撞或擠壓而造成金飾的變形，降低其美觀程度，同時也降低了金飾加工的價值，此外，金也常用於珠寶鑲嵌上，然而其硬度不足，鑲嵌於金上的寶石容易掉落。據此，若藉由形成奈米級晶粒之金結構，或著形成具有奈米雙晶結構以提高硬度，可應用於飾品或珠寶鑲嵌金屬之表面，以提升其硬度，除了不易磨損，亦可確保鑲嵌之寶石不易掉落，此外，具有奈米結晶性質之雙晶金屬，也可應用作為如直通矽晶穿孔(TSV,through silicon via)、半導體晶片中之內連線 (interconnect)、封裝基板之引脚通孔(pin through hole)、金屬導線(如，銅導線(copper interconnect))、或基板線路等之金屬材料，以確保其電性接點的可靠性，並延長其使用壽命。
此外，金具有高傳導係數，相當適合作為封裝結構之電性連接金屬，然而由於習知的金材料所製備之電性接點，由於金的晶粒結晶方向並無一定的趨勢，其接點表面係形成方向性零散的晶粒，故於接合時須於高溫或高壓下進行接合，而過高的溫度或壓力容易造成電子產品元件的損壞，如半導體晶片，若降低金接合之製程溫度，及製程壓力則需增加，如此一來，金接合之製程將過於繁複且設備昂貴，過大的製程壓力也影響了電子產品的良率。
目前習知製備奈米雙晶金之方法包括：(1)利用電鍍奈米線的方法製備奈米雙晶金之奈米線，然而此方法無法製備奈米雙晶金薄膜，且其製備所需時間過長，無法廣為利用；(2)利用退火的方法形成雙晶金薄膜，然而，此方法無法成功形成高密度且規則之奈米雙晶結構；(3)利用合金方法並藉由退火過程以形成奈米雙晶結構，然而，此方法須使用合金，會降低其製備之金屬純度，若應用於金飾上，將降低其價值；或者，(4)利用摻入銅的方法以增加金的硬度，然而摻入銅所形成的K金會失去純金的色澤及純度，其價值亦會降低。
故目前急需一種新穎的金膜以及其製備方法，其具有優選排列方向以及奈米雙晶之結構，以應用於飾品業，增加金飾的硬度，提升金飾加工的可靠度。除了 應用於飾品業外，利用其具優選排列方向以及具有奈米雙晶之特性，應用於電子業中，以改善電性接點製程中須經高溫高壓的缺點，以提升產品良率，降低成本，同時達到高效能且小體積之電子產品。
本發明係提供一種具有優選排列方向之奈米雙晶金膜以及其製備方法，該奈米雙晶金膜係包括複數個奈米雙晶金，可使得該奈米雙晶金膜具有良好硬度以及機械性質，且該奈米雙晶金膜可應用於珠寶業與金飾業，於金飾表面形成該包括複數個奈米雙晶金之奈米雙晶金膜，藉以提高金飾之硬度，但不影響其外觀。
此外，根據本發明所提供之具有優選排列方向之奈米雙晶金膜，以及其優異的機械性質以及其抗電遷移特性，本發明亦提供了一種具有優選排列方向之奈米雙晶金膜之接合結構及其製備方法，以應用於電子產品中各種電性接點。透過控制形成奈米雙晶金膜時之電鍍條件，於奈米雙晶金膜表面形成具有[220]優選方向之結晶平面，其中之金原子係沿著[220]方向堆疊，因此，本發明所提供之具有優選排列方向之奈米雙晶金膜之接合結構係綜合以上兩種特點，使得表面具有[220]結晶平面以及包括複數個奈米雙晶金之奈米雙晶金膜，可於低溫低壓下達到良好的接合情況。
本發明所提供之具有優選排列方向之奈米雙晶金膜，該奈米雙晶金膜具有一厚度方向，且於該厚度方向沿著[220]晶軸方向堆疊，其中，該奈米雙晶金膜係至少50%以上之體積之係由複數個奈米雙晶金所構成，該些奈米雙晶金係彼此相鄰且沿著垂直該厚度之方向排列，並沿著[111]晶軸方向堆疊而成。
本發明所提供之具有優選排列方向之奈米雙晶金膜之厚度可為0.05~1000μm，較佳為1~10μm。而該些奈米雙晶金之長軸長度為0.05~100μm，較佳為0.05~10μm；該些奈米雙晶金之短軸長度係1~200nm，較佳為20~100nm。
此外，於本發明所提供之具有優選排列方向之奈米雙晶金膜，於垂直該厚度方向之任一截面之至少50%以上之面積為[220]結晶平面。
本發明之另一目的係在於提供一種具有優選排列方向之奈米雙晶金膜之製備方法，包括：(A)提供一電鍍裝置，該電鍍裝置包括一陽極、一陰極、一直流電流供應源、以及一電鍍液，其中，該直流電流供應源係與該陽極以及該陰極電性連接，且該陽極及該陰極係浸泡於該電鍍液中；以及(B)使用該電力供應源提供一直流電流以進行電鍍，並於該陰極表面成長一奈米雙晶金膜；其中，該具有優選排列方向之奈米雙晶金膜具有一厚度方向，且於該厚度方向沿著[220]晶軸方向堆疊；該奈米雙晶金膜係至少50%以上，較佳係由70%以上之體積係由複數個奈米雙晶金 所構成，該些奈米雙晶金係彼此相鄰且沿著垂直該厚度之方向排列，並沿著[111]晶軸方向堆疊而成；且該電鍍液係包括一金離子、一氯離子、以及一酸。
根據本發明所提供之奈米雙晶金膜之製備方法，於步驟(B)中，當電鍍進行時，該陰極或該電鍍液可以300~1500rpm之轉速旋轉，而其中係以400~1200rpm之轉述旋轉為較佳，藉以幫助雙晶成長方向及速率。
根據本發明所提供之具有優選排列方向之奈米雙晶金膜之製備方法，於步驟(B)中，該直流電流供應器所提供之電流密度為1~100mA/cm2，其中較佳為1~10mA/cm2。
根據本發明所提供之具有優選排列方向之奈米雙晶金膜之製備方法，其中，該電鍍液可更包括至少一選自由：介面活性劑、晶格修整劑、及其混合物所組成之群組。而該電鍍液中之該酸可為一有機或無機酸，以增加電解質濃度而提高電鍍速度，該酸可為至少一選自由鹽酸、硝酸、以及硫酸所組成之群組，其中又以鹽酸或硝酸為較佳，且其金離子濃度可為5~15g/L，較佳為8~12g/L。再者，該電鍍液中之該金離子係由一含金之鹽類解離而得，該含金之鹽類可為至少一選自由硫酸金、及亞硫酸金所組成之群組，而其中係以亞硫酸鹽金為較佳。而該電鍍液中之該氯離子之主要功能係用以微調整晶粒成長方向，使雙晶金屬具有結晶優選方向，該氯離子可由一含氯之化合物解離而得，其可為至少一選自由鹽酸、過氯酸、氯酸、 亞氯酸、以及次氯酸所組成之群組所提供，而其中較佳為鹽酸、氯酸。
根據本發明所提供之具有優選排列方向之奈米雙晶金膜之製備方法，其中，電鍍沉積之奈米雙晶金膜厚度可依據電鍍時間的長短而進行調整，其厚度範圍可為0.05~1000μm，較佳為1~10μm，而於該奈米雙晶金膜中，該奈米雙晶金晶粒之厚度可為0.05~1000μm，較佳為1~100μm，及直徑可為0.05~1000μm，較佳為1~100μm。
如圖2A的FIB剖面圖以及圖2B的立體示意圖所示，本發明所提供之具優選方向之奈米雙晶金膜20係由大量的奈米雙晶金21所構成，接著參照圖3所示之放大圖，其中該複數個奈米雙晶金31(如相鄰的一組黑線與白線構成一個雙晶結構)係彼此相鄰，朝著32方向依序以[111]結晶表面堆疊，且朝著33方向以[220]結晶表面堆疊而成該奈米雙晶金膜。
根據以上所形成之奈米雙晶金膜，本發明之另一目的係在提供一種具有優選排列方向之奈米雙晶金膜之接合結構，包括：一第一基板，具有一第一金膜；一第二基板，具有一第二金膜；其中，該第一金膜與該第二金膜中至少一係由上文中所述之具有優選排列方向之奈米雙晶金膜，且該第一金膜與該第二金膜係彼此接合，並具有一金接合介面。
於本發明所提供之接合結構中，該第一金膜以及該第二金膜之厚度可根據該第一基板以及該第二基板之 電性連接結構設計，且可藉由調控成長時的參數而控制，其可各自獨立為0.05-1000μm，其中較佳可為0.05-500μm。
本發明所提供之接合結構中，該第一基板以及該第二基板可各自獨立選自由一半導體晶片、一電路板、一導電基板、以及各種電子元件所組成之群組。
上述所提供之一種具有優選排列方向之奈米雙晶金膜接合結構可用於電性連接一第一基板以及一第二基板，其製備方法係於下文中說明，包括：(A)提供一第一基板以及一第二基板；(B)於該第一基板上形成一第一金膜，該第一金膜具有顯露之一第一金膜表面；以及於該第二基板上形成一第二金膜，該第二金膜具有顯露之一第二金膜表面，其中該第一金膜以及該第二金膜中至少一係由本發明所提供之具有優選排列方向之奈米雙晶金膜所構成，(C)進行一接合程序，其係使該第一金膜表面與該第二金膜表面相互接觸，並施加一壓合力使得該第一金膜以及該第二金膜彼此接合，並形成一金接合介面，其中，該壓合力係1MPa以下。
根據本發明所提供之接合結構之製備方法，步驟(A)中，該第一基板以及該第二基板可各自獨立選自由一半導體晶片、一電路板、一導電基板、以及各種電子元件所組成之群組。
於步驟(B)中，當該第一金膜係本發明所提供之具有優選排列方向之奈米雙晶金膜時，該第一金膜表面係具有50%至100%之表面積為[220]結晶平面，且該第二奈 米雙晶金膜表面可具有0%至100%之表面積為[220]結晶平面；且第二奈米雙晶金膜可為本發明所提供之具有優選排列方向之奈米雙晶金膜，或是由本領域中其他習知方法所形成之金膜皆可使用，並無特別的限制，舉例而言，可由電子槍蒸鍍、直流電鍍、物理氣相沉積、以及化學氣相沉積等方法製備，然而該第二金膜較佳係使用本發明所提供之奈米雙晶金膜之製備方法而形成。此外，第一金膜以及第二金膜之厚度可藉由調控上述形成第一金膜以及第二金膜之製程參數，可得到厚度各自獨立為0.05-1000μm之該第一奈米雙晶金膜以及該第二奈米雙晶金膜，而較佳可為0.05-500μm。此外，藉由調控形成該第一金膜以及該第二金膜之參數，可於該第一金膜或第二金膜表面提供具有[220]優選方向之結晶平面，而其中，該第一金膜表面可具有50%至100%之表面積為[220]結晶平面，較佳為75%至100%之表面積為[220]結晶平面，更佳為85%至100%之表面積為[220]結晶平面；而該第二金膜表面之結晶型態可不受限制，可具有0%至100%之表面積為[220]結晶平面，而較佳50%至100%之表面積為[220]結晶平面，更佳為75%至100%之表面積為[220]結晶平面。
於步驟(C)所進行之接合程序中，所施加之該壓合力可由該第一基板朝該第二基板方向壓合、由該第二基板朝該第二基板方向壓合、或該第一基板與該第二基板係彼此壓合，且該施加之壓合力可為0.01至1000MPa，較佳為0.1至10MPa。此外，該接合程序可於10-4至1torr之 真空度下進行，較佳可於10-4至10-2torr之真空度下進行。再者，步驟(C)之接合程序可於20至300℃的溫度下進行。再者，接合的時候並無特別的限制，只要可將兩基板經由奈米雙晶金膜接合即可。具體而言，當接合時的環境溫度較低時，所需之接合時間則相對較長，舉例而言，當接合溫度為150℃時，其接合時間須達1小時以上，然而當接合時的環境溫度較高時，所需之接合時間則相對較短，如當接合溫度為200℃時，僅需15分鐘即可完成接合程序。
此外，於本發明之具有優選排列方向之奈米雙晶金膜之接合結構及其製備方法中，第一基板及第二基板可各自獨立為一半導體晶片、一封裝基板、或一電路板；且較佳為半導體晶片。據此，本發明之技術可應用於，例如覆晶封裝(Flip chip)、球列陣列基板(Ball grid array,BGA)、晶圓級晶片封裝(wafer level chip scale packaging,WLCSP)等常見於IBM C4技術所衍生的各種封裝技術中，尤其是具高頻與高功率元件。特別是，本發明之技術更可應用於需要高機械性質且產品可靠度之三維封裝結構上。舉例而言，當第一基板及第二基板為半導體晶片時，經接合後則可形成所謂的三維積體電路(3D-IC)；此外，亦可將三維積體電路做為第一基板，且封裝基板做為第二基板進行接合，然而，本發明並不受限於此。
11‧‧‧陽極
12‧‧‧陰極
13‧‧‧電鍍液
15‧‧‧電流供應源
20‧‧‧奈米雙晶金膜
21,31‧‧‧奈米雙晶金
801,901,1001‧‧‧第一基板
83,93,103‧‧‧第一金膜
802,903,1003‧‧‧第二基板
86,96,106‧‧‧第二金膜
87,97,107‧‧‧金接合介面
108‧‧‧孔洞
圖1係本發明製備例1之電鍍裝置配置示意圖。
圖2A係本發明實製備1之具[220]優選排列方向之奈米雙晶金膜之聚焦離子束(Focused Ion Beam)剖面圖。
圖2B係本發明製備例1之具[220]優選排列方向之奈米雙晶金膜之立體示意圖。
圖3A係本發明製備例1之具[220]優選排列方向之奈米雙晶金膜之聚焦離子束(Focused Ion Beam)剖面圖。
圖3B係圖3A之俯視圖。
圖4係本發明製備例1之具[220]優選排列方向之奈米雙晶金膜之X光繞射分析結果圖。
圖5係本發明製備例1之具[220]優選排列方向之奈米雙晶金膜之硬度測試圖。
圖6係本發明製備例2之具有[111]優選排列方向之奈米雙晶金膜之X光繞射分析結果圖。
圖7係本發明製備例3之不規則排列之金膜之X光繞射分析結果圖。
圖8係本發明實施例1之金膜接合光學顯微鏡圖。
圖9係本發明實施例2之金膜接合光學顯微鏡圖。
圖10係本發明比較例1之金膜接合光學顯微鏡圖。
以下係藉由特定的具體實施例說明本發明之實施方式，熟習此技藝之人士可由本說明書所揭示之內容輕易地了解本發明之其他優點與功效。本發明亦可藉由其他不同的具體實施例加以施行或應用，本說明書中的各項細節亦可基於不同觀點與應用，在不悖離本發明之精神下進行各種修飾與變更。
[製備例1]-具[220]優選方向之奈米雙晶金膜之製備
提供一如圖1所示之電鍍裝置100，電鍍裝置100包括有陽極11、陰極12，係浸泡於電鍍液13中並分別連接至一直流電流供應源15(KEITHLEY2400)。在此，陽極11使用之材料為白金基板或白金網格；陰極12使用之材料為表面鍍有金之基板，亦可選擇使用表面鍍有金屬層及晶種層之玻璃基板、石英基板、金屬基板、塑膠基板、或印刷電路板等。電鍍液13係包括有金離子(10g/L)(亞硫酸金)、氯化氫(150mL/L)、硝酸(150mL/L)、以及二次水(700mL/L)。
接著，施加一具有0.005A/cm2電流密度之直流電流，並加入旋轉磁石(圖未示)以600rpm的轉速攪拌電鍍液13，並由陰極12開始朝箭頭所指之方向成長奈米雙晶金膜。完成之金膜包括複數個晶粒。圖2A係本實施例所製得之奈米雙晶金膜之聚焦離子束(Focused Ion Beam,FIB)剖面 圖，圖2B係本實施例之奈米雙晶金膜之立體示意圖，如圖2A的FIB剖面圖以及圖2B的立體示意圖所示，本發明所提供之具優選方向之奈米雙晶金膜20係由大量的奈米雙晶金21所構成，接著參照圖3A，圖3A係圖2A之放大截面圖，其中該複數個奈米雙晶金31(如相鄰的一組黑線與白線構成一個雙晶結構)係彼此相鄰，朝著32方向依序以[111]結晶表面堆疊，且朝著33方向以[220]結晶表面堆疊而成該奈米雙晶金膜，並如圖3B所示，圖3B為圖3A之俯視圖，可觀察到許多奈米雙晶金31係存在於金晶粒中。其中，參照圖2B，該奈米雙晶金膜之厚度為7.5μm，並參照圖3B，該奈米雙晶金之短軸長度為80nm。
圖4係本實施例所製得之奈米雙晶金膜之X光分析結果圖，由圖4可看到，其大部分之金晶粒具有[220]晶軸之優選方向(preferred orientation)(如圖3A中標示之「Au(220)」所示)。
圖5係本實施例所製得之奈米雙晶金膜之硬度測試結果，奈米壓痕測試的應變速是0.05(1/s)壓痕深度500nm。由圖5可發現，當金膜具有奈米雙晶金之結構時，其硬度可提升至1.73GPa，是一般電鍍金硬度的1.4倍。
[製備例2]-製備具有優選[111]方向之金膜
本製備例係提供一種藉由電鍍方法以形成具有優選[111]方向之金膜。首先，提供一如製備例1相同之電鍍裝置以及電鍍液，其係如圖1所示。接著，於室溫下施加一具有0.02A/cm2電流密度，Ton/Toff(sec)為0.1s/1.0s 之脈衝電流，並加入旋轉磁石(圖未示)以600rpm的轉速攪拌電鍍液13，並由陰極12開始朝箭頭所指之方向成長金膜以完成不規則排列之金膜。
圖6係本製備例所製得之金膜之X光分析結果圖，由圖6可看到，其大部分之金晶粒具有[111]晶軸之優選方向(preferred orientation)(如圖6中標示之「Au(111)」所示)。
[製備例3]-製備不規則排列之金膜
本製備例係提供一種藉由電鍍方法以形成不規則金膜。首先，提供一如製備例1相同之電鍍裝置以及電鍍液，其係如圖1所示。接著，將該電鍍液加熱至60℃，並施加一具有0.02A/cm2電流密度，Ton/Toff(sec)為0.1s/1.0s之脈衝電流，並加入旋轉磁石(圖未示)以600rpm的轉速攪拌電鍍液13，並由陰極12開始朝箭頭所指之方向成長金膜以完成不規則排列之金膜。
圖7係本實施例所製得之金膜之X光分析結果圖，由圖7可看到，其金膜表面之晶粒排列包含多種方向(如圖7中標示之「Au(111)」、「Au(200)」、「Au(220)」、「Au(400)」、「Au(311)」、及「Au(222)」所示)。
[實施例1]
首先，提供一第一基板以及一第二基板，並利用製備例1所提供之製備方法於該第一基板以及第二基板上分別形成具[220]優選方向之奈米雙晶金膜作為第一金膜以及第二金膜，其中，該第一金膜以及該第二金膜具有約7 μm之厚度。接者，分別將第一基板與第二基板置於夾具上，並使得第一金膜以及第二金膜彼此相對。而後，置於真空爐管中，於10-3torr之低真空度下，將爐管升溫至200℃並維持1小時，並施以0.78MPa之壓合力。藉由以上步驟，得到一具有優選排列方向之金膜之接合結構。所完成之金膜接合結構係如圖8所示，包括：第一基板801，具有第一金膜83；以及第二基板802，具有第二金膜86；其中，第一金膜83與第二金膜86係彼此接合，且具有金接合介面87，接合介面87並無大面積的孔洞產生，接合情況相當良好。
[實施例2]
首先，提供一第一基板以及一第二基板，並利用製備例1所提供之製備方法於該第一基板上形成一具[220]優選方向之奈米雙晶金膜作為第一金膜，接者，利用製備例2所提供之製備方法於第二基板上形成一具有優選[111]排列方向之奈米雙晶金膜作為第二金膜，於本實施例中，該第一金膜具有約6μm之厚度，該第二金模具有約2μm之厚度。接者，分別將第一基板與第二基板置於夾具上，並使得第一金膜以及第二金膜彼此相對。而後，置於真空爐管中，於10-3torr之低真空度下，將爐管升溫至200°C並維持1小時，並施以0.78MPa之壓合力。藉由以上步驟，得到一具有優選排列方向之金膜之接合結構。所完成之金膜接合結構係如圖9所示，包括：第一基板901，具有第一金膜93；以及第二基板902，具有第二金膜96；其中， 第一金膜93與第二金膜96係彼此接合，且具有金接合介面97，接合介面97並無大面積的孔洞產生，接合情況相當良好。
[比較例1]
首先，提供一第一基板以及一第二基板，並利用製備例3所提供之製備方法，分別於該第一基板以及該第二基板上形成一具有不規則排列方向之金膜作為第一金膜以及第二金膜，於本比較例中，該第一金膜以及該第二金膜係具有約4μm之厚度。接者，分別將第一基板與第二基板置於夾具上，並使得第一金膜以及第二金膜彼此相對。而後，置於真空爐管中，於10-3torr之低真空度下，將爐管升溫至200℃並維持1小時，並施以0.78MPa之壓合力。藉由以上步驟，得到一金膜之接合結構。所完成之金膜接合結構係如圖10所示，包括：第一基板1001，具有第一金膜103；以及第二基板1002，具有第二金膜100；其中，第一金膜103與第二金膜106係彼此接合，且具有金接合介面107。其中，該接合介面107處係包括多個孔洞108，其接合情況不佳，可能會造成機械強度不佳等問題。
由以上實施例以及比較例之結果可得知，本發明所提供之具[220]優選方向之奈米雙晶金膜具有良好硬度以及機械性質，且可於低溫低壓下，與其他排列方向之金膜達到良好的接合情況，故可應用於珠寶飾品業，以增加金飾之硬度，以及可應用於電子產業中作為電性連接之用途。
上述實施例僅係為了方便說明而舉例而已，本發明所主張之權利範圍自應以申請專利範圍所述為準，而非僅限於上述實施例。
20‧‧‧奈米雙晶金膜
21‧‧‧奈米雙晶金

Claims (14)

  1. 一種具有優選排列方向之奈米雙晶金膜，該奈米雙晶金膜具有一厚度方向，且於該厚度方向沿著[220]晶軸方向堆疊；其中，該奈米雙晶金膜係至少50%以上之體積係由複數個奈米雙晶金所構成，該些奈米雙晶金係彼此相鄰且沿著垂直該厚度之方向排列，並沿著[111]晶軸方向堆疊而成。
  2. 如申請專利範圍第1項所述之奈米雙晶金膜，其中，該奈米雙晶金膜之厚度係0.05~1000μm。
  3. 如申請專利範圍第1項所述之奈米雙晶金膜，其中，該些奈米雙晶金之短軸長度為1~200nm。
  4. 如申請專利範圍第1項所述之奈米雙晶金膜，其中，該奈米雙晶金膜於垂直該厚度方向之任一截面之至少50%以上之面積為[220]結晶平面。
  5. 一種具有優選排列方向之奈米雙晶金膜之製備方法，包括：(A)提供一電鍍裝置，該電鍍裝置包括一陽極、一陰極、一直流電流供應源、以及一電鍍液，其中，該直流電流供應源係與該陽極以及該陰極電性連接，且該陽極及該陰極係浸泡於該電鍍液中；以及(B)使用該電力供應源提供一直流電流以進行電鍍，並於該陰極表面成長一奈米雙晶金膜；其中，該具有優選排列方向之奈米雙晶金膜具有一厚度方向，且於該厚度方向沿著[220]晶軸方向堆疊，該奈米雙 晶金膜係至少50%以上之體積係由複數個奈米雙晶金所構成，該些奈米雙晶金係彼此相鄰且沿著垂直該厚度之方向排列，並沿著[111]晶軸方向堆疊而成；且該電鍍液係包括一金離子、一氯離子、以及一酸，且該酸係至少一選自由鹽酸、硝酸、以及硫酸所組成之群組。
  6. 如申請專利範圍第5項所述之製備方法，其中，於步驟(B)中，當電鍍進行時，該陰極或該電鍍液係以300~1500rpm之轉速旋轉。
  7. 如申請專利範圍第5項所述之製備方法，其中，於步驟(B)中，該直流電流供應器所提供之該直流電流密度為1~100mA/cm2。
  8. 如申請專利範圍第5項所述之製備方法，其中，該電鍍液更包括至少一選自由：介面活性劑、晶格修整劑、極其混合物所組成之群組。
  9. 如申請專利範圍第5項所述之製備方法，其中，該電鍍液中之該酸之濃度係5~15g/L。
  10. 如申請專利範圍第5項所述之製備方法，其中，該電鍍液中之該金離子係由一含金之鹽類解離而得，該含金之鹽類係至少一選自由硫酸金、以及亞硫酸金所組成之群組。
  11. 如申請專利範圍第5項所述之製備方法，其中，該電鍍液中之該氯離子之係由至少一選自由鹽酸、過氯酸、氯酸、亞氯酸、次氯酸所組成之群組所提供。
  12. 一種具有優選排列方向之奈米雙晶金膜之接合結構，包括：一第一基板，具有一第一金膜；一第二基板，具 有一第二金膜；其中，該第一金膜與該第二金膜中至少一係由上述申請專利範圍第1~4項所示之具有優選排列方向之奈米雙晶金膜，且該第一金膜與該第二金膜係彼此接合，並具有一金接合介面。
  13. 如申請專利範圍第12項所述之接合結構，其中，該第一金膜以及該第二金膜係各自獨立為0.05-1000μm。
  14. 如申請專利範圍第12項所述之接合結構，其中，該第一基板以及該第二基板係各自獨立選自由一半導體晶片、一電路板、一導電基板、以及各種電子元件所組成之群組。
TW103127879A 2014-08-14 2014-08-14 具有優選排列方向之奈米雙晶金膜、其製備方法、及包含其之接合結構 TWI519681B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW103127879A TWI519681B (zh) 2014-08-14 2014-08-14 具有優選排列方向之奈米雙晶金膜、其製備方法、及包含其之接合結構
CN201410548282.9A CN105332020B (zh) 2014-08-14 2014-10-16 纳米双晶金膜、其制备方法、及包含其的接合结构
US14/641,614 US9758886B2 (en) 2014-08-14 2015-03-09 Preferably oriented nanotwinned Au film, method of preparing the same, and bonding structure comprising the same
US15/657,269 US10161054B2 (en) 2014-08-14 2017-07-24 Preferably oriented nanotwinned Au film, method of preparing the same, and bonding structure comprising the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103127879A TWI519681B (zh) 2014-08-14 2014-08-14 具有優選排列方向之奈米雙晶金膜、其製備方法、及包含其之接合結構

Publications (2)

Publication Number Publication Date
TWI519681B true TWI519681B (zh) 2016-02-01
TW201606144A TW201606144A (zh) 2016-02-16

Family

ID=55282774

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103127879A TWI519681B (zh) 2014-08-14 2014-08-14 具有優選排列方向之奈米雙晶金膜、其製備方法、及包含其之接合結構

Country Status (3)

Country Link
US (2) US9758886B2 (zh)
CN (1) CN105332020B (zh)
TW (1) TWI519681B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI507548B (zh) * 2014-07-24 2015-11-11 Univ Nat Chiao Tung 具有優選排列方向之金膜、其製備方法、及包含其之接合結構
TWI519681B (zh) 2014-08-14 2016-02-01 國立交通大學 具有優選排列方向之奈米雙晶金膜、其製備方法、及包含其之接合結構
JP2020100874A (ja) * 2018-12-21 2020-07-02 国立大学法人東京工業大学 貴金属またはその合金の微細結晶組織を有する金属材料
TWI686518B (zh) * 2019-07-19 2020-03-01 國立交通大學 具有奈米雙晶銅之電連接結構及其形成方法
CN110699720A (zh) * 2019-10-30 2020-01-17 深圳市金百泰珠宝实业有限公司 黄金电铸液、黄金电铸液制备方法及电铸方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56156767A (en) * 1980-05-02 1981-12-03 Sumitomo Electric Ind Ltd Highly hard substance covering material
JPH02226704A (ja) * 1989-02-28 1990-09-10 Tdk Corp 単層磁性膜
JPH10251835A (ja) 1997-03-13 1998-09-22 Tanaka Kikinzoku Kogyo Kk Ａｕ被覆シート及びその製造方法
US6452211B1 (en) 1997-06-10 2002-09-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor thin film and semiconductor device
EP2045344B1 (en) * 2006-07-21 2012-05-23 Kabushiki Kaisha Kobe Seiko Sho Process for producing copper alloy sheets for electrical/electronic part
US8299341B2 (en) * 2009-05-13 2012-10-30 The California Institute Of Technology Fabrication of vertically aligned metallic nanopillars
EP2438217A4 (en) * 2009-06-01 2013-11-27 Univ Rmit GOLD NANOSTRUCTURES ELECTRODEPOSEESS
US8557507B2 (en) * 2010-11-05 2013-10-15 California Institute Of Technology Fabrication of nano-twinned nanopillars
TWI455663B (zh) * 2012-10-16 2014-10-01 Univ Nat Chiao Tung 具有雙晶銅線路層之電路板及其製作方法
TWI490962B (zh) * 2013-02-07 2015-07-01 Univ Nat Chiao Tung 電性連接結構及其製備方法
TWI519681B (zh) 2014-08-14 2016-02-01 國立交通大學 具有優選排列方向之奈米雙晶金膜、其製備方法、及包含其之接合結構

Also Published As

Publication number Publication date
CN105332020A (zh) 2016-02-17
US20160046099A1 (en) 2016-02-18
US10161054B2 (en) 2018-12-25
US9758886B2 (en) 2017-09-12
TW201606144A (zh) 2016-02-16
US20170321339A1 (en) 2017-11-09
CN105332020B (zh) 2018-06-29

Similar Documents

Publication Publication Date Title
TWI507548B (zh) 具有優選排列方向之金膜、其製備方法、及包含其之接合結構
US10161054B2 (en) Preferably oriented nanotwinned Au film, method of preparing the same, and bonding structure comprising the same
TWI490962B (zh) 電性連接結構及其製備方法
US10094033B2 (en) Electrodeposited nano-twins copper layer and method of fabricating the same
TWI507569B (zh) 單晶銅、其製備方法及包含其之基板
JP6272807B2 (ja) ２つの金属表面を永久的に接続するための方法
US11715721B2 (en) Electrical connecting structure having nano-twins copper
TWI521104B (zh) 奈米雙晶鎳金屬層、其製備方法、及包含其之電性連接結構、基板及封裝結構
US20210198799A1 (en) Nano-twinned crystal film prepared by water/alcohol-soluble organic additives and method of fabricating the same
Murugesan et al. Low-resistance Cu-Sn electroplated–evaporated microbumps for 3D chip stacking
TWI789864B (zh) 電性連接結構及其製備方法
US20240136313A1 (en) Electrical connection and forming method thereof
TWI749818B (zh) 金屬導線結構改質方法