CN103730445A - 具有双晶铜线路层的电路板及其制作方法 - Google Patents

具有双晶铜线路层的电路板及其制作方法 Download PDF

Info

Publication number
CN103730445A
CN103730445A CN201210424138.5A CN201210424138A CN103730445A CN 103730445 A CN103730445 A CN 103730445A CN 201210424138 A CN201210424138 A CN 201210424138A CN 103730445 A CN103730445 A CN 103730445A
Authority
CN
China
Prior art keywords
layer
copper
twin crystal
crystal
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201210424138.5A
Other languages
English (en)
Inventor
陈智
萧翔耀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Spring Foundation of NCTU
Original Assignee
Spring Foundation of NCTU
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Spring Foundation of NCTU filed Critical Spring Foundation of NCTU
Publication of CN103730445A publication Critical patent/CN103730445A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明是有关于一种具有双晶铜线路层的电路板及其制作方法，其中电路板制作方法包括下列步骤：(A)提供一衬底，其一表面设有一第一线路层，且第一线路层包括一电性连接垫；(B)形成一第一介电层于衬底的表面上；(C)形成多个开口于第一介电层中，其中每一开口贯穿第一介电层并对应于电性连接垫以显露电性连接垫；(D)在开口中形成一铜晶种层；(E)以一电镀法于开口中沉积一纳米双晶铜层；以及(F)退火处理衬底以转换铜晶种层成纳米双晶铜，且纳米双晶铜层及转换后的铜晶种层形成一第二线路层，而第二线路层包括多个形成于开口中的第一导电盲孔。

Description

具有双晶铜线路层的电路板及其制作方法
技术领域
本发明是关于一种具有双晶铜线路层的电路板及其制作方法，尤指一种集成电路用的具有双晶铜线路层的电路板及其制作方法。 
背景技术
随着电子产业的蓬勃发展，对于具有体积小、重量轻、多功能且高性能的电子产品需求也日益增加。在目前集成电路的发展上，为了将多种有源元件及无源元件设置于同一个装置上，现今多采用半导体封装技术，以达到在有限的单位面积下容纳更多数量的线路及电子元件的目的。 
以往的机体电路及封装产业上，多使用化学气相沉积法(CVD)、等离子体增强化学气相沉积法(PECVD)、溅射、化学镀或电镀等方式形成铜导线(或称为铜线路)。然而，以上述方法所制得的铜线路却往往具有抗电迁移能力不理想的问题。特别是于集成电路的半导体装置中，纳米尺度的电子导线的抗电迁移能力与机械性质，对于产品可靠度具有极大的影像。 
有鉴于此，目前已发展出添加其他金属或材料于铜导线的技术，以减少铜导线的电迁移效应。然而，此方法却面临到半导体工艺上有污染的可能性，或是造成制作成本的增加，实际应用价值反而较低。 
此外，在目前的半导体铜工艺中，更发展出以物理气相沉积法(PVD)沉积具有纳米双晶结构的金属铜以形成铜线路，以期能够取代现今的铜导线，而提升铜导线的抗电迁移能力。然而，以物理气相沉积法所形成的纳米双晶铜，却具有铜晶格方向无法控制而形成方向性零散的短晶格，且双晶的密度较低，因此在生产技术上无法大幅提升抗电迁移能力，而未能产生实际的应用价值。此外，当以物理气相沉积法形成双晶铜结构时，沉积时间漫长，且无法镀进高深宽比的盲孔或沟槽中，因此无法直接应用在铜内连线(interconnect)、铜导线、或硅穿孔(TSV)技术上。 
由于双晶铜具有良好的抗电迁移能力，若能发展一种可有效形成具有良好晶格排列的双晶铜制作方法，则可取代现有的铜导线及其制作方法，而提升铜线路的抗电迁移能力。 
发明内容
本发明的主要目的在于提供一种具有双晶铜线路层的电路板，以能提升铜线路的抗电迁移能力，而提升产品的可靠度。 
本发明的另一目的在于提供一种具有双晶铜线路层的电路板的制作方法，以能制作出具有双晶铜的铜线路层。 
为达成上述目的，本发明的具有双晶铜线路层的电路板的制作方法，包括下列步骤：(A)提供一衬底，其至少一表面设有一第一线路层，且第一线路层包括一电性连接垫；(B)形成一第一介电层于衬底的至少一表面上；(C)形成多个开口于第一介电层中，其中每一开口贯穿第一介电层并对应于电性连接垫以显露电性连接垫；(D)于开口中形成一铜晶种层；(E)以一电镀法于开口中沉积一纳米双晶铜层；以及(F)退火处理衬底以转换铜晶种层成纳米双晶铜，且纳米双晶铜层及转换后的铜晶种层形成一第二线路层，而第二线路层包括多个形成于开口中的第一导电盲孔。 
经由上述工艺，本发明所提供的具有双晶铜线路层的电路板包括：一衬底，其至少一表面设有一第一线路层，且第一线路层包括一电性连接垫；一第一介电层，设置于衬底及第一线路层的表面，其中第一介电层具有多个开口以显露电性连接垫；以及一第二线路层，形成于第一介电层的一表面，第二线路层包括多个第一导电盲孔，每一第一导电盲孔对应设置于开口中以电性连接电性连接垫，且第二线路层的材料为一纳米双晶铜。此外，第一线路层的材料也优选为一纳米双晶铜。 
本发明的具有双晶铜线路层的电路板的制作方法通过电镀法及退火工艺，而可形成具有优选方向且双晶密度高的纳米双晶铜。特别是，通过退火工艺，电镀的纳米双晶铜会往原来没有双晶的晶种层成长，而将原本的晶种层转换成纳米双晶铜，因此所形成的线路层均转变成由纳米双晶铜所组成。因此，在本发明的具有双晶铜线路层的电路板中，第二线路层由具有优选方向且双晶密度高的纳米双晶铜所组成。由于此优选方向的纳米 双晶铜的表面扩散较慢，因此可大幅提升铜导线的抗电迁移能力，而提升产品的可靠度。据此，相较于以往使用物理气相沉积法所形成的铜导线，本发明的双晶密度较高且抗电迁移能力较好，同时具有较短的工艺时间，因此更适用于集成电路工业的发展应用上。 
在本发明的具有双晶铜线路层的电路板的制作方法中，步骤(C)可为：形成多个开口及多个沟槽于第一介电层中，其中每一开口贯穿第一介电层并对应于电性连接垫以显露电性连接垫；步骤(D)可为：分别于开口及沟槽中形成一铜晶种层；步骤(E)可为：以一电镀法分别于开口及沟槽中沉积一纳米双晶铜层；以及步骤(F)可为：退火处理衬底以转换铜晶种层成纳米双晶铜，且纳米双晶铜层及转换后的铜晶种层形成一第二线路层，而第二线路层包括多个形成于开口中的第一导电盲孔、及一形成于沟槽中的第一线路。经由上述工艺，本发明的具有双晶铜线路层的电路板中，第一介电层可更具有多个沟槽，第二线路层可还包括一第一线路，且第一线路设置于沟槽中。 
此外，在本发明的具有双晶铜线路层的电路板的制作方法中，在步骤(F)后可还包括一步骤(G)：于第一介电层及第二线路层的表面上形成一线路增层结构，其中线路增层结构包括至少一第二介电层、至少一第三线路层、及多个第二导电盲孔，且部分第二导电盲孔电性连接第二线路层。在此，第三线路层优选是以与前述形成第二线路层的相同方法制作。经由上述工艺，本发明的具有双晶铜线路层的电路板可还包括一线路增层结构，设置于第一介电层及第二线路层的表面，其中线路增层结构包括至少一第二介电层、至少一第三线路层、及多个第二导电盲孔，且部分第二导电盲孔电性连接第二线路层。在此，第三线路层的材料优选为一纳米双晶铜。 
在本发明的具有双晶铜线路层的电路板及其制作方法中，纳米双晶铜的50％以上的体积可包括多个晶粒，且此些晶粒优选为柱状双晶体(columnar twinned grain)。此外，多个晶粒彼此间互相连接，该每一晶粒由多个纳米双晶铜沿着[111]晶轴方向堆叠而成，且相邻的该晶粒间的堆叠方向的夹角是0至20度。 
在本发明的具有双晶铜线路层的电路板的制作方法中，纳米双晶铜层的形成方法可为直流电镀或脉冲电镀。优选为，以下述方法形成纳米双晶 铜层：提供一电镀装置，该电镀装置包括一阳极、一阴极、一电镀液、以及一电力供应源，电力供应源分别与阳极及阴极连接，且阳极及阴极浸泡于该电镀液中；以及使用电力供应源提供电力进行电镀，由阴极的一表面成长纳米双晶铜层。在此，所使用的电镀液可包括有：一铜的盐化物、一酸、以及一氯离子来源。 
在上述的电镀液中，氯离子主要功能之一可用于微调整晶粒成长方向，使双晶金属具有结晶优选方向。此外，其酸可为一有机或无机酸，以增加电解质浓度而提高电镀速度，例如可使用硫酸、甲基磺酸、或其混合，此外，电镀液中的酸的浓度优选可为80-120g/L。再者，电镀液须同时包含有铜离子来源(也就是，铜的盐化物，例如，硫酸铜或甲基磺酸铜)。该电镀液优选的组成中，也可还包括一添加物选自由：明胶(gelatin)、界面活性剂、晶格修整剂(lattice modification agent)、及其混合所组成的群组，用于调整此些添加物质可用于微调整晶粒成长方向。 
在此，电镀装置的电力供应源优选是直流电电镀供应源、或高速脉冲电镀供应源、或直流电镀与高速脉冲电镀二者交互使用为之，可使双晶金属层形成速率提升。当该步骤(B)中使用直流电电镀供应源时，电流密度优选可为1-12ASD，最佳可为2-10ASD(例如，8ASD)。当该步骤(B)中使用高速脉冲电镀供应源时，其操作条件优选为：Ton/Toff(sec)为0.1/2-0.1/0.5之间(例如，0.1/2、0.1/1、或0.1/0.5)，电流密度为1-25ASD(最佳可为5ASD)。在此条件下进行电镀，纳米双晶铜的成长速率以实际通电时间计算，优选可为0.22-2.64μm/min。例如，当电镀的电流密度为8ASD时，该双晶金属的成长速率可至1.5-2μm/min(例如，1.76μm/min)。本发明中，纳米双晶铜层的厚度可依据电镀时间长短进行调整，其范围优选为约0.1-500μm，更佳为0.8-200μm，最佳为1-20μm。现有技术所制得具有优选方向的双晶铜金属层无填孔性，量产厚度仅可达到约0.1μm，因此仅可作为晶种层使用，无法直接应用于如导线之处。但本发明的电镀纳米双晶铜层的厚度可达0.1-500μm，而可直接镀制在介电层的开口或沟槽中，而可应用在本发明的电路板的线路层制作上。 
此外，当电镀进行时，该阴极或该电镀液可以50-1500rpm的转速旋转，以帮助双晶成长方向及速率。通过适当的电镀条件，本发明所得的纳 米双晶铜层的晶粒的直径优选可为0.1-50μm，更佳可为1-10μm；晶粒厚度优选可为0.01-500μm，更佳可为0.1-200μm。 
在本发明的具有双晶铜线路层的电路板的制作方法中，退火处理的条件可为本技术领域常使用的处理条件，只要可将铜晶种层的材料转换成纳米双晶铜即可。例如，可于200-500℃下进行退火处理15-120分钟，优选是于250-450℃下进行退火处理40-100分钟，且更佳是于270-350℃下进行退火处理50-70分钟。 
再者，在本发明的具有双晶铜线路层的电路板及其制作方法中，衬底的材料及结构并无特殊限定，可为硅衬底、玻璃衬底、石英衬底、金属衬底、塑料衬底、印刷电路板、铜箔衬底、三五族材料衬底、绝缘板、或具有多层线路的电路板。此外，包含有线路层的封装衬底、三维集成电路(3D-IC)板、半导体芯片等也可作为本发明的衬底。 
本发明的双晶金属的制备方法远比现有技术所使用的物理气相沉积法的时间更短，沉积效率与速度更快。无需使用昂贵的气相沉积设备，因此生产成本可因此大幅下降。此外，更可简易的制作出密度高且具有[111]优选方向的纳米双晶铜，其除了具有优异的机械性质外(较高的弹性模数)，更因双晶排列而可提升线路层的抗电迁移能力，进而增加产品的可靠度，而特别适用于集成电路的制作上。 
附图说明
图1A至图1D为本发明实施例1的铜线路层的制备流程剖面示意图。 
图2为本发明实施例1的用于形成铜线路层的电镀装置示意图。 
图3A为本发明实施例1的铜线路层未进行退火处理前的离子影像分析结果图。 
图3B为本发明实施例1的铜线路层经退火处理后的离子影像分析结果图。 
图4A至图4E为本发明实施例2的电路板的制备流程剖面示意图。 
图5A至图5B为本发明实施例3的电路板的制备流程剖面示意图。 
【主要元件符号说明】 
11       硅衬底；            111     沟槽； 
12       铜晶种层；          13      纳米双晶铜层； 
14       线路层；            141     线路； 
2        电镀装置；          22      阳极； 
24       电镀液；            26      直流电供应源； 
31，41   衬底                32，42  电性连接垫； 
33，43   第一介电层；        331     开口； 
332      沟槽；              34      铜晶种层； 
35       纳米双晶铜层；      36，44  第二线路层； 
361，441 第一导电盲孔；      362，442第一线路； 
45       线路增层结构；      451     第二介电层； 
452      第三线路层；        453     第二导电盲孔； 
46       防焊层；            461     防焊层开口。 
具体实施方式
以下通过特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点与功效。本发明也可通过其他不同的具体实施例加以施行或应用，本说明书中的各项细节也可基于不同观点与应用，在不背离本发明的精神下进行各种修饰与变更。 
实施例1 
图1A至图1D是本实施例的铜线路层的制备流程剖面示意图。图2为本实施例的用于形成铜线路层的电镀装置示意图。 
如图1A所示，首先，提供一硅衬底11，其表面设有多个沟槽111，且沟槽111的高度及深度分别为0.8μm及0.8μm。接着，使用如图2所示的电镀装置，对硅衬底11进行电镀。如图2所示，将硅衬底11置于一电镀装置2中作为阴极；其中，该电镀装置2包括有阳极22，浸泡于电镀液24中并连接至一直流电供应源26(在此使用Keithley 2400)。阳极22使用的材料可为金属铜、磷铜或惰性阳极(如钛镀白金)；在本实施例中，阳极22使用的材料为金属铜。此外，电镀液24包括有硫酸铜(铜离子浓 度为20-60g/L)、氯离子(浓度为10-100ppm)、以及甲基磺酸(浓度为80-120g/L)，并可添加其他界面活性剂或晶格修整剂(如BASF Lugalvan1-100ml/L)。选择性地，本实施例的电镀液24更可包含有机酸(例如，甲基磺酸)、明胶(gelatin)、或以上的混合物，用于调整晶粒结构与尺寸。 
接着，利用物理气相沉积法，以脉冲电流施加固定电流，以于硅衬底11及其沟槽111中沉积一铜晶种层12，如图1B所示。在此，铜晶种层12厚度约0.05μm。于形成铜晶种层12后，以2-10ASD的电流密度的直流电进行电镀，由硅衬底11开始朝着箭头所指的方向(如图2所示)于铜晶种层12表面成长纳米双晶铜层13，如图1C所示。成长过程中，双晶之(111)面以及纳米双晶铜层13的平面约垂直于电场的方向，并以约1.76μm/min的速率成长双晶铜；更具体而言，纳米双晶铜层13沿着垂直(111)方向，即平行电场方向成长。 
成长完成的纳米双晶铜层13包括有多个双晶铜晶粒，该双晶铜晶粒由多个双晶铜所组成，此纳米双晶铜晶粒延伸到表面，因此纳米双晶铜层13表面所显露的同样是(111)面。电镀完成后得到的纳米双晶铜层13厚度约2μm，且[111]晶轴为垂直(111)面的轴。 
最后，将硅衬底11从电镀装置中取出，以400℃加热退火处理30分钟后，纳米双晶铜层13的双晶铜会往原来没有双晶的铜晶种层12成长，进而将铜晶种层12转换成纳米双晶铜。经由此退火处理后，纳米双晶铜层13与原先的铜晶种层12(如图1C所示)会转换并形成一线路层14，且此线路层14包括一线路141。 
特别是，经由本实施例的电镀及退火工艺，线路层14则不将包含原本不具双晶特性的晶种层，而完全为具有纳米双晶铜结构的线路层。据此，线路层14由多个纳米双晶铜晶粒所组成，此纳米双晶铜晶粒延伸到表面，因此线路层14表面所显露的同样是(111)面。 
此外，经聚焦离子束(Focused Ion Beam，FIB)分析后，线路层14的纳米双晶铜43的50％以上的体积包括有多个柱状晶粒，而每一晶粒中有多个层状纳米双晶铜。此外，此些柱状晶粒的直径的范围约为0.5μm至8μm且高度约为2μm至20μm，纳米双晶平面661(水平条纹)与(111)平面平行，双晶晶粒间是晶界662，铜的(111)平面垂直于厚度T方向， 且双晶铜层43的厚度T约为20μm(可于0.1μm-500μm之间任意调整)。相邻的该晶粒间的堆叠方向(几乎等同于[111]晶轴)的夹角是0至20度以内。 
图3A及图3B是分别为本实施例的铜线路层未进行退火处理前及退火处理后的离子影像分析结果图。如图3A所示，未进行退火处理前可看到硅衬底11上依次形成有铜晶种层12及纳米双晶铜层13；而如图3B所示，经退火处理后，整个线路层14均由纳米双晶铜所组成，因此原先的铜晶种层已转换成纳米双晶铜。 
实施例2 
图4A至图4E是本实施例的电路板的制备流程剖面示意图。 
如图4A所示，首先提供一衬底31，其至少一表面设有一第一线路层，此第一线路层作为一电性连接垫32。在本实施例中，衬底31为一具有多层线路的电路板；在此仅以示意图表示，而未描述其详细结构。此外，第一线路层的电性连接垫32也使用如实施例1所述的线路层制作方法制备，而具有纳米双晶铜结构。 
接着，如图4B所示，形成一第一介电层33于衬底31的至少一表面上。而后，以本技术领域常用的工艺，如黄光显影工艺，形成开口331及沟槽332于第一介电层33中，其中开口331贯穿第一介电层33并对应于电性连接垫32以显露电性连接垫32。 
而后，如图4C所示，以与如实施例1所述的铜晶种层相同的制作方法及条件，分别于开口331及沟槽332中形成一铜晶种层34；再以与如实施例1所述的纳米双晶铜层相同的制作方法及条件，以电镀法分别于开口331及沟槽332中沉积一纳米双晶铜层35，如图4D所示。 
最后，如图4D及4E所示，以与如实施例1所述的相同的退火加热处理工艺及条件，退火处理衬底31以转换铜晶种层34成纳米双晶铜。经由退火处理后，纳米双晶铜层35及转换后的铜晶种层34形成一第二线路层36，而此第二线路层36包括形成于开口331中的第一导电盲孔361、及一形成于沟槽332中的第一线路362，如图4E所示。 
经由上述工艺，如图4E所示，本实施例的电路板包括：一衬底31，其表面设有一第一线路层，且第一线路层包括一电性连接垫32；一第一介 电层33，设置于衬底31及第一线路层的表面，其中第一介电层33具有多个开口331以显露电性连接垫32；以及一第二线路层36，形成于第一介电层33的一表面，第二线路层36包括多个第一导电盲孔361，第一导电盲孔361对应设置于开口331中以电性连接电性连接垫32，且第二线路层36的材料为一纳米双晶铜。此外，第一介电层33更具有沟槽332，第二线路层36还包括一第一线路362，且第一线路362设置于沟槽32中。 
特别是，本实施例的第二线路层36的材料与实施例1的纳米双晶铜相同，其由多个纳米双晶铜晶粒所组成，此纳米双晶铜晶粒延伸到表面，因此第二线路层36表面所显露的同样是(111)面。 
实施例3 
图5A至图5B是本实施例的电路板的剖面示意图。 
如图5A所示，本实施例的电路板包括：一衬底41，其表面设有一第一线路层，且第一线路层包括一电性连接垫42；一第一介电层43，设置于衬底41及第一线路层的表面；以及一第二线路层44，形成于第一介电层43的一表面，第二线路层44包括多个第一导电盲孔441及第一线路442，第一导电盲孔441是对应且电性连接至电性连接垫42。在此，衬底、第一介电层43及第二线路层44的制作方法及条件与实施例2相同，因此在此不再赘述。 
此外，本实施例的电路板更通过一线路增层结构工艺，以于第一介电层43及第二线路层44表面形成线路增层结构45。其中，线路增层结构45包括第二介电层451、第三线路层452、及第二导电盲孔453，且第二导电盲孔453电性连接第二线路层44。在此，线路增层结构的第二介电层451、第三线路层452及第二导电盲孔453的制作方法及条件与实施例2的第一介电层、第二线路层及第一导电盲孔的相同，因此在此不再赘述。 
此外，本实施例的电路板的最外层第三线路层452上，可还形成有一防焊层46。其中，防焊层46设有防焊层开口461，以显露部分第三线路层452作为后续与其他半导体装置的连接垫，如图5B所示。 
在本实施例中，第一线路层及其电性连接垫42、第二线路层44及其第一导电盲孔441、及第三线路层452及其第二导电盲孔453的材料均为纳米双晶铜，且均由多个纳米双晶铜晶粒所组成，此纳米双晶铜晶粒延伸 到表面，因此第二线路层36表面所显露的同样是(111)面。 
由于纳米双晶铜具有优秀的机械性质、较高的弹性模数、较好的抗电迁移能力，因此本发明的电路板及其制作方法，特别适用于集成电路之后段工艺(back-end-of-line，BEOL)，而制作出具有极佳抗电迁移特性的铜内连线，而提升产品的可靠度。 
上述实施例仅为了方便说明而举例而已，本发明所主张的权利范围自应以权利要求所述为准，而非仅限于上述实施例。 

Claims (20)

1.一种具有双晶铜线路层的电路板，其特征在于，包括：
一衬底，其至少一表面设有一第一线路层，且该第一线路层包括一电性连接垫；
一第一介电层，设置于该衬底及该第一线路层的表面，其中该第一介电层具有多个开口以显露该电性连接垫；以及
一第二线路层，形成于该第一介电层的一表面，该第二线路层包括多个第一导电盲孔，每一该第一导电盲孔对应设置于该开口中以电性连接该电性连接垫，且该第二线路层的材料为一纳米双晶铜。
2.根据权利要求1所述的电路板，其特征在于，该第一介电层还具有多个沟槽，该第二线路层还包括一第一线路，且该第一线路设置于该沟槽中。
3.根据权利要求1所述的电路板，其特征在于，该纳米双晶铜的50％以上的体积包括多个晶粒。
4.根据权利要求3所述的电路板，其特征在于，该多个晶粒为柱状双晶体。
5.根据权利要求3所述的电路板，其特征在于，该多个晶粒彼此间互相连接，该每一晶粒由多个纳米双晶铜沿着[111]晶轴方向堆叠而成，且相邻的该晶粒间的堆叠方向的夹角是0至20度。
6.根据权利要求1所述的电路板，其特征在于，还包括一线路增层结构，设置于该第一介电层及该第二线路层的表面，其中该线路增层结构包括至少一第二介电层、至少一第三线路层、及多个第二导电盲孔，且部分该第二导电盲孔电性连接该第二线路层。
7.根据权利要求6所述的电路板，其特征在于，该第三线路层的材料为一纳米双晶铜。
8.根据权利要求7所述的电路板，其特征在于，该纳米双晶铜的50％以上的体积包括多个晶粒。
9.根据权利要求8所述的电路板，其特征在于，该多个晶粒为柱状双晶体。
10.根据权利要求8所述的电路板，其特征在于，该多个晶粒彼此间互相连接，该每一晶粒由多个纳米双晶铜沿着[111]晶轴方向堆叠而成，且相邻的该晶粒间的堆叠方向的夹角是0至20度。
11.一种具有双晶铜线路层的电路板的制作方法，其特征在于，包括下列步骤：
A，提供一衬底，其至少一表面设有一第一线路层，且该第一线路层包括一电性连接垫；
B，形成一第一介电层于该衬底的至少一表面上；
C，形成多个开口于该第一介电层中，其中每一该开口贯穿该第一介电层并对应于该电性连接垫以显露该电性连接垫；
D，于该开口中形成一铜晶种层；
E，以一电镀法于该开口中沉积一纳米双晶铜层；以及
F，退火处理该衬底以转换该铜晶种层成纳米双晶铜，且该纳米双晶铜层及转换后的该铜晶种层形成一第二线路层，而该第二线路层包括多个形成于该开口中的第一导电盲孔。
12.根据权利要求11所述的制作方法，其特征在于，步骤C为：形成多个开口及多个沟槽于该第一介电层中，其中每一该开口贯穿该第一介电层并对应于该电性连接垫以显露该电性连接垫；步骤D为：分别于该开口及该沟槽中形成一铜晶种层；步骤E为：以一电镀法分别于该开口及该沟槽中沉积一纳米双晶铜层；以及步骤F为：退火处理该衬底以转换该铜晶种层成纳米双晶铜，且该纳米双晶铜层及转换后的该铜晶种层形成一第二线路层，而该第二线路层包括多个形成于该开口中的第一导电盲孔、及一形成于该沟槽中的第一线路。
13.根据权利要求11所述的制作方法，其特征在于，该纳米双晶铜的50％以上的体积包括多个晶粒。
14.根据权利要求13所述的制作方法，其特征在于，该多个晶粒为柱状双晶体。
15.根据权利要求13所述的制作方法，其特征在于，该多个晶粒彼此间互相连接，该每一晶粒由多个纳米双晶铜沿着[111]晶轴方向堆叠而成，且相邻的该晶粒间的堆叠方向的夹角是0至20度。
16.根据权利要求13所述的制作方法，其特征在于，在步骤F后还包括一步骤G：于该第一介电层及该第二线路层的表面上形成一线路增层结构，其中该线路增层结构包括至少一第二介电层、至少一第三线路层、及多个第二导电盲孔，且部分该第二导电盲孔电性连接该第二线路层。
17.根据权利要求16所述的制作方法，其特征在于，该第三线路层的材料为一纳米双晶铜。
18.根据权利要求17所述的制作方法，其特征在于，该纳米双晶铜的50％以上的体积包括多个晶粒。
19.根据权利要求18所述的制作方法，其特征在于，该多个晶粒为柱状双晶体。
20.根据权利要求18所述的制作方法，其特征在于，该多个晶粒彼此间互相连接，该每一晶粒由多个纳米双晶铜沿着[111]晶轴方向堆叠而成，且相邻的该晶粒间的堆叠方向的夹角是0至20度。
CN201210424138.5A 2012-10-16 2012-10-30 具有双晶铜线路层的电路板及其制作方法 Pending CN103730445A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW101138044A TWI455663B (zh) 2012-10-16 2012-10-16 具有雙晶銅線路層之電路板及其製作方法
TW101138044 2012-10-16

Publications (1)

Publication Number Publication Date
CN103730445A true CN103730445A (zh) 2014-04-16

Family

ID=50454463

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210424138.5A Pending CN103730445A (zh) 2012-10-16 2012-10-30 具有双晶铜线路层的电路板及其制作方法

Country Status (3)

Country Link
US (1) US8836121B2 (zh)
CN (1) CN103730445A (zh)
TW (1) TWI455663B (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105332020A (zh) * 2014-08-14 2016-02-17 财团法人交大思源基金会 纳米双晶金膜、其制备方法、及包含其的接合结构
CN105633038A (zh) * 2014-11-30 2016-06-01 中国科学院金属研究所 一种定向生长的铜柱凸点互连结构及其制备方法
CN106521573A (zh) * 2016-11-23 2017-03-22 苏州昕皓新材料科技有限公司 制备具有择优取向生长结构的电镀铜层的方法及其应用
CN106757191A (zh) * 2016-11-23 2017-05-31 苏州昕皓新材料科技有限公司 一种具有高择优取向的铜晶体颗粒及其制备方法
CN110724981A (zh) * 2019-10-10 2020-01-24 深圳先进电子材料国际创新研究院 一种全纳米孪晶组织结构的铜薄膜材料的制备方法
CN110894615A (zh) * 2018-09-12 2020-03-20 财团法人工业技术研究院 电解铜箔与储能装置的集电体
CN111463185A (zh) * 2019-01-18 2020-07-28 元智大学 纳米双晶结构
US10985378B2 (en) 2018-09-12 2021-04-20 Industrial Technology Research Institute Electrolyzed copper foil and current collector of energy storage device
CN112921370A (zh) * 2019-12-06 2021-06-08 添鸿科技股份有限公司 纳米双晶铜金属层及其制备方法及包含其的基板
CN113013085A (zh) * 2019-12-20 2021-06-22 有研工程技术研究院有限公司 一种生长具有高温稳定性的纳米孪晶铜的硅通孔填充方法
CN113046796A (zh) * 2019-12-27 2021-06-29 铂识科技股份有限公司 一种纳米双晶层的制备方法和一种纳米双晶层

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2947692B1 (en) 2013-12-20 2020-09-23 Analog Devices, Inc. Integrated device die and package with stress reduction features
US10287161B2 (en) 2015-07-23 2019-05-14 Analog Devices, Inc. Stress isolation features for stacked dies
US10515923B2 (en) * 2017-05-31 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming semiconductor package structure with twinned copper layer
US11127716B2 (en) 2018-04-12 2021-09-21 Analog Devices International Unlimited Company Mounting structures for integrated device packages
US11901585B2 (en) 2019-11-23 2024-02-13 Apple Inc. Nanotwin copper components
KR20230026331A (ko) * 2020-05-18 2023-02-24 램 리써치 코포레이션 나노쌍정된 (nanotwinned) 구리 피처 및 비나노쌍정 (non-nanotwinned) 구리 피처의 전기도금
US11664340B2 (en) 2020-07-13 2023-05-30 Analog Devices, Inc. Negative fillet for mounting an integrated device die to a carrier
TWI746383B (zh) * 2021-03-05 2021-11-11 國立陽明交通大學 摻雜金屬元素的奈米雙晶銅金屬層、包含其之基板及其製備方法
US11634830B2 (en) 2021-08-25 2023-04-25 Applied Materials, Inc. Electrochemical depositions of nanotwin copper materials
CN113809001B (zh) * 2021-09-03 2023-12-01 长江存储科技有限责任公司 半导体器件及其形成方法
TWI810087B (zh) * 2022-10-11 2023-07-21 欣興電子股份有限公司 具有低晶界密度的電路板和其形成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201021658A (en) * 2008-11-28 2010-06-01 Phoenix Prec Technology Corp Circuit board with embedded trace structure and method for preparing the same
TW201131723A (en) * 2010-03-04 2011-09-16 Unimicron Technology Corp Package substrate and fabrication method thereof
CN102400188A (zh) * 2010-09-10 2012-04-04 中国科学院金属研究所 一种<111>织构纳米孪晶Cu块体材料及制备方法
US20120135260A1 (en) * 2010-11-05 2012-05-31 The California Institute Of Technology Fabrication of nano-twinned nanopillars

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100451279B1 (ko) * 1999-06-22 2004-10-06 닛뽕덴끼 가부시끼가이샤 구리 배선
US6525425B1 (en) 2000-06-14 2003-02-25 Advanced Micro Devices, Inc. Copper interconnects with improved electromigration resistance and low resistivity
US6515368B1 (en) 2001-12-07 2003-02-04 Advanced Micro Devices, Inc. Semiconductor device with copper-filled via includes a copper-zinc/alloy film for reduced electromigration of copper
CN100503880C (zh) * 2007-03-08 2009-06-24 复旦大学 一种纳米尺度孪晶铜薄膜的制备方法
US8551211B2 (en) * 2011-02-15 2013-10-08 Carestream Health, Inc. Nanowire preparation methods, compositions, and articles

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201021658A (en) * 2008-11-28 2010-06-01 Phoenix Prec Technology Corp Circuit board with embedded trace structure and method for preparing the same
TW201131723A (en) * 2010-03-04 2011-09-16 Unimicron Technology Corp Package substrate and fabrication method thereof
CN102400188A (zh) * 2010-09-10 2012-04-04 中国科学院金属研究所 一种<111>织构纳米孪晶Cu块体材料及制备方法
US20120135260A1 (en) * 2010-11-05 2012-05-31 The California Institute Of Technology Fabrication of nano-twinned nanopillars

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
HSIANG-YAO HSIAO等: ""Unidirectional Growth of Microbumps on (111)-Oriented and Nanotwinned Copper"", 《SCIENCE》 *

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105332020A (zh) * 2014-08-14 2016-02-17 财团法人交大思源基金会 纳米双晶金膜、其制备方法、及包含其的接合结构
CN105332020B (zh) * 2014-08-14 2018-06-29 财团法人交大思源基金会 纳米双晶金膜、其制备方法、及包含其的接合结构
CN105633038A (zh) * 2014-11-30 2016-06-01 中国科学院金属研究所 一种定向生长的铜柱凸点互连结构及其制备方法
CN105633038B (zh) * 2014-11-30 2018-04-24 中国科学院金属研究所 一种定向生长的铜柱凸点互连结构及其制备方法
CN106521573A (zh) * 2016-11-23 2017-03-22 苏州昕皓新材料科技有限公司 制备具有择优取向生长结构的电镀铜层的方法及其应用
CN106757191A (zh) * 2016-11-23 2017-05-31 苏州昕皓新材料科技有限公司 一种具有高择优取向的铜晶体颗粒及其制备方法
CN106757191B (zh) * 2016-11-23 2019-10-01 苏州昕皓新材料科技有限公司 一种具有高择优取向的铜晶体颗粒及其制备方法
CN110894615A (zh) * 2018-09-12 2020-03-20 财团法人工业技术研究院 电解铜箔与储能装置的集电体
US10985378B2 (en) 2018-09-12 2021-04-20 Industrial Technology Research Institute Electrolyzed copper foil and current collector of energy storage device
CN111463185A (zh) * 2019-01-18 2020-07-28 元智大学 纳米双晶结构
US11439007B2 (en) 2019-01-18 2022-09-06 Yuan Ze University Nanotwinned structure
CN110724981A (zh) * 2019-10-10 2020-01-24 深圳先进电子材料国际创新研究院 一种全纳米孪晶组织结构的铜薄膜材料的制备方法
CN110724981B (zh) * 2019-10-10 2020-09-11 深圳先进电子材料国际创新研究院 一种全纳米孪晶组织结构的铜薄膜材料的制备方法
CN112921370A (zh) * 2019-12-06 2021-06-08 添鸿科技股份有限公司 纳米双晶铜金属层及其制备方法及包含其的基板
CN112921370B (zh) * 2019-12-06 2024-04-19 添鸿科技股份有限公司 纳米双晶铜金属层及其制备方法及包含其的基板
CN113013085A (zh) * 2019-12-20 2021-06-22 有研工程技术研究院有限公司 一种生长具有高温稳定性的纳米孪晶铜的硅通孔填充方法
CN113046796A (zh) * 2019-12-27 2021-06-29 铂识科技股份有限公司 一种纳米双晶层的制备方法和一种纳米双晶层

Also Published As

Publication number Publication date
US20140103501A1 (en) 2014-04-17
TWI455663B (zh) 2014-10-01
US8836121B2 (en) 2014-09-16
TW201417647A (zh) 2014-05-01

Similar Documents

Publication Publication Date Title
CN103730445A (zh) 具有双晶铜线路层的电路板及其制作方法
US11439007B2 (en) Nanotwinned structure
US10094033B2 (en) Electrodeposited nano-twins copper layer and method of fabricating the same
TWI490962B (zh) 電性連接結構及其製備方法
US20160251769A1 (en) Thermal interface materials using metal nanowire arrays and sacrificial templates
CN1655334A (zh) 接触结构制造方法
TWI521104B (zh) 奈米雙晶鎳金屬層、其製備方法、及包含其之電性連接結構、基板及封裝結構
TWI513863B (zh) 銅電鍍組合物及使用此組合物填充半導體基板中之凹洞之方法
JP2011520039A (ja) 電着組成物、及び、該組成物を用いた半導体基板のコーティング方法
CN105274595A (zh) 用于在反应性金属膜上电化学沉积金属的方法
JP2013524019A (ja) ミクロスケール構造中でのシード層堆積
US11578417B2 (en) Nano-twinned crystal film prepared by water/alcohol-soluble organic additives and method of fabricating the same
Kim et al. Electroless nickel alloy deposition on SiO2 for application as a diffusion barrier and seed layer in 3D copper interconnect technology
US8970027B2 (en) Metallization mixtures and electronic devices
CN105280614A (zh) 用于在反应性金属膜上电化学沉积金属的方法
CN1777990A (zh) 热互连系统、其制备方法及其应用
Spiesshoefer et al. Copper electroplating to fill blind vias for three-dimensional integration
KR102178158B1 (ko) 관통공이 매립된 Si 기판의 제조방법
KR101204275B1 (ko) 열응력 완화형 관통전극 형성방법 및 열응력 완화형 관통전극
TWI647342B (zh) Copper-silver two-component metal plating liquid for semiconductor wires and plating method
CN101442022A (zh) 一种可改善质量的铜导线制造方法
CN116779585A (zh) 包含磷铜合金的导电结构及所述导电结构的制备方法
CN101335233A (zh) 半导体装置及制造其方法
Kim et al. Electroless Nickel Alloy Deposition on SiO
KR20050122630A (ko) 전기도금 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140416

WD01 Invention patent application deemed withdrawn after publication