TWI810087B - 具有低晶界密度的電路板和其形成方法 - Google Patents

具有低晶界密度的電路板和其形成方法 Download PDF

Info

Publication number
TWI810087B
TWI810087B TW111138447A TW111138447A TWI810087B TW I810087 B TWI810087 B TW I810087B TW 111138447 A TW111138447 A TW 111138447A TW 111138447 A TW111138447 A TW 111138447A TW I810087 B TWI810087 B TW I810087B
Authority
TW
Taiwan
Prior art keywords
layer
seed layer
seed
wiring layer
circuit
Prior art date
Application number
TW111138447A
Other languages
English (en)
Other versions
TW202416773A (zh
Inventor
陳建融
梁家豪
林青谷
Original Assignee
欣興電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 欣興電子股份有限公司 filed Critical 欣興電子股份有限公司
Priority to TW111138447A priority Critical patent/TWI810087B/zh
Priority to US18/065,606 priority patent/US20240121896A1/en
Application granted granted Critical
Publication of TWI810087B publication Critical patent/TWI810087B/zh
Publication of TW202416773A publication Critical patent/TW202416773A/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/062—Etching masks consisting of metals or alloys or metallic inorganic compounds
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661—Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Metallurgy (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

本公開提供一種電路板，包括第一線路層、位於第一線路層上的介電層、位於介電層上且接觸第一線路層的種子層，其中種子層的頂表面包括整平部分。電路板還包括位於種子層的整平部分上的第二線路層，其中第二線路層的晶界密度小於接觸第一線路層的部分的種子層的晶界密度。

Description

具有低晶界密度的電路板和其形成方法
本公開內容是關於電路板和其形成方法，且特別是關於具有低晶界密度的線路層的線路板。
電路板製程通常包括在種子層(seed layer)上形成線路層之後蝕刻移除多餘的種子層，從而形成具有特定圖案的線路。然而，在蝕刻種子層的過程中，線路層可能也受到蝕刻劑的咬蝕而造成線路層的厚度或寬度損失，使得電路板中的線路寬度與密度受到限制而影響電路板的功能表現。因此，如何克服上述問題以提升現有電路板的表現是本領域重要的課題。
根據本公開一些實施方式，一種電路板包括第一線路層、位於第一線路層上的介電層、位於介電層上且接觸第一線路層的種子層，其中種子層的頂表面包括整平部分。電路板還包括位於種子層的整平部分上的第二線路層，其中第二線路層的晶界密度小於接觸第一線路層的部分的種子層的晶界密度。
在一些實施方式中，第二線路層的晶界密度介於每10微米長度1至2個晶界間。
在一些實施方式中，種子層的整平部分的厚度介於1埃至2埃間。
在一些實施方式中，第二線路層的走線寬度介於7微米至9微米間。
在一些實施方式中，種子層和第二線路層包括相同的金屬材料。
根據本公開一些實施方式，一種形成電路板的方法包括提供基板、基板上的第一線路層和覆蓋第一線路層的介電層、在介電層中形成暴露部分的第一線路層的開口、在介電層上和開口中形成接觸第一線路層的種子層、使用金屬整平劑處理種子層以使種子層的頂表面形成整平部分、在種子層的整平部分上形成晶界密度介於每10微米長度1至2個晶界間的第二線路層，及移除第二線路層所暴露的部分的種子層。
在一些實施方式中，金屬整平劑選自於過氧化氫、有機酸以及無機酸所組成的族群。
在一些實施方式中，方法進一步包括在使用金屬整平劑之前在種子層上形成遮罩層，其中遮罩層包括暴露部分的種子層的開口，及在形成第二線路層之後移除遮罩層。
在一些實施方式中，金屬整平劑蝕刻遮罩層所暴露的部分的種子層的頂表面。
在一些實施方式中，移除第二線路層所暴露的部分的種子層包括使用蝕刻劑蝕刻種子層，蝕刻劑對種子層的蝕刻速率大於蝕刻劑對第二線路層的蝕刻速率。
根據上述實施方式，本公開的電路板的線路層具有比種子層低的晶界密度，因此可以在種子層的移除製程中維持線路層的線路寬度，從而提供線路層的細線寬走線與高線路密度，使得電路板的功率得以提升。
為了實現提及主題的不同特徵，以下公開內容提供了許多不同的實施例或示例。以下描述組件、數值、配置等的具體示例以簡化本公開。當然，這些僅僅是示例，而不是限制性的。例如，在以下的描述中，在第二特徵之上或上方形成第一特徵可以包括第一特徵和第二特徵以直接接觸形成的實施例，並且還可以包括在第一特徵和第二特徵之間形成附加特徵，使得第一特徵和第二特徵可以不直接接觸的實施例。另外，本公開可以在各種示例中重複參考數字和/或字母。此重複是為了簡單和清楚的目的，並且本身並不表示所討論的各種實施例和/或配置之間的關係。
此外，本文可以使用空間相對術語，諸如「在…下面」、「在…下方」、「下部」、「在…上面」、「上部」等，以便於描述一個元件或特徵與如圖所示的另一個元件或特徵的關係。除了圖中所示的取向之外，空間相對術語旨在包括使用或操作中的裝置的不同取向。裝置可以以其他方式定向(旋轉90度或在其他方向上)，並且同樣可以相應地解釋在此使用的空間相對描述符號。
應當理解，儘管術語「第一」、「第二」、「第三」等在本文中可以用於描述各種元件、部件、區域、層及/或部分，但是這些元件、部件、區域、層及/或部分不應受這些術語的限制。這些術語僅用於區分一個元件、部件、區域、層或部分與另一個元件、部件、區域、層或部分。因此，下面討論的第一元件、部件、區域、層或部分可以被稱為第二元件、部件、區域、層或部分而不脫離本文的教導。
本公開內容提供一種電路板和其形成方法。電路板包括第一線路層、位於第一線路層上的介電層、位於介電層上的種子層和位於種子層上的第二線路層。種子層的頂表面包括整平部分，而第二線路層形成在整平部分上且具有小於種子層的晶界密度。由於第二線路層相比種子層具有低晶界密度，在移除種子層的製程中第二線路層得以維持其線路寬度而無需補償線寬，因此可以降低第二線路層的線路寬度、增加第二線路層的線路密度，從而提升電路板的功率表現。
依據本公開的一些實施方式，第1圖繪示形成電路板的方法100的流程圖，第2A圖至第2E圖及第2G圖至第2I圖繪示參照方法100所形成的電路板200在製造製程各個中間階段的截面圖。方法100可用於形成例如第2A圖至第2I圖所述具有低晶界密度的線路層的電路板200，然而本領域技術人員應理解，方法100也可用於形成本公開範疇內的其他具有低晶界密度的電路板。
值得注意的是，除非有額外說明，當第2A圖至第2E圖及第2G圖至第2I圖繪示或描述成實施方式的一系列步驟時，這些步驟的描述順序不應受到限制。例如，部分步驟可採取與所述實施方式不同的順序、部分步驟可同時發生、部分步驟可以不須採用及/或部分步驟可重複進行。此外，可以在所繪示的各步驟之前、期間或之後進行額外的步驟以完整形成電路板。
為了清楚描述電路板200所包括的元件，第2A圖至第2E圖及第2G圖至第2I圖中僅繪示電路板200的部分元件，但包括額外元件(例如線路層上的保護層或焊料層、電性連接至電路板的系統板等)的電路板也在本公開的範圍內。
參考第1圖與第2A圖，方法100開始於步驟102，提供基板205、基板205上的第一線路層210和覆蓋第一線路層210的介電層220，其中基板205、第一線路層210和介電層220會形成堆疊結構。基板205作為承載基板，用以接收第一線路層210和後續形成的其他元件。第一線路層210形成於基板205上且具有適合的圖案，使第一線路層210包括第一接墊212與第一走線214。介電層220形成於基板205和第一線路層210上，且介電層220的厚度大於第一線路層210，使得介電層220能覆蓋第一線路層210的頂表面和側表面。
在一些實施方式中，基板205可以是線路基板。舉例而言，基板205可包括絕緣層和位於絕緣層兩側的線路層，且基板205可以作為核心層(core layer)，其中基板205所包括的線路層的數量可以是至少兩層。在這樣的實施方式中，當第一線路層210形成在基板205上時，第一線路層210可電性連接至基板205中的線路層。在一些其他實施方式中，基板205可以是具有平滑表面的硬質基板，使得後續形成的元件也具有平坦的頂表面。舉例而言，基板205可以是玻璃基板。
在一些實施方式中，第一線路層210可以包括藉由沉積製程所形成的金屬材料。舉例而言，第一線路層210可以包括使用蒸鍍、濺鍍、電鍍、其他合適的沉積技術或上述組合所形成的金屬材料。第一線路層210的金屬材料在使用圖案化遮罩的沉積製程中形成，或者金屬材料接續進行沉積製程之後的圖案化製程，使得第一線路層210可具有至少一個第一接墊212與其他導電部分(例如走線)。在一些示例中，第一線路層210的金屬材料可包括銅金屬層或銅合金層，但本公開並不以此為限。
參考第1圖與第2B圖，方法100前進至步驟104，在介電層220中形成暴露第一線路層210的開口230。具體而言，對介電層220執行圖案化製程以形成穿過介電層220的開口230。開口230從介電層220的頂表面延伸至第一線路層210的頂表面上，使得開口230暴露部分的第一線路層210。舉例而言，如第2B圖所示，開口230可暴露第一接墊212的上表面。在一些實施方式中，可以使用雷射鑽孔(laser drill)製程形成位於第一線路層210上方的開口230，其中雷射光束不會打穿第一接墊212，以使開口230延伸至第一線路層210。
參考第1圖與第2C圖，方法100前進至步驟106，在介電層220上和開口230之中形成種子層240。具體而言，沿著介電層220的上表面、開口230的側壁和開口230的底表面形成種子層240，使得種子層240覆蓋第2B圖中所示的結構。如第2C圖所示，種子層240包括位於介電層220上的第一部分242和位於開口230中的第二部分244。在第2C圖所示的實施例中，第一部分242覆蓋介電層220的上表面，但不位於開口230中，而第二部分244局限於開口230內且不分布於開口230以外的介電層220。由於第2B圖的開口230暴露部分的第一線路層210，開口230中的第二部分244可接觸第一線路層210。換而言之，種子層240可接觸第一接墊212而與第一線路層210形成導電路徑。
在一些實施方式中，形成種子層240的沉積製程可以是濺鍍、無電電鍍、其他合適的沉積技術或上述組合。舉例而言，可藉由無電電鍍形成厚度介於0.5微米至1微米間的種子層240，以使後續的金屬材料(例如第2G圖所示的第二線路層270)能經由電鍍而均勻形成在第一線路層210上方。在一些實施方式中，種子層240可包括適合的金屬材料，例如銅金屬或銅合金。種子層240可具有與第一線路層210相同或相似的金屬材料，以促使種子層240與第一線路層210之間的阻抗匹配(impedance matching)。
當開口230是利用雷射鑽孔製程而形成時，在沉積種子層240之前可執行除膠渣(desmear)製程，用以移除形成開口230時殘留的膠渣，從而提升種子層240和第一線路層210之間的電性連接品質，避免種子層240和第一線路層210之間非預期的絕緣性。
參考第1圖與第2D圖，方法100前進至步驟108，在種子層240上形成暴露部分的種子層240的遮罩層250。具體而言，在種子層240上形成光阻材料，使得光阻材料覆蓋種子層240。接著，根據光阻材料類型(例如正型光阻或負型光阻)執行曝光製程，並且利用顯影製程移除經曝光或未經曝光的光阻材料，從而形成具有開口255的遮罩層250。
遮罩層250暴露部分的種子層240，使得開口255具有對應於後續形成的線路層的圖案。舉例而言，開口255可暴露介電層220上的部分的第一部分242，從而在後續製程中可定義線路層的走線圖案。遮罩層250也可以暴露開口230中的第二部分244，從而在後續製程中可定義線路層的盲孔圖案。由於遮罩層250包括光阻材料，因此可以使用精密微影設備曝光光阻材料而形成遮罩層250，使得遮罩層250具有精細的圖案，以利於在後續製程中製作細線寬的線路。舉例而言，在開口255對應於線路層的走線圖案的示例中，開口255的寬度可介於8微米至10微米間，但本公開並不以此為限。
參考第1圖與第2E圖，方法100前進至步驟110，使用金屬整平劑處理種子層240，以使種子層240的頂表面形成整平部分260，其中金屬整平劑處理種子層240的方式例如是微蝕刻。具體而言，從第2D圖中所示的結構上方施加金屬整平劑，使得遮罩層250所暴露的部分的種子層240經受金屬整平劑的處理。金屬整平劑可降低種子層240的頂表面的粗糙度，其算術平均粗糙度(Ra)可介於30奈米至35奈米之間，使得經處理的種子層240的頂表面形成整平部分260，而與未經處理的其餘種子層240的頂表面有所區分。此外，在第2E圖和後續圖式中，整平部分260是以黑色粗線表示。
為了更具體描述金屬整平劑的功能，第3A圖依據本公開的一些實施方式繪示金屬整平劑處理前的種子層的示意截面圖，第3B圖則繪示經過金屬整平劑處理後的種子層的示意截面圖。如第3A圖所示，未經處理的種子層具有較大的表面粗糙度，因此形成具有明顯起伏的種子層表面300。若在這樣的種子層表面300上沉積金屬材料，金屬材料可沿著第3A圖中多個箭號305所示的生長方向朝外生長。由於這些箭號305的方向很多都不一致，以至於沉積的金屬材料會沿著許多不同的方向而成長，從而產生大量的晶界。
相對地，若能先將種子層表面300調整成虛線310所示的平整表面，將可以促使金屬材料的生長方向一致，從而形成低晶界數量的金屬沉積層。第3B圖示出第3A圖的種子層表面300以虛線310為處理目標，並且經由金屬整平劑處理後的示意截面圖。如第3A圖與第3B圖所示，種子層表面300受到金屬整平劑的微蝕刻作用，使得種子層表面300最外層的材料部分經過平坦化而形成種子層表面400(相當於第3A圖中的虛線310)。相比於種子層表面300，種子層表面400近乎平整的表面能使沉積的金屬材料沿著方向較一致的箭號405而生長。換而言之，在這樣的種子層表面400上沉積金屬材料，金屬材料可沿著箭號405所示的方向生長，進而形成低晶界數量的金屬沉積層。
第2F圖依據本公開的一些實施方式繪示第2E圖中的電路板的局部放大圖。如第2F圖所示，遮罩層250的開口255暴露部分的第一部分242，以使在遮罩層250為遮罩的條件下，金屬整平劑處理(例如微蝕刻)暴露的部分第一部分242。如此，暴露的第一部分242的頂表面會具有整平部分260的第一部分262。相似而言，遮罩層250暴露種子層240的第二部分244，使得開口230中的第二部分244的頂表面具有整平部分260的第二部分264。整平部分260的第一部分262與第二部分264經過金屬整平劑處理而具有低表面粗糙度。相對地，位於遮罩層250正下方的種子層240未經金屬整平劑處理而維持原本的高表面粗糙度。
在一些實施方式中，種子層240的整平部分260可具有適當的厚度，從而具有一致的金屬材料生長方向。具體而言，整平部分260可具有至少一個金屬原子厚度，使得種子層240的最表層原子形成整平部分260。例如，整平部分260的平均厚度可介於1埃(angstrom)至2埃間。若整平部分260的厚度小於1埃，整平部分260可能太薄而難以維持均勻的厚度。在一些實施方式中，整平部分260僅分布於種子層240的表層而不會接觸第一線路層210或介電層220。
在一些實施方式中，金屬整平劑可包括適當的材料，以達到對種子層240的微蝕刻作用。舉例而言，在種子層240包括銅金屬材料或銅合金材料的實施方式中，處理種子層240的金屬整平劑可選自過氧化氫、有機酸、無機酸、類似者及上述組合。在種子層240包括其他金屬材料的實施方式中，金屬整平劑可包括針對種子層240進行蝕刻的其他適合溶液。
參考第1圖與第2G圖，方法100前進至步驟112，在種子層240的整平部分260上形成第二線路層270。具體而言，藉由沉積製程在整平部分260上形成第二線路層270的金屬材料，例如蒸鍍、濺鍍、電鍍、其他合適的沉積技術或上述組合。由於第二線路層270直接形成在整平部分260上，第二線路層270的底表面可接觸整平部分260的頂表面。
如第2E圖和第2G圖所示，第二線路層270的金屬材料不僅形成在開口230中，也形成在遮罩層250的開口255之中。因此，金屬材料可根據開口230與遮罩層250的圖案形成第二線路層270的導電部分(例如走線與接墊)。具體而言，第二線路層270的金屬材料在開口230中形成對應於第一接墊212的盲孔272。第二線路層270進一步在盲孔272上與遮罩層250的圖案中形成第二接墊274。第二線路層270的金屬材料在遮罩層250的開口255中形成鄰接第二接墊274的第二走線276。
由於整平部分260的表面粗糙度下降，並提升金屬材料生長方向的一致性，因此在形成第二線路層270時，金屬原子會沿著整平部分260提供的平坦表面進行規則排列，從而形成具有低晶界數量的第二線路層270。換而言之，與在未經金屬整平劑處理的種子層上形成的線路層相比，第二線路層270會具有低晶界密度。
在本文中，晶界密度的測量是藉由電子顯微鏡拍攝線路層的截面圖，並根據截面圖中的線路層內每10微米長度下的晶界數量來定義晶界密度。若以這種方式測量線路層的晶界密度，即使線路層具有低晶界數量，也可以獲得高精準度的晶界密度結果。
為了更具體描述晶界密度的差異，第4A圖至第4C圖依據本公開的一些實施方式展示第二線路層的電子顯微鏡截面圖。第4A圖展示在未經金屬整平劑處理的種子層上形成第二線路層，其中圖式中的箭號指出部分的晶界位置。如第4A圖所示，若未經金屬整平劑處理種子層，第二線路層的晶界密度會介於約每10微米長度10至15個晶界間。第4B圖和第4C圖展示在經金屬整平劑處理的種子層上形成第二線路層，其中圖式中的箭號指出部分的晶界位置。如第4B圖與第4C圖所示，若經金屬整平劑處理種子層，第二線路層的晶界密度可降至約每10微米長度1至2個晶界間。
參考回第2G圖，第二線路層270形成在整平部分260上，使得第二線路層270會具有低晶界密度。進一步而言，歸因於整平部分260與未經處理的種子層240之間的不同，第二線路層270的晶界密度會小於未經處理的種子層240(亦即，接觸第一線路層210的部分的種子層240)的晶界密度。由於第二線路層270與未經處理的種子層240具有不同的晶界密度，因此即使第二線路層270與種子層240可由相同材料(例如銅)所形成，兩者之間也會具有不同的材料特性，此細節將在下文中進一步描述。
在一些實施方式中，第二線路層270可包括適合的金屬材料，例如銅金屬或銅合金。第二線路層270可具有與種子層240相同或相似的金屬材料，以促使第二線路層270與種子層240之間的阻抗匹配。值得說明的是，由於整平部分260上相對一致的金屬材料生長方向，且後續形成的第二線路層270沿著上述方向生長，使得整平部分260與第二線路層270具有相似的原子排列方式。因此，在整平部分260與第二線路層270包括相同金屬材料的實施方式中，整平部分260與第二線路層270之間具有不明顯的界面。
在一些實施方式中，在形成第二線路層270之後，第二線路層270的頂表面可低於遮罩層250的頂表面，從而藉由遮罩層250定義第二線路層270的圖案。在其他實施方式中，第二線路層270的金屬材料頂表面可以先高於遮罩層250，並且在金屬材料上進行平坦化製程，從而形成第二線路層270的頂表面與遮罩層250的頂表面共平面。
參考第1圖與第2H圖，方法100前進至步驟114，移除遮罩層250。具體而言，可以使用例如光阻去除劑(stripper)針對遮罩層250進行移除製程，使得第二線路層270與種子層240保留在第一線路層210與介電層220上方。在移除遮罩層250之後，原先遮罩層250覆蓋在種子層240的位置會形成第二線路層270之中的開口280，從而暴露未經金屬整平劑處理的種子層240。
參考第1圖與第2I圖，方法100前進至步驟116，移除第二線路層270所暴露的部分的種子層240。具體而言，第二線路層270之中的開口280暴露部分的種子層240，可以使用對金屬材料具有選擇性的蝕刻製程來移除開口280所暴露的種子層240。由於蝕刻製程對金屬材料具有選擇性，蝕刻製程可停止於介電層220的上表面，使得開口280延伸至介電層220的上表面上。
此外，蝕刻製程所使用的蝕刻劑對種子層240比對第二線路層270具有蝕刻選擇性，其中上述蝕刻劑對種子層240的蝕刻速率(etching rate)大於蝕刻劑對第二線路層270的蝕刻速率。詳細而言，未經處理的種子層240具有高晶界密度，從而提供蝕刻劑更多的咬蝕路徑，以至於蝕刻劑能沿著晶界蝕刻未經處理的種子層240。相對地，生長於整平部分260上的第二線路層270具有低晶界密度，因此蝕刻劑不容易蝕刻第二線路層270。所以，當蝕刻劑施加於第二線路層270與種子層240上時，蝕刻劑可以在不顯著蝕刻第二線路層270的情況下移除未被第二線路層270覆蓋的種子層240。
舉例而言，若第二線路層270未形成在整平部分260上而具有高晶界密度，當厚度約1.5微米的種子層240經移除後，第二線路層270也會受到約7微米的側蝕刻損失(etching bias)。相對地，由於第2I圖中的第二線路層270具有低晶界密度，當厚度約1.5微米的種子層240經移除後，第二線路層270的側蝕刻損失可以降低至介於0微米至1微米間，即蝕刻劑基本上不會蝕刻第二線路層270。
綜上所述，由於第二線路層270與種子層240具有不同的晶界密度，使得第二線路層270可以在移除種子層240的蝕刻製程中保持線路寬度。換而言之，在第2G圖所示的步驟中形成第二線路層270時，不需要預留在種子層240移除製程中可能被蝕刻的線寬(或稱為補償線寬)。因此，可以在第二線路層270中形成細線寬的第二走線276，並可以降低第二走線276之間所需的間距，進而提高第二線路層270的線路密度。在一些實施方式中，種子層240移除製程之前的第二線路層270的走線寬度可介於8微米至10微米間，而經過種子層240移除製程的第二線路層270可具有介於7微米至9微米間的走線寬度。
如第2I圖所示，經由方法100可形成具有低晶界密度的線路層的電路板200。電路板200包括第一線路層210、位於第一線路層210上的介電層220、位於介電層220上的種子層240及位於種子層240上的第二線路層270。種子層240接觸第一接墊212與盲孔272，從而形成第一線路層210與第二線路層270之間的導電路徑。
種子層240的頂表面包括整平部分260，使得形成在整平部分260上的第二線路層270的晶界密度小於種子層240本身的晶界密度，例如第二線路層270可具有介於每10微米長度1至2個晶界間的晶界密度。第二線路層270與種子層240之間的晶界密度造成蝕刻劑對兩者的不同蝕刻速率，因此可以在未使用遮罩的情況下選擇性移除種子層240，而不會顯著影響第二線路層270的線寬。
根據本公開上述實施方式，經由本公開的方法所形成的電路板包括種子層與種子層上的線路層。種子層的部分頂表面經過金屬整平劑的處理，使得種子層包括低表面粗糙度的整平部分。由於種子層上的線路層形成於整平部分上，線路層可具有低於種子層自身的晶界密度，使得移除種子層的蝕刻劑對種子層與線路層具有不同的蝕刻速率。因此，線路層在經過種子層移除製程後可保有原始線寬，進而可提供線路層中的細線寬走線與提升線路層中的線路密度。這樣的線路層可以提供例如增加電路板的輸入/輸出(Input/Output，I/O)數密度、提升電路板的高頻高速特性等優勢，從而改善電路板的表現。
前面概述一些實施例的特徵，使得本領域技術人員可更好地理解本公開的觀點。本領域技術人員應該理解，他們可以容易地使用本公開作為設計或修改其他製程和結構的基礎，以實現相同的目的和/或實現與本文介紹之實施例相同的優點。本領域技術人員還應該理解，這樣的等同構造不脫離本公開的精神和範圍，並且在不脫離本公開的精神和範圍的情況下，可以進行各種改變、替換和變更。
100:方法 102,104,106,108,110,112,114,116:步驟 200:電路板 205:基板 210:第一線路層 212:第一接墊 214:第一走線 220:介電層 230:開口 240:種子層 242:第一部分 244:第二部分 250:遮罩層 255:開口 260:整平部分 262:第一部分 264:第二部分 270:第二線路層 272:盲孔 274:第二接墊 276:第二走線 280:開口 300:種子層表面 305:箭號 310:虛線 400:種子層表面 405:箭號
當結合附圖閱讀時，從以下詳細描述中可以最好地理解本公開的各方面。應注意，根據工業中的標準方法，各種特徵未按比例繪製。實際上，為了清楚地討論，可任意增加或減少各種特徵的尺寸。 第1圖依據本公開的一些實施方式繪示形成電路板的方法流程圖。 第2A圖至第2E圖、第2G圖至第2I圖依據本公開的一些實施方式繪示電路板在製造製程各個中間階段的截面圖。 第2F圖依據本公開的一些實施方式繪示第2E圖中的電路板的局部放大圖。 第3A圖至第3B圖依據本公開的一些實施方式繪示經過金屬整平劑處理前後的種子層的示意截面圖。 第4A圖至第4C圖依據本公開的一些實施方式展示電路板的線路層的電子顯微鏡截面圖。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
200:電路板
205:基板
210:第一線路層
212:第一接墊
220:介電層
240:種子層
260:整平部分
270:第二線路層
272:盲孔
274:第二接墊
276:第二走線
280:開口

Claims (10)

  1. 一種電路板，包括： 一第一線路層； 一介電層，位於該第一線路層上； 一種子層，位於該介電層上且接觸該第一線路層，其中該種子層的一頂表面包括一整平部分；及 一第二線路層，位於該種子層的該整平部分上，其中該第二線路層的一晶界密度小於接觸該第一線路層的部分的該種子層的一晶界密度。
  2. 如請求項1所述之電路板，其中該第二線路層的該晶界密度介於每10微米長度1至2個晶界間。
  3. 如請求項1所述之電路板，其中該種子層的該整平部分的厚度介於1埃至2埃間。
  4. 如請求項1所述之電路板，其中該第二線路層的一走線寬度介於7微米至9微米間。
  5. 如請求項1所述之電路板，其中該種子層和該第二線路層包括相同的一金屬材料。
  6. 一種形成電路板的方法，包括： 提供一基板、該基板上的一第一線路層和覆蓋該第一線路層的一介電層； 在該介電層中形成暴露部分的該第一線路層的一開口； 在該介電層上和該開口中形成一種子層，其中該種子層接觸該第一線路層； 使用一金屬整平劑處理該種子層，以使該種子層的一頂表面形成一整平部分； 在該種子層的該整平部分上形成一第二線路層，其中該第二線路層的一晶界密度介於每10微米長度1至2個晶界間；及 移除該第二線路層所暴露的部分的該種子層。
  7. 如請求項6所述之方法，其中該金屬整平劑選自於過氧化氫、有機酸以及無機酸所組成的族群。
  8. 如請求項6所述之方法，進一步包括： 在使用該金屬整平劑之前，在該種子層上形成一遮罩層，其中該遮罩層包括暴露部分的該種子層的一開口；及 在形成該第二線路層之後，移除該遮罩層。
  9. 如請求項8所述之方法，其中該金屬整平劑蝕刻該遮罩層所暴露的部分的該種子層的該頂表面。
  10. 如請求項6所述之方法，其中移除該第二線路層所暴露的部分的該種子層包括使用一蝕刻劑蝕刻該種子層，該蝕刻劑對該種子層的一蝕刻速率大於該蝕刻劑對該第二線路層的一蝕刻速率。
TW111138447A 2022-10-11 2022-10-11 具有低晶界密度的電路板和其形成方法 TWI810087B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW111138447A TWI810087B (zh) 2022-10-11 2022-10-11 具有低晶界密度的電路板和其形成方法
US18/065,606 US20240121896A1 (en) 2022-10-11 2022-12-13 Circuit board with low grain boundary density and forming method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW111138447A TWI810087B (zh) 2022-10-11 2022-10-11 具有低晶界密度的電路板和其形成方法

Publications (2)

Publication Number Publication Date
TWI810087B true TWI810087B (zh) 2023-07-21
TW202416773A TW202416773A (zh) 2024-04-16

Family

ID=88149603

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111138447A TWI810087B (zh) 2022-10-11 2022-10-11 具有低晶界密度的電路板和其形成方法

Country Status (2)

Country Link
US (1) US20240121896A1 (zh)
TW (1) TWI810087B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201417647A (zh) * 2012-10-16 2014-05-01 Univ Nat Chiao Tung 具有雙晶銅線路層之電路板及其製作方法
TW201925541A (zh) * 2017-12-08 2019-07-01 南亞塑膠工業股份有限公司 應用於信號傳輸的銅箔以及線路板組件的製造方法
CN111463185A (zh) * 2019-01-18 2020-07-28 元智大学 纳米双晶结构
TW202147687A (zh) * 2020-05-01 2021-12-16 日商大日本印刷股份有限公司 配線基板及配線基板之製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201417647A (zh) * 2012-10-16 2014-05-01 Univ Nat Chiao Tung 具有雙晶銅線路層之電路板及其製作方法
TW201925541A (zh) * 2017-12-08 2019-07-01 南亞塑膠工業股份有限公司 應用於信號傳輸的銅箔以及線路板組件的製造方法
CN111463185A (zh) * 2019-01-18 2020-07-28 元智大学 纳米双晶结构
TW202147687A (zh) * 2020-05-01 2021-12-16 日商大日本印刷股份有限公司 配線基板及配線基板之製造方法

Also Published As

Publication number Publication date
US20240121896A1 (en) 2024-04-11

Similar Documents

Publication Publication Date Title
CN101378033B (zh) 形成薄膜金属导线的方法
TWI693872B (zh) 電路板製造方法
US6020261A (en) Process for forming high aspect ratio circuit features
CN104582321A (zh) 印刷电路板及其制备方法
TWI810087B (zh) 具有低晶界密度的電路板和其形成方法
JP6217465B2 (ja) 配線構造の作製方法、配線構造、及びこれを用いた電子機器
TW202416773A (zh) 具有低晶界密度的電路板和其形成方法
CN117915558A (zh) 具有低晶界密度的电路板和其形成方法
KR100642741B1 (ko) 양면 배선기판의 제조방법
KR20090121662A (ko) 박막 금속 전도선의 형성 방법
KR100591236B1 (ko) 상호 접속 도전 경로에 대한 선택적 성능 향상
TWI418275B (zh) 電路板線路導電結構之製造方法
KR100576652B1 (ko) 양면 배선기판의 제조방법
JP3651027B2 (ja) 多層配線基板の製造方法
KR102535762B1 (ko) 다층 기판 표면 처리층 구조 및 그 제조 방법
TWI394246B (zh) 封裝基板及其製法
KR100281130B1 (ko) 반도체 소자의 배선 형성방법
JPH118249A (ja) 配線の製法
KR20100054568A (ko) 인쇄회로기판 제조방법
TWI411072B (zh) 晶片級封裝基板及其製法
TWI621379B (zh) 電路板及其製造方法
KR20240021133A (ko) Pcb 기판 배선의 표면 거칠기 개선 방법
KR100763759B1 (ko) 반도체 소자의 전력금속선 연결 방법
JP2024065552A (ja) Ｆｃ‐ｂｇａ基板の製造方法
JP2023183338A (ja) 導電パターン形成方法