CN101378033B - 形成薄膜金属导线的方法 - Google Patents

形成薄膜金属导线的方法 Download PDF

Info

Publication number
CN101378033B
CN101378033B CN2007101610048A CN200710161004A CN101378033B CN 101378033 B CN101378033 B CN 101378033B CN 2007101610048 A CN2007101610048 A CN 2007101610048A CN 200710161004 A CN200710161004 A CN 200710161004A CN 101378033 B CN101378033 B CN 101378033B
Authority
CN
China
Prior art keywords
metal conductive
magnetic field
substrate
layer
line pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007101610048A
Other languages
English (en)
Other versions
CN101378033A (zh
Inventor
金尚喜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Top Engineering Co Ltd
Original Assignee
Top Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Top Engineering Co Ltd filed Critical Top Engineering Co Ltd
Publication of CN101378033A publication Critical patent/CN101378033A/zh
Application granted granted Critical
Publication of CN101378033B publication Critical patent/CN101378033B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/062—Etching masks consisting of metals or alloys or metallic inorganic compounds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/007—Electroplating using magnetic fields, e.g. magnets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0597—Resist applied over the edges or sides of conductors, e.g. for protection during etching or plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/104—Using magnetic force, e.g. to align particles or for a temporary connection during processing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Mechanical Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Liquid Crystal (AREA)

Abstract

提供了形成薄膜金属导线的方法，所述方法包括以下步骤：在衬底上形成种金属层；在种金属层上形成第一光刻胶(PR)层，和使用第一PR层作为掩模形成金属导线图案；除去第一PR层，然后形成与金属导线图案间隔预定距离的第二PR层；通过电镀形成包围金属导线图案的保护膜；和进行蚀刻以除去第二PR层和种金属层的暴露部分。

Description

形成薄膜金属导线的方法
相关申请的交叉引用
本申请要求2007年8月31日提交的韩国专利申请2007-0088543的优先权，其公开内容通过引入全部并入本文。
技术领域
本发明涉及薄膜金属导线(以下称为金属导线)及其形成方法，更具体地涉及金属导线及其形成方法，当形成用于高集成、高频、高精度导线衬底中的超精确导线时其有效地防止底切效应(undercut effect)，从而形成高集成、高频、高精度金属导线。
背景技术
最近，随着移动通信技术的开发，在移动通信技术领域中日益增加对尺寸减小的、复合的、模块化的、和高频电子元件的需要。为满足这种需要，应该进一步提高金属导线(配线)的精度。
图1A～1D是显示形成金属导线的常规方法的图。通过以下方法形成金属导线。首先，通过在包含超过99.5％氧化铝的陶瓷衬底上溅射来顺序形成由Ti、Pt、和Al组成的种金属层(seed metal layer)。种金属层的厚度分别设定为约3000、200和3000
Figure 2007101610048_0
。然而，厚度可基于应用领域而不同。然后，在具有种金属层的衬底上涂敷光刻胶以形成光刻胶(PR)层，通过使用光刻方法以金属导线图案的形式部分除去PR层(图1A)。
然后，在通过部分除去PR层而暴露的种金属层上，镀敷主金属层以形成金属导线图案。通过具有极好的膜形成速度的电镀方法由Al形成主金属层(图1B)。然后，使用剥离设备和化学品除去PR层(图1C)。此外，通过湿蚀刻法蚀刻在衬底上暴露的种金属层(图1D)。
在这种方法中，可发现通过湿蚀刻法蚀刻在衬底上暴露的种金属层时，在蚀刻金属导线图案时发生底切效应，如图1D所示。因此，难以形成精确的导线图案。此外，当不充分地进行种蚀刻时，由于残留在种金属层上的残余物而导致产生短路缺陷。随着电路距离减小这种问题变得突出。尤其是，在衬底是用于要求高精度阻抗布线性能的探针卡的衬底或用作移动通信元件的多层布线衬底时，其输出特性受到致命的影响，这使得难以实现需要高集成度和高精度的多层布线衬底。
同时，为防止半导体制造过程中的底切效应，提出了一种方法，其中通过电镀或化学镀在导线图案的外表面上进行镀敷。然而，在实现用于要求高集成度和高精度的探针卡的衬底的镀敷情况下，当在细微线宽的填隙(gap filling)上未实现自底而上的填充时，在图案中形成接缝或空隙。由于短路的金属导线或残留在空隙中的电解质的影响，这种接缝或空隙可破坏元件。因此，在形成用于高集成和高精度衬底的金属导线时，需要通过更大改进的镀敷法形成保护膜。
同时，铝通常用作金属导线材料。这是因为铝具有极好的电导率，并易于处理和具有相对低的价格。然而，铝形成的导线实现高集成和高性能高速元件中所需的导线电阻方面有局限性。因此，需要具有低电阻和极好的电迁移(EM)性能的铜代替铝用作金属导线的材料。
发明内容
本发明的目的是提供薄膜金属导线及其形成方法，其中，在形成薄膜导线时，形成PR层以与形成在高集成和高精度衬底上的金属导线图案间隔预定距离，通过使用磁场的电镀方法在高集成和高精度金属导线图案上形成保护膜，使得在蚀刻期间防止底切效应。
根据本发明的一个方面，形成薄膜金属导线的方法包括以下步骤：在衬底上形成种金属层；在种金属层上形成第一光刻胶(PR)层，和使用第一PR层作为掩模形成金属导线图案；除去第一PR层，然后形成与金属导线图案间隔预定距离的第二PR层；通过电镀形成包围金属导线图案的保护膜；和进行蚀刻以除去第二PR层和种金属层的暴露部分。
在进行电镀时，可以通过磁场发生器施加磁场以进行镀敷。
磁场的强度可为400～1000高斯(Gauss)。
金属导线可以为铜导线。
衬底可以为用于探针卡的衬底或用作移动通信元件的多层布线衬底。
磁场发生器可以配置有永磁体或电磁体。
每个永磁体和电磁体可以由几个层构成。
可以通过湿蚀刻来实施蚀刻。
预定距离可以为0.1-2μm。
根据本发明的另一个方面，提供通过根据上述方面的方法形成的薄膜金属导线。
金属可包括铜。
薄膜金属导线可以为用于探针卡衬底的配线(wiring line)或用作移动通信元件的多层配线。
附图说明
由以下结合附图的详细说明，本发明的上述及其他目的、特征及优点将更明显，其中：
图1A～1D是显示形成金属导线的常规方法的图；
图2A～2J是显示根据本发明形成薄膜金属导线的方法的图；
图3显示根据本发明的磁场强度和镀膜的沉积速率之间的相关性；和
图4A～4D显示根据本发明的磁场强度阶梯覆盖之间的相关性。
具体实施方式
以下，将参考附图描述根据本发明示例性实施方案的形成薄膜金属导线的方法。
图2A～2J是显示根据本发明的一种形成薄膜金属导线的方法的图。如下实施根据本发明形成薄膜金属导线的方法。
首先，如图2A所示，通过化学镀方法、化学气相沉积(CVD)方法、或物理气相沉积(PVD)方法在衬底上顺序形成Ti、Pt和Cu层，从而形成种金属层(图2A)。
在种金属层上涂敷光敏PR膜。然后，通过曝光和显影工艺形成第一PR层(图2B)。使用第一PR层作为掩模，通过电镀方法形成金属导线图案(图2C)。
在形成金属导线图案之后，除去第一PR层(图2D)。然后，在其上形成有金属导线图案的衬底上涂敷第二PR层。在这种情况下，通过曝光和显影工艺形成第二PR层，使得与金属导线图案间隔预定距离(例如0.1-2μm)(图2E)。
为了在金属导线图案周围形成保护膜，进行电镀。在进行电镀时，通过磁场发生器施加磁场(图2F)。磁场的施加可以使用永磁体或电磁体来进行。为了在镀敷浴中任意的磁场分布，可以以多种方式设置磁场发生器。例如，多个电磁体层可以围绕镀敷浴设置，使得可以通过电磁体调节磁场强度。
同时，对于镀敷法，提供化学镀方法和电镀方法。在电镀方法中，可以实现极好的填隙性能和高速生长，甚至在具有高深宽比的布线结构中。然而，低的EM性能和复杂的化学反应使得难以进行控制。在电镀方法中，化学反应相对简单，易于进行处理，并且EM性能极好。然而，填隙性能低。
在本发明中，通过电镀形成保护膜时，施加磁场以改善填隙性能和生长速度。然后，可以在细微金属导线图案上形成高质量保护膜(图2H)。在电镀期间在垂直于电流方向的方向上由磁场发生器(电磁体或永磁体)施加磁场时，通过洛伦兹力活化镀敷离子的移动性。然后，在细微图案中可以实现极好的阶梯覆盖和填隙性能，并且可以实现均匀的镀敷。
在通过上述方法在高精度金属导线图案上形成保护膜之后，除去第二PR层(图2I)，并且通过蚀刻除去衬底上暴露的种层。然后，由于均匀镀敷的保护膜，未发生金属导线图案的底切(图2J)。
图3显示根据本发明的磁场强度和镀膜的沉积速率(生长速度)之间的相关性。如图3所示，可以发现随着磁场强度增加，生长增速增加。然而，强度超过400高斯的时候，生长速度降低。
图4A～4D显示磁场强度和深宽比5∶1的1μm图案中阶梯覆盖之间的相关性。如图4A～4D所示，可以发现磁场强度为0高斯(图4A)～200高斯(图4B)时，由于不良的镀敷而导致图案的边缘厚度增加，以及不可靠地镀敷沟槽的低部，从而形成空隙。然而，磁场的强度为400高斯(图4C)～600高斯(图4D)时，阶梯覆盖变得极好，并且不形成空隙。
因此，考虑到镀膜的沉积速率和填隙特征，在电镀期间施加超过400高斯或优选400-1000高斯的磁场时，可形成金属导线图案的保护膜，其具有极好的沉积速率和填隙性能。在这种情况下，尽管与施加400-1000高斯的磁场相比可能没有差异，但是可以施加超过1000高斯的磁场。
根据本发明，在制造形成高密度电路的高密度衬底例如探针卡衬底或用作移动通信元件的多层布线衬底时，形成PR层以与金属导线间隔预定距离，从而在金属导线图案周围形成保护膜。然后，通过电镀方法在间隔中形成包围金属导线图案的保护膜。在进行电镀时，在金属导线图案周围形成增加电镀速度并具有极好的填隙性能的保护膜，这使得能防止底切效应。
虽然已经参考本发明的某些示例性实施方案显示并描述了本发明，但是应理解，不背离如所附权利要求所限定的本发明的精神和范围，本领域技术人员可以在形式上和细节上进行不同的变化。

Claims (8)

1.一种形成薄膜金属导线的方法，所述方法包括以下步骤：
在衬底上形成种金属层；
在所述种金属层上形成第一光刻胶层，和使用所述第一光刻胶层作为掩模形成金属导线图案；
除去所述第一光刻胶层，然后形成与所述金属导线图案间隔预定距离的第二光刻胶层；
通过电镀形成包围所述金属导线图案的保护膜；和
进行蚀刻以除去所述种金属层的暴露部分和所述第二光刻胶层，
其中，当进行所述电镀时，通过磁场发生器施加磁场以进行所述电镀。
2.权利要求1的方法，其中所述磁场的强度为400～1000高斯。
3.权利要求1～2任一项的方法，其中所述金属导线是铜导线。
4.权利要求3的方法，其中所述衬底是用于探针卡的衬底或用作移动通信元件的多层布线衬底。
5.权利要求2的方法，其中所述磁场发生器配置有永磁体或电磁体。
6.权利要求5的方法，其中所述永磁体和所述电磁体的每一个由几个层构成。
7.权利要求1的方法，其中通过湿蚀刻来实施所述蚀刻。
8.权利要求1的方法，其中所述预定距离是0.1-2μm。
CN2007101610048A 2007-08-31 2007-12-19 形成薄膜金属导线的方法 Expired - Fee Related CN101378033B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020070088543 2007-08-31
KR1020070088543A KR20090022877A (ko) 2007-08-31 2007-08-31 박막 금속 전도선의 제조 방법
KR10-2007-0088543 2007-08-31

Publications (2)

Publication Number Publication Date
CN101378033A CN101378033A (zh) 2009-03-04
CN101378033B true CN101378033B (zh) 2011-08-10

Family

ID=40407963

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101610048A Expired - Fee Related CN101378033B (zh) 2007-08-31 2007-12-19 形成薄膜金属导线的方法

Country Status (6)

Country Link
US (1) US20090061175A1 (zh)
JP (1) JP2009060072A (zh)
KR (1) KR20090022877A (zh)
CN (1) CN101378033B (zh)
SG (1) SG150421A1 (zh)
TW (1) TWI374503B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010140725A1 (ko) * 2009-06-05 2010-12-09 (주)탑엔지니어링 박막 금속 전도선의 형성 방법
JP5231340B2 (ja) * 2009-06-11 2013-07-10 新光電気工業株式会社 配線基板の製造方法
TW201103384A (en) * 2009-07-03 2011-01-16 Tripod Technology Corp Method of fabricating circuit board with etched thin film resistors
US9797057B2 (en) * 2009-08-24 2017-10-24 Empire Technology Development Llc Magnetic electro-plating
CN102373492A (zh) * 2010-08-13 2012-03-14 北大方正集团有限公司 电路板表面进行选择性电镀的方法和电路板
TWI418275B (zh) * 2011-01-05 2013-12-01 Chunghwa Prec Test Tech Co Ltd 電路板線路導電結構之製造方法
CN102392247B (zh) * 2011-10-26 2013-11-06 首都航天机械公司 一种扩散焊接用零件中间局部区域电镀方法
CN103165569A (zh) * 2011-12-19 2013-06-19 同欣电子工业股份有限公司 一种半导体气密封装结构及其制造方法
CN102759638B (zh) * 2012-07-27 2015-04-15 上海华力微电子有限公司 一种利用原子力纳米探针测试金属层的方法
KR101720300B1 (ko) * 2015-07-21 2017-03-28 주식회사 오킨스전자 접촉성이 개선된 범프를 포함하는 테스트 소켓용 ｍｅｍｓ 필름
DE102017106055B4 (de) * 2017-03-21 2021-04-08 Tdk Corporation Trägersubstrat für stressempflindliches Bauelement und Verfahren zur Herstellung
CN106887390A (zh) * 2017-04-06 2017-06-23 京东方科技集团股份有限公司 一种电极制作方法、薄膜晶体管、阵列基板及显示面板
TWI669994B (zh) * 2017-12-04 2019-08-21 希華晶體科技股份有限公司 Method for manufacturing miniaturized circuit and its products
CN110493969A (zh) * 2019-08-19 2019-11-22 江苏上达电子有限公司 一种防止二次蚀刻导致线路侧蚀的方法
CN111834466A (zh) * 2020-07-22 2020-10-27 Oppo广东移动通信有限公司 薄膜晶体管及其制造方法、阵列基板、显示面板及设备

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0513933A (ja) * 1991-07-02 1993-01-22 Fujitsu Ltd プリント配線板の導体パターン及びその形成方法
JP2680234B2 (ja) * 1992-11-12 1997-11-19 株式会社日立製作所 配線パターン形成方法
JPH0782034B2 (ja) * 1993-05-20 1995-09-06 フレッシュクエストコーポレーション プローブカード
JPH08204312A (ja) * 1995-01-31 1996-08-09 Matsushita Electric Works Ltd チップオンボード基板の製造方法
JPH08330710A (ja) * 1995-06-05 1996-12-13 Nippon Paint Co Ltd プリント配線板電極部の金属めっき加工方法
JP2001023932A (ja) * 1999-07-07 2001-01-26 Nec Corp 半導体素子製造方法及び製造装置
DE10040935C2 (de) * 2000-08-19 2003-05-15 Adelwitz Technologie Zentrum G Verfahren zur galvanischen Beschichtung von Hochtemperatur-Supraleitern mit Cu-Verbindungen
JP3690975B2 (ja) * 2000-10-10 2005-08-31 独立行政法人科学技術振興機構 有機メッキ方法及び有機メッキ製品
JP4560201B2 (ja) * 2000-11-10 2010-10-13 日本エレクトロプレイテイング・エンジニヤース株式会社 カップ式めっき装置
JP4131385B2 (ja) * 2001-10-29 2008-08-13 日立金属株式会社 希土類系永久磁石の製造方法
JP4467341B2 (ja) * 2004-03-18 2010-05-26 京セラ株式会社 多層配線基板の製造方法
KR100645630B1 (ko) * 2005-09-16 2006-11-14 삼성전기주식회사 주기적 방향성을 갖는 자기장을 이용한 인쇄회로기판의전해 도금방법

Also Published As

Publication number Publication date
US20090061175A1 (en) 2009-03-05
TWI374503B (en) 2012-10-11
TW200910460A (en) 2009-03-01
KR20090022877A (ko) 2009-03-04
JP2009060072A (ja) 2009-03-19
SG150421A1 (en) 2009-03-30
CN101378033A (zh) 2009-03-04

Similar Documents

Publication Publication Date Title
CN101378033B (zh) 形成薄膜金属导线的方法
CN101066004B (zh) 具有被导电材料填充的通孔的基板的制造方法
CN1110080C (zh) 在集成电路中提供金属线的方法
US4339305A (en) Planar circuit fabrication by plating and liftoff
US6344125B1 (en) Pattern-sensitive electrolytic metal plating
US20120138336A1 (en) Printed circuit board and method of manufacturing the same
US20070167005A1 (en) Selective electroless-plated copper metallization
CN106298626B (zh) 一种用于微带电路的图形电镀方法
US20050186774A1 (en) Method of using micro-contact imprinted features for formation of electrical interconnects for substrates
US20120291275A1 (en) Method of forming metal interconnection line on flexible substrate
CN104576323A (zh) 一种金属图形化结构及方法
US6020261A (en) Process for forming high aspect ratio circuit features
WO2010140725A1 (ko) 박막 금속 전도선의 형성 방법
JP2000252281A (ja) 半導体装置の製造方法及び露光用マスク
US6699396B1 (en) Methods for electroplating large copper interconnects
US7752750B2 (en) Method of forming wiring
TW564494B (en) Growing copper vias or lines within a patterned resist using a copper seed layer
KR20090121662A (ko) 박막 금속 전도선의 형성 방법
CN106575623A (zh) 用于低剖面基板的图案间图案
CN1764349A (zh) 电成型金属化
CN115668481A (zh) 用于形成金属互连层的方法和系统
KR100591236B1 (ko) 상호 접속 도전 경로에 대한 선택적 성능 향상
TWI810087B (zh) 具有低晶界密度的電路板和其形成方法
JP7423640B2 (ja) 高度なパッケージング用途のための微細な再配線形成の方法
KR100941805B1 (ko) 반도체 소자의 오버레이 마크 형성방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110810

Termination date: 20201219

CF01 Termination of patent right due to non-payment of annual fee