CN103165569A - 一种半导体气密封装结构及其制造方法 - Google Patents

一种半导体气密封装结构及其制造方法 Download PDF

Info

Publication number
CN103165569A
CN103165569A CN2012103896430A CN201210389643A CN103165569A CN 103165569 A CN103165569 A CN 103165569A CN 2012103896430 A CN2012103896430 A CN 2012103896430A CN 201210389643 A CN201210389643 A CN 201210389643A CN 103165569 A CN103165569 A CN 103165569A
Authority
CN
China
Prior art keywords
conductor layer
substrate
layer
semiconductor package
manufacture method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012103896430A
Other languages
English (en)
Inventor
吕绍萍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tong Hsing Electronic Industries Ltd
Original Assignee
Tong Hsing Electronic Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US13/469,052 external-priority patent/US20130155629A1/en
Application filed by Tong Hsing Electronic Industries Ltd filed Critical Tong Hsing Electronic Industries Ltd
Publication of CN103165569A publication Critical patent/CN103165569A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Electroplating Methods And Accessories (AREA)

Abstract

本发明系揭露一种半导体封装结构及其制造方法，其包含：一基板、一第一导体层、一半导体元件、一第二导体层，以及一上盖。该基板具一第一表面与一第二表面；该第一导体层设置于该基板的该第一表面；该半导体元件电性连接于该第一导体层；该第二导体层设置于该基板第一表面，围绕该导体元件与该第一导体层，且该第二导体层高度高于该第一导体层；该上盖粘着于该第二导体层上端，以密封该半导体元件。

Description

一种半导体气密封装结构及其制造方法
技术领域
本发明有关于一种半导体封装结构及制造方法，特别有关于一种半导体气密封装结构及其制造方法。
背景技术
微电子产业为提升电子系统的速度与效能，不断地将封装元件微小化，以致发展所谓超大型集成电路设计（VLSI,very large scale integrated circuit），并将数个电子元件，如集成电路芯片、被动元件或光纤耦合元件等集成至一个单一封装。针对水晶晶体谐振器(Crystal)或振荡器(Oscillator)等元件，微小化的趋势亦是如此。然而，针对此类元件，陶瓷电路板即为主要采用的封装基板材料，除晶体谐振器与振荡器外，亦可应用于表面声波滤波器、微机电元件或其他感测类元件等，以提供一牢固空气腔室，以及高可靠性与高气密性特性。而以高温共烧陶瓷技艺HTCC所制作的陶瓷基板，即为目前最广泛应用于晶体振荡器的封装材料。
高温共烧陶瓷(HTCC)与低温共烧陶瓷(LTCC)技艺，均以烧结方式将导体与陶瓷生胚一同共烧而成，以提供优异的机械强度与气密性。然而，无论HTCC或LTCC，都会因高温烧结制程而有缩小化和无法精确控制封装尺寸、导体厚度、线宽以及线间距等问题，因此相当难以形成小尺寸封装制作。此外，由于这两种技艺均为烧结前采印刷方式涂布导体，故导体均匀性不佳，且最小线宽和间距（L/S）无法做小（如：4mils），陶瓷基板更易于烧结过程中产生变形，对后续封装加工造成许多难度。
直接电镀铜制程（DPC,Direct Plated Copper）是将陶瓷基板技术是结合薄膜制程(thin film process)和电镀制程(electrolytic plating process)，利用影像转移方式于已烧结的陶瓷基板上，形成金属化线路与导通孔的成熟制程技术，现已成功应用于用高功率、高散热、与高可靠性的产品上。DPC制程开始于溅镀金属种子层于陶瓷基板上，以作为电镀时所需的导电金属层，然后利用影像转移以光阻曝光显影方式定义其线路图案，再以电镀铜（Cu）镀出其铜金属线路，以形成坚固线路结构，最后再以表面处理层(surface finish layer)（镍/金，镍/钯/金，银或镍/银等），以防止铜导体的氧化。然而，因所有DPC制程皆于已烧结的陶瓷基板完成，故不需经过任何高温制程，因此DPC基板不会有任何收缩和翘曲等问题。
DPC基板可提供几个关键属性，如与半导体材质较匹配的热膨胀系数（CTE,Coefficient ofThermal Expansion）、高导热特性、低导体电阻、高温可靠度（>340°），以及其精准的线路制作，相当易于后段的封装制程等。此外，藉由影像转移制程，使陶瓷基板实现良好线宽解析，以允许高密度元件与电路（2mils for min L/S）、以及合理的成本。DPC制程能运用于各类陶瓷或半导体材料，如氮化铝（AlN）、氧化铝（Al2O3）、氧化锆增韧氧化铝（ZTA）、硅（Si）、氮化硅（Si3N4）、氧化铍（BeO）等等。
藉由DPC制程形成的陶瓷电路板可提供非常精细的特性与可控制的铜厚度，厚度范围可以从非常薄（1微米）至非常厚（300μm），以因应各种需求和应用。因此，对于一些特定封装，如：需要空气腔结构的气密性要求，DPC基板也可轻易藉由电解电镀以产生腔室。如，电镀较薄的铜层可作为电路，以作为电性与热内连结，而另一个电镀较厚的铜层围绕较薄的铜层，即可作为铜墙以形成腔室结构。
具有空气腔结构的DPC基板，其腔室大小和石英板厚度可因不同应用而任意改变。此外，精准的线路与导体的一致性将可提高石英谐振器的组装良率；金锡层(AuSn)也可直接电镀于DPC基板的铜墙上，用以密封铁镍钴合金上盖(Kovar lid)。然而，由于陶瓷和电镀金属的均匀性，金锡层并不需要太厚以覆盖原HTCC基板的翘曲，并节省成本。
参照第19图，台湾专利368184，其内容纳入参考，揭示一种气密芯片封装结构。此结构包括一陶瓷基板、一金属框，以及一金属上盖。金属框藉由高温焊接陶瓷基板上。虽然此结构提供良好气密性，但仍存在尺寸无法精准控制与小尺寸封装难以形成的问题。
参照第20图，台湾专利331378，其内容纳入参考，揭示一种微机电(MEMS)气密芯片封装结构。此结构包括一陶瓷基板、一拦坝，以及一金属上盖。拦坝与陶瓷基板经由粘着连接。虽然此结构提供良好气密性，但仍存在尺寸无法精准控制与小尺寸封装难以形成的问题
参照第21图，台湾专利I256709，其内容纳入参考，揭示一种半导体封装。此结构包括一陶瓷基板、一墙，以及一金属上盖。虽然揭示墙设置于陶瓷基板上，此专利前案仍未揭示如何结合墙与陶瓷基板。
基于上述习知前案及专利的缺点，本发明提供非常精确的半导体结构，为解决上述问题。
发明内容
本发明的主要目的在于提供一种半导体封装结构，可非常精确的控制封装结构、线宽与线间距。
为达成上述目的，本发明的一种半导体封装结构及其制造方法包含一基板，该基板具有第一表面、第二表面，以及从该基板的该第一表面贯穿至该第二表面的金属接点；一第一导体层，该第一导体层设置于该基板的该第一表面，且连接该金属接点；一半导体元件，该半导体元件电性连接至该第一导体层于该基板的该第一表面；一第二导体层，该第二导体层设置于该基板的该第一表面，且围绕该第一导体层与该半导体元件，且该第二导体层高度高于该第一导体层；以及，一上盖，该上盖粘接至该第二导体层顶部，以封装该半导体元件。
上述该一种半导体封装结构，其中该基板为陶瓷基板。
上述该一种半导体封装结构，其中该第二导体层高度高于该半导体元件厚度。
上述该一种半导体封装结构，其进一步包含一表面处理层，该表面处理层设置于该第一导体层与该第二导体层表面。
上述该一种半导体封装结构，其进一步于该基板的该第一表面与第二导体层之间包含一第三导体层，该第三导体层围绕该第一导体层。
上述该一种半导体封装结构，其进一步包含一表面处理层，该表面处理层设置于该第一导体层、该第二导体层与该第三导体层表面。
上述该一种半导体封装结构，该表面处理层系电化学沉积(electrochemicaldeposition)方法形成，如：电镀(plating)、化学镀(Electro-less plating)，但不在此限。
上述该一种半导体封装结构，其中该上盖由下列材质所组成：纯金属、金属合金、组合金属或组合金属与陶瓷添加物的金属复合材料。
上述该一种半导体封装结构，其中该半导体元件藉由导线与该第一导体层电性连接，该导线材质为任何导电材料，包括金(Au)、铝(Al)、铜(Cu)、银(Ag)，但不在此限。
上述该一种半导体封装结构，其中该半导体元件藉由接触点与该第一导体层电性连接，该接触点材质包括任何导电材料，包括焊锡(solder)、银胶(silver paste)、金(Au)、铜(Cu)，但不在此限。
上述该一种半导体封装结构，其进一步包含一重新分配层，该重新分配层电镀于该基板的该第二表面，并电性连接该金属接点，且该重新分配层表面电镀该表面处理层。
上述该一种半导体封装结构，其中该表面处理层系防锈作用，以习知方法形成。
上述该一种半导体封装结构，其中该表面处理层其材质选自银、金、镍、钯及其组合所构成的群组。
上述该一种半导体封装结构，其中该表面处理层的结构为习知表面处理技术结构，其中该表面处理层所采用金属层都是具有固定顺序的，如一表面处理层为镍金层，则为在铜表面上先镀镍材质接续再镀上金材质，如一表面处理层为镍钯金层，则就是先镀镍材质再接续镀钯材质以及最后镀上金材质并以金作为最外层的结构。
上述该一种半导体封装结构，其中该基板为陶瓷基板。
上述该一种半导体封装结构，其中该陶瓷基板为多层陶瓷基板。
为达成上述目的，本发明的一种半导体封装结构的制造方法，其步骤包含：a.提供一基板，该基板具第一表面与第二表面，且具有一贯穿该基板第一表面至第二表面的开孔；b.形成金属接点于该开孔；c.电镀第一导体层于该基板的第一表面，且该第一导体层电性连接至该金属接点；d.再电镀第二导体层于该基板的第一表面，且该第二导体层围绕该半导体元件与该第一导体层，并且该第二导体层的高度高于该第一导体层；e.于该基板第一表面，一半导体元件电性连结至该第一导电层；以及，f.于该第二导体层的顶部粘贴一上盖，用以气密封装该半导体元件。
如上述的一种半导体封装结构的制造方法，于步骤(d)与步骤(e)之间，进一步包含一步骤系电镀一表面处理层于该第一导体层与该第二导体层的表面，且该表面处理层其系材质选自银、金、镍、钯及其组合所构成的群组，但不在此限。
如上述的一种半导体封装结构的制造方法，其中该表面处理层由电化学沉积形成。
如上述的一种半导体封装结构的制造方法，其中该上盖选自金属、合金、金属复合材料、塑胶、陶瓷及其组合所构成的群组。
如上述的一种半导体封装结构的制造方法，其中该半导体元件以导线与该第一导体层电性连接。
如上述的一种半导体封装结构的制造方法，其中该半导体元件以覆晶方式与该第一导体层电性连接。
如上述的一种半导体封装结构的制造方法，其中该步骤(c)进一步包含一步骤系电镀一第三导体层于该基板的该第一表面与该第二导体层之间，且该第三导体层围绕该半导体元件与该第一导体层。
如上述的一种半导体封装结构的制造方法，其进一步包含一步骤系电镀一重新分配层于该基板的该第二表面，且电性连接至该金属接点。
如上述的一种半导体封装结构的制造方法，其中该步骤(b)进一步包含一步骤系电镀一重新分配层于该基板的该第二表面，且电性连接至该金属接点。
如上述的一种半导体封装结构的制造方法，其中该步骤(b)与(c)同时发生。
如上述的一种半导体封装结构的制造方法，其中该电镀金属接点、该第一导体层与该重新分配层同时发生。
如上述的一种半导体封装结构的制造方法，其中该电镀金属接点、该第一导体层、该重新分配与该第三导体层同时发生。
附图说明
图1为依据本发明的一种半导体气密封装结构及其制造方法的第一步骤的截面示意图。
图2为依据本发明的一种半导体气密封装结构及其制造方法于图1步骤后的截面示意图。
图3为依据本发明的一种半导体气密封装结构及其制造方法于图2步骤后的截面示意图。
图4为依据本发明的一种半导体气密封装结构及其制造方法于图3步骤后的截面示意图。
图5为依据本发明的一种半导体气密封装结构及其制造方法于图4步骤后的截面示意图。
图6为依据本发明的一种半导体气密封装结构及其制造方法于图5步骤后的截面示意图。
图7为依据本发明的一种半导体气密封装结构及其制造方法于图6步骤后的截面示意图。
图8为依据本发明的一种半导体气密封装结构及其制造方法于图7步骤后的截面示意图。
图9为依据本发明的一种半导体气密封装结构及其制造方法于图8步骤后的截面示意图。
图10为依据本发明的一种半导体气密封装结构及其制造方法于图9步骤后的截面示意图。
图11为依据本发明的一种半导体气密封装结构及其制造方法于图10步骤后的截面示意图。
图12为依据本发明的一种半导体气密封装结构及其制造方法于图11步骤后的截面示意图。
图13为依据本发明的一种半导体气密封装结构及其制造方法于图12步骤后的截面示意图。
图14为依据本发明的一种半导体气密封装结构及其制造方法于图13步骤后的截面示意图。
图15为依据本发明的一种半导体气密封装结构及其制造方法于图14步骤后的截面示意图。
图16为依据本发明的一种半导体气密封装结构及其制造方法于图15步骤后的截面示意图。
图17为依据本发明的一种半导体气密封装结构及其制造方法于图16步骤后的截面示意图。
图18为依据本发明的一种半导体气密封装结构及其制造方法于图17步骤后的截面示意图。
图19-图21为习知封装结构。
主要元件符号说明
11基板
12第一导体层
13狭缝
14第二导体层
15表面处理层
16上盖
17金属接点
18重新分配层
19粘着层
10半导体封装结构
20半导体元件
21接触点
111光阻
112开孔
113光阻
131第三导体层
具体实施方式
为使本领域熟知技艺者能理解并据以实施本发明，以下配合图式及元件符号详细说明之，但不以此为限。
请参阅图9为本发明的一种半导体气密封装结构的第一较佳实施例的截面示意图。一半导体封装结构10包含一基板11，且该基板具有第一表面与第二表面、一第一导体层12、一第二导体层14、第一表面处理层15、一半导体元件20，以及一上盖16。该基板11为陶瓷基板。该第一导体层12与该第二导体层14皆电镀于该基板的第一表面，且该半导体元件20电性连接至该第一导体层12于该基板的第一表面，该第二导体层14围绕该半导体元件20、该第一导体层12。该第一表面处理层15化学镀(electroless plating)于该第一导体层12与该第二导体层14表面，用以保护该第一导体层12与该第二导体层14。该上盖16粘着至该第二导体层14的顶部，以气密封装该半导体元件20。
直接镀铜基板技术具有良好控制铜层厚度的能力，可从非常薄到非常厚。为了精准的线宽设计，如2mils的最小导线的线宽及节距可容易获得，并可填充铜于孔洞内以获得好的电性与热特性。因此，本发明的该第一导体层12与该第二导体层14以直接镀铜技术形成，故比起HTCC、LTCC等烧结成型的陶瓷基板，具有更好的精准、与线宽线距的特性，并可轻易满足小尺寸的封装需求。
如图9，该基板11进一步包含一金属接点17，且该金属接点17从该基板11的该第一表面至该第二表面贯穿该基板，用以电性连接至该第一导体层12。该表面处理层15以化学镀形成于该第一导体层12与该第二传导层14的表面。该上盖16为陶瓷材质。该半导体元件20与该第一导体层12以覆晶方式电性连接。此外，该半导体封装结构10进一步包含一重新分配层18，该重新分配层18电镀于该基板11的第二表面，用以电性连接该金属接点17，并且由该重新分配层18表面化学镀一表面处理层15，以提供保护作用。而该表面处理层15由化学镀镍金组成，则为在该重新分配层18上先镀镍材质接续再镀上金材质以形成该表面处理层15，以保护该第一导体层12、该第二传导层14与该重新分配层18。因此，该半导体元件20可透过该第一导体层12、该金属接点17与该重新分配层18电性传导至周边电路。
图1至图9为本发明的一种半导体气密封装结构及其制造方法。如图1所示，首先，提供一具有第一表面与第二表面的基板11，一开孔112以激光钻孔方式，由该基板11的第一表面延伸至第二表面。为了电镀导体层于该基板11的特别位置上，以光阻111图案化于该基板11的第一表面与第二表面，用以定义该第一导体层12与该重新分配层18(如图2所示位置)。此外，该基板11为陶瓷基板。
图2为依据本发明的一种半导体气密封装结构及其制造方法，接续于图1步骤后的截面示意图。如图示，一金属接点17形成于开孔112，由该基板11的该第一表面延伸至该第二表面。一第一导体层12以DPC方法电镀于该基板11的第一表面，而一重新分配层18则以DPC方法电镀于该基板11的第二表面。此外，该第一导体层12透过该金属接点17与该重新分配层18形成电性连接。
图3为依据本发明的一种半导体气密封装结构及其制造方法接续于图2步骤后的截面示意图。如图示，于该重新分配层18与该第一导体层12形成后，用以剥膜蚀刻移除该光阻111。
图4为依据本发明的一种半导体气密封装结构及其制造方法接续于图3步骤后的截面示意图。如图示，光阻113图案化于该基板11的该第一表面与该第二表面，以及该重新分配层18与该第一导体层12。此外，一围绕该第一导体层12的狭缝13形成于该基板11的该第一表面，系用以定义第二导体层14的位置(如图5所示)。
图5为依据本发明的一种半导体气密封装结构及其制造方法接续于图4步骤后的截面示意图。如图示，一第二导体层14以DPC方法电镀于该基板11的该第一表面上的狭缝中。此外，该第二导体层14的高度高于该第一导体层12。
图6为依据本发明的一种半导体气密封装结构及其制造方法接续于图5步骤后的截面示意图。如图示，于该第二导体层14形成后，用以剥膜蚀刻移除该光阻113。
图7为依据本发明的一种半导体气密封装结构及其制造方法接续于图6步骤后的截面示意图。如图示，一表面处理层15形成于该第一导体层12、该第二导体层14与该重新分配层18的表面，系用以保护该第一导体层12、该第二导体层14与该重新分配层18。而该表面处理层15系以化学镀法，于该第一导体层12、该第二导体层14与该重新分配层18的表面并依序沉积镍层(Ni layer)与金(Au layer)层所构成。
图8为依据本发明的一种半导体气密封装结构及其制造方法接续于图7步骤后的截面示意图。如图示，一粘着层19电镀于该第二导体层14的顶端。而该粘着层19为金属粘着(metal adhesive)层，如AuSn合金，但材料不在此限。
图9为依据本发明的一种半导体气密封装结构及其制造方法接续于图8步骤后的截面示意图。如图示，一半导体元件20与该基板11的该第一表面上的该第一导体层12以及该金属接点17电性连接。该半导体元件20与该第一导体层12以覆晶方式的接触点21电性连接，且该接触点21系导电材质，如焊锡；然后，一上盖16经由该粘着层19粘着至该第二导体层14顶端(如图6所示)。由于该第二导体层14的高度高于该第一导体层12，因此，该半导体元件20被气密封。此外，该上盖16系由陶瓷材质形成。
图18为本发明的一种半导体气密封装结构的截面示意图。该半导体封装结构10包含一基板11，且该基板具有第一表面与第二表面、一第一导体层12、一第二导体层14、一第三导体层131、第一表面处理层15、一半导体元件20，以及一上盖16。该基板11系陶瓷基板。该第一导体层12与该第三导体层131皆电镀于该基板11的第一表面，且该第三导体层131围绕该第一导体层12，该半导体元件20连接该第一导体层12于该基板11的第一表面，系用以电性连接该第一导体层12与该金属接点17。该第二导体层14电镀于该第三导体层131并且围绕该半导体元件20与该第一导体层12。该第一表面处理层15形成于该第一导体层12与该第二导体层14的表面，系用以保护该第一导体层12与该第二导体层14的表面。该上盖16粘着至该第二导体层14的顶部，系用以气密封该半导体元件20。
参阅图18，该基板11进一步包含一金属接点17，且该金属接点17自该基板11的第一表面延伸至第二表面，系用以电性连接至该第一导体层12。该上盖16系以金属形成。该半导体元件20与该第一导体层12以覆晶方式电性连接。此外，该半导体封装结构10进一步包含一重新分配层18电镀于该基板11的第二表面，系用以电性连接该金属接点17，且该重新分配层18电镀该表面处理层15。因此，该半导体元件20透过该第一导体层12、该金属接点17与该重新分配层18电性传导至周边电路。该表面处理层15电镀于该第一导体层12、该第二导体层14与该重新分配层18的表面，系用以保护避免生锈。该表面处理层15由电镀镍钯金形成。
图10至图18为本发明的一种半导体气密封装结构及其制造方法。如图示，提供一具有第一表面与第二表面的基板11，一开孔112以激光钻孔，由该基板11的该第一表面延伸至该第二表面。为了电镀导体层于该基板11的特别位置上，以光阻111图案化于该基板11的该第一表面与该第二表面，用以定义该导体层位置。此外，该基板11为陶瓷基板。
图11为依据本发明的一种半导体气密封装结构及其制造方法，于图10步骤后的截面示意图。如图示，一金属接点17形成于该开孔112，由该基板11的该第一表面延伸至该第二表面。一重新分配层18以DPC方法电镀于该基板11的第二表面，一第一导体层12与一第三导体层131以DPC方法同时电镀于该基板11的该第一表面，此外，该第一导体层12透过该金属接点17与该重新分配层18形成电性连接。
图12为依据本发明的一种半导体气密封装结构及其制造方法于图11步骤后的截面示意图。如图示，光阻113图案化于该基板11的该第一表面与该第二表面，以及该重新分配层18与该第一导体层12。此外，一围绕该第一导体层12的狭缝13形成于该第三导体层131，用以定义第二导体层14的位置。
图13为依据本发明的一种半导体气密封装结构及其制造方法于图12步骤后的截面示意图。如图示，一第二导体层14以DPC方法电镀于该第三导体层131上的该狭缝13中。此外。该第二导体层14的高度高于该第一导体层12。
图14为依据本发明的一种半导体气密封装结构及其制造方法于图13步骤后的截面示意图。如图示，于该第二导体层14形成后，蚀刻移除该光阻113。
图15为依据本发明的一种半导体气密封装结构及其制造方法于图14步骤后的截面示意图。如图示，一表面处理层15形成于该第一导体层12、该第三导体层131、该第二导体层14与该重新分配层18的表面，用以保护该第一导体层12、该第三导体层131该、第二导体层14与该重新分配层18。此外，该表面处理层15系以电镀法，于该第一导体层12、该第三导体层131、第二导体层14与该重新分配层18的表面并依序沉积镍层(Ni layer)、钯层(Pd layer)与金层(Au layer)所构成。
图16为依据本发明的一种半导体气密封装结构及其制造方法于图15步骤后的截面示意图。如图示，一粘着层19电镀于该第二导体层14的顶端。该粘着层19为金属粘着(metal adhesive)，如金锡合金(AuSn alloy)，但不在此限。
图17为依据本发明的一种半导体气密封装结构及其制造方法于图16步骤后的截面示意图。如图示，一半导体元件20连接该基板11的该第一表面上的该第一导体层12，用以电性连接该第一导体层12与该金属接点17。该半导体元件20与该第一导体层12以覆晶方式的接触点21电性连接，且该接触点21为导电材质，如焊锡。
图18为依据本发明的一种半导体气密封装结构及其制造方法于图17步骤后的截面示意图。一上盖16藉由该粘着层19粘着至该第二导体层14顶端(如图16所示)，且该上盖16由金属形成。由于该第二导体层14的高度高于该第一导体层12，因此，该半导体元件20被气密封。此外，该上盖16由金属或陶瓷材质形成。
以上所述仅为本发明的较佳实施例而已，并非用以限定本发明的申请专利范围；凡其他未脱离本发明所揭示的精神下所完成的等效改变或修饰，均应包含在权利要求内。

Claims (26)

1.一种半导体封装结构，至少包含：
一基板，该基板具有第一表面、第二表面，以及金属接点，该金属接点从该基板的该第一表面贯穿该基板至该第二表面；
一第一导体层，该第一导体层设置于该基板的该第一表面，且连接该金属接点；
一半导体元件，该半导体元件电性连接至该第一导体层于该基板的该第一表面；
一第二导体层，该第二导体层设置于该基板的该第一表面，且围绕该第一导体层与该半导体元件，且该第二导体层高度高于该第一导体层；以及
一上盖，该上盖粘接至该第二导体层顶部，以封装该半导体元件。
2.如权利要求1所述的一种半导体封装结构，该基板为陶瓷基板。
3.如权利要求1所述的一种半导体封装结构，进一步包含一第三导体层，该第三导体层设置于该基板的该第一表面与该第二导体层之间，并围绕该第一导体层。
4.如权利要求1所述的一种半导体封装结构，进一步包含一表面处理层，该表面处理层以电镀处理于该第一导体层与该第二导体层的表面。
5.如权利要求3所述的一种半导体封装结构，其进一步包含一表面处理层，其中该表面处理层电镀处理于该第一导体层、该第二导体层与该第三导体层的表面。
6.如权利要求1所述的一种半导体封装结构，其中该上盖材料选自金属、合金、金属复合材料、塑胶、陶瓷及其组合所构成的群组。
7.如权利要求1所述的一种半导体封装结构，其中该半导体元件与该第一导体层系以一导线用以电性连接，且该导线为导电材质。
8.如权利要求1所述的一种半导体封装结构，其中该半导体元件与该第一导体层透过接触点电性连接，且该接触点为导电材质。
9.如权利要求4所述的一种半导体封装结构，再进一步包含一重新分配层，该重新分配层电镀于该基板第二表面，并电性连接该金属接点，其中该重新分配层表面电镀该表面处理层。
10.如权利要求5所述的一种半导体封装结构，进一步包含一重新分配层，该重新分配层电镀于该基板第二表面，并电性连接该金属接点，其中该重新分配层表面电镀该表面处理层。
11.如权利要求4所述的一种半导体封装结构，其中该表面处理层选自银、金、镍、钯及其组合所构成的群组。
12.如权利要求5所述的一种半导体封装结构，其中该表面处理层选自银、金、镍、钯及其组合所构成的群组。
13.如权利要求9所述的一种半导体封装结构，其中该表面处理层选自银、金、镍、钯及其组合所构成的群组。
14.如权利要求10所述的一种半导体封装结构，其中该表面处理层选自银、金、镍、钯及其组合所构成的群组。
15.如权利要求2所述的一种半导体封装结构，其中该陶瓷基板为多层陶瓷基板。
16.一种半导体封装结构的制造方法，其包含：
提供一基板，该基板具第一表面与第二表面，且具有一贯穿该基板第一表面至第二表面的开孔；
形成金属接点于该开孔；
电镀第一导体层于该基板的第一表面，且该第一导体层电性连接至该金属接点；
再电镀第二导体层于该基板的第一表面，且该第二导体层围绕该半导体元件与该第一导体层，并且该第二导体层的高度高于该第一导体层；
于该基板第一表面，一半导体元件电性连结至该第一导电层；以及
于该第二导体层的顶部粘贴一上盖，用以气密封装该半导体元件。
17.如权利要求16所述的一种半导体封装结构的制造方法，其中该基板为陶瓷基板。
18.如权利要求16所述的一种半导体封装结构的制造方法，于步骤(d)与步骤(e)之间，进一步包含以下步骤：
以电镀一表面处理层于该第一导体层与该第二导体层的表面，且该表面处理层选自银、金、镍、钯及其组合所构成的群组。
19.如权利要求18所述的一种半导体封装结构的制造方法，其中该表面处理层系电化学电镀沉积形成。
20.如权利要求16所述的一种半导体封装结构的制造方法，其中该上盖材料选自金属、合金、金属复合材料、塑胶、陶瓷及其组合所构成的群组。
21.如权利要求16所述的一种半导体封装结构的制造方法，其中该半导体元件用以一导线与该第一导体层电性连接。
22.如权利要求16所述的一种半导体封装结构的制造方法，其中该半导体元件以覆晶方式与该第一导体层电性连接。
23.如权利要求16所述的一种半导体封装结构的制造方法，其中该步骤(c)进一步包含以下步骤：
电镀一第三导体层于该基板的该第一表面与该第二导体层之间，且该第三导体层围绕该半导体元件与该第一导体层。
24.如权利要求16所述的一种半导体封装结构的制造方法，其中该步骤(b)进一步包含以下步骤：
电镀一重新分配层于该基板的该第二表面，且电性连接至该金属接点。
25.如权利要求23所述的一种半导体封装结构的制造方法，进一步包含以下步骤：
电镀一重新分配层于该基板的该第二表面，且电性连接至该金属接点。
26.如权利要求16所述的一种半导体封装结构的制造方法，其中该步骤(b)与(c)同时发生。
CN2012103896430A 2011-12-19 2012-10-15 一种半导体气密封装结构及其制造方法 Pending CN103165569A (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US201161577094P 2011-12-19 2011-12-19
US61/577,094 2011-12-19
US13/469,052 2012-05-10
US13/469,052 US20130155629A1 (en) 2011-12-19 2012-05-10 Hermetic Semiconductor Package Structure and Method for Manufacturing the same
TW101130733A TWI480985B (zh) 2011-12-19 2012-08-24 一種半導體氣密封裝結構及其製造方法
TW101130733 2012-08-24

Publications (1)

Publication Number Publication Date
CN103165569A true CN103165569A (zh) 2013-06-19

Family

ID=48588533

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012103896430A Pending CN103165569A (zh) 2011-12-19 2012-10-15 一种半导体气密封装结构及其制造方法

Country Status (1)

Country Link
CN (1) CN103165569A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103632984A (zh) * 2013-12-19 2014-03-12 贵州振华风光半导体有限公司 无引线平面表贴式厚膜混合集成电路的集成方法
CN105514049A (zh) * 2015-12-27 2016-04-20 中国电子科技集团公司第四十三研究所 一种复合基板一体化封装结构及其制备工艺
CN105991104A (zh) * 2015-01-07 2016-10-05 加高电子股份有限公司 石英震荡器环壁结构制造方法及该石英震荡器环壁结构
CN112967937A (zh) * 2021-02-09 2021-06-15 池州昀冢电子科技有限公司 封装结构及其制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05335433A (ja) * 1992-05-27 1993-12-17 Kyocera Corp 半導体素子収納用パッケージ
US5866943A (en) * 1997-06-23 1999-02-02 Lsi Logic Corporation System and method for forming a grid array device package employing electomagnetic shielding
JPH11284474A (ja) * 1998-03-27 1999-10-15 Taiyo Yuden Co Ltd 振動素子用パッケージ及び振動素子を含む装置
CN1607654A (zh) * 2003-10-15 2005-04-20 卡西欧计算机株式会社 半导体器件的制造方法
JP2008186917A (ja) * 2007-01-29 2008-08-14 Kyocera Corp 電子部品収納用パッケージ、電子装置、およびその製造方法
CN101378033A (zh) * 2007-08-31 2009-03-04 塔工程有限公司 形成薄膜金属导线的方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05335433A (ja) * 1992-05-27 1993-12-17 Kyocera Corp 半導体素子収納用パッケージ
US5866943A (en) * 1997-06-23 1999-02-02 Lsi Logic Corporation System and method for forming a grid array device package employing electomagnetic shielding
JPH11284474A (ja) * 1998-03-27 1999-10-15 Taiyo Yuden Co Ltd 振動素子用パッケージ及び振動素子を含む装置
CN1607654A (zh) * 2003-10-15 2005-04-20 卡西欧计算机株式会社 半导体器件的制造方法
JP2008186917A (ja) * 2007-01-29 2008-08-14 Kyocera Corp 電子部品収納用パッケージ、電子装置、およびその製造方法
CN101378033A (zh) * 2007-08-31 2009-03-04 塔工程有限公司 形成薄膜金属导线的方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103632984A (zh) * 2013-12-19 2014-03-12 贵州振华风光半导体有限公司 无引线平面表贴式厚膜混合集成电路的集成方法
CN103632984B (zh) * 2013-12-19 2016-03-23 贵州振华风光半导体有限公司 无引线平面表贴式厚膜混合集成电路的集成方法
CN105991104A (zh) * 2015-01-07 2016-10-05 加高电子股份有限公司 石英震荡器环壁结构制造方法及该石英震荡器环壁结构
CN105514049A (zh) * 2015-12-27 2016-04-20 中国电子科技集团公司第四十三研究所 一种复合基板一体化封装结构及其制备工艺
CN112967937A (zh) * 2021-02-09 2021-06-15 池州昀冢电子科技有限公司 封装结构及其制备方法

Similar Documents

Publication Publication Date Title
TWI480985B (zh) 一種半導體氣密封裝結構及其製造方法
US8017452B2 (en) Method of manufacturing semiconductor device with electrode for external connection and semiconductor device obtained by means of said method
JP5566383B2 (ja) 回路基板の製造方法、及び、これにより製造される回路基板、及び、これに用いられる回路基板用母基板
US8232633B2 (en) Image sensor package with dual substrates and the method of the same
US7351641B2 (en) Structure and method of forming capped chips
CN102625579B (zh) 电子部件内置线路板
JP5744210B2 (ja) 薄膜配線基板およびプローブカード用基板
CN104769710A (zh) 电子元件搭载用封装件、电子装置以及摄像模块
CN103180941A (zh) 布线基板
TW201013889A (en) Electronic component used for wiring and method for manufacturing the same
CN103165569A (zh) 一种半导体气密封装结构及其制造方法
CN106663732A (zh) 倒装芯片led封装
JP2008205265A (ja) 電子部品搭載用基板
JP2008147266A (ja) 半導体装置及びその製造方法
CN114501857A (zh) 一种多层陶瓷电路板制备方法
CN107170715B (zh) 半导体封装结构及其制作方法
JP4828980B2 (ja) 接合部材及びその製造方法ならびに接合構造体及び基体の接続方法
JP4698080B2 (ja) 回路装置の製造方法
JP2016092018A (ja) 配線基板、電子装置および電子モジュール
EP0219122A2 (en) Metallized ceramic substrate and method of manufacturing the same
JP2015225963A (ja) 配線基板、電子装置および電子モジュール
CN217591208U (zh) 封装结构
JP4651686B2 (ja) 電子部品搭載用パッケージの製造方法および電子装置の製造方法
JP2013115123A (ja) 配線基板およびその製造方法
KR101116134B1 (ko) 엘이디 패키지용 기판 및 그의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130619